KR19990057853A - 반도체 장치의 워드라인 형성방법 - Google Patents

Abstract

본 발명은 반도체 제조 분야에 관한 것으로, 특히 워드라인 형성 공정에 관한 것이다. 본 발명은 워드라인 패터닝시 유발되는 기판 및 게이트 산화막의 식각 손상을 방지하는 폴리실리콘/금속 구조의 워드라인 형성방법을 제공하는데 그 목적이 있다. 본 발명은 반도체 기판 상에 질화막 등의 희생막(또는 절연막)을 증착하고, 워드라인 형성 영역의 희생막을 선택 식각하여 반도체 기판을 노출시킨 다음, 게이트 절연막을 형성하고, 워드라인용 전도막을 매립시키는 상감형(象嵌形, damascene type) 워드라인 형성 기술이다. 여기서, 희생막의 선택 식각시에 네가티브 포토레지스트를 사용하면 포토마스크를 변경할 필요가 없어지게 된다. 또한, 게이트 절연막 형성 전에 측벽 스페이서를 형성하여 워드라인의 선폭을 더 미세하게 형성할 수 있다.

Description

반도체 장치의 워드라인 형성방법

본 발명은 반도체 제조 분야에 관한 것으로, 특히 워드라인 형성 공정에 관한 것이다.

일반적으로, 반도체 장치의 워드라인은 폴리실리콘막 또는 폴리실리콘/실리사이드의 적층 형태인 폴리사이드 구조를 사용하여 형성하여 왔다.

첨부된 도면 도 1a 및 도 1b는 종래기술에 따른 워드라인 형성 공정을 도시한 것으로, 그 공정은 다음과 같이 진행된다.

먼저, 도 1a에 도시된 바와 같이 실리콘 기판(10) 상에 소자 분리 공정을 실시하고, 게이트 산화막(11)을 성장시킨다. 계속하여, 전체구조 상부에 폴리실리콘막(12)을 증착하고, 그 상부에 포토레지스트를 도포한 다음, 워드라인용 포토마스크를 사용하여 포토레지스트 패턴(13)을 형성한다. 이때, 포토레지스트는 주로 포지티브형 포토레지스트를 사용한다.

다음으로, 도 1b에 도시된 바와 같이 포토레지스트 패턴(13)을 식각 마스크로 사용하여 폴리실리콘막(12) 선택 식각하고, 포토레지스트 패턴(13)을 제거함으로써 워드라인 형성을 완료한다. 이때, 게이트 산화막(11)의 일부도 함께 식각된다.

그러나, 상술한 종래의 워드라인 형성 공정을 적용할 경우, 워드라인 식각 공정시의 플라즈마에 의해 게이트 산화막(11)이 취약한 부분에서 실리콘 기판(10)의 식각 손상이 유발되는 문제점이 있었다. 이러한 식각 손상은 누설전류를 증가시키는 요인이 되어 반도체 장치의 신뢰도를 저하시키는 문제점이 있었다.

그리고, 이러한 식각 손상을 회복하기 위한 재산화 공정을 진행할 경우, 일반화된 폴리사이드 구조의 워드라인에서 이상 산화 현상이 발생하여 워드라인의 전기적 특성을 열화시키는 문제점에 직면하게 된다.

본 발명은 워드라인 패터닝시 유발되는 기판 및 게이트 산화막의 식각 손상을 방지하는 폴리실리콘/금속 구조의 워드라인 형성방법을 제공하는데 그 목적이 있다.

도 1a 및 도 1b는 종래기술에 따른 워드라인 형성 공정도.

도 2a 내지 도 2i는 본 발명의 일실시예에 따른 워드라인 형성 공정도.

도 3은 본 발명의 다른 실시예에 따라 형성된 워드라인의 단면도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 실리콘 기판 21 : 질화막

22 : 포토레지스트 패턴 23 : 게이트 산화막

24 : 폴리실리콘막 25 : 텅스텐막

26 : 텅스텐실리사이드막 27 : 산화막

본 발명은 반도체 기판 상에 질화막 등의 희생막(또는 절연막)을 증착하고, 워드라인 형성 영역의 희생막을 선택 식각하여 반도체 기판을 노출시킨 다음, 게이트 절연막을 형성하고, 워드라인용 전도막을 매립시키는 상감형(象嵌形, damascene type) 워드라인 형성 기술이다. 여기서, 희생막의 선택 식각시에 네가티브 포토레지스트를 사용하면 포토마스크를 변경할 필요가 없어지게 된다. 또한, 게이트 절연막 형성 전에 측벽 스페이서를 형성하여 워드라인의 선폭을 더 미세하게 형성할 수 있다.

상술한 본 발명의 기술적 원리로부터 제공되는 특징적인 워드라인 형성방법은 반도체 기판 상에 희생막을 형성하는 제1 단계; 상기 희생막을 선택 식각하여 워드라인 형성 영역을 오픈시키는 홈을 형성하는 제2 단계; 노출된 상기 반도체 기판 상에 게이트 절연막을 형성하는 제3 단계; 하나 또는 다수로 구성되는 워드라인용 전도막을 상기 홈 내에 매립시키는 제4 단계; 및 상기 희생막을 제거하는 제5 단계를 포함하여 이루어진다.

또한, 상술한 본 발명의 기술적 원리로부터 제공되는 특징적인 워드라인 형성방법은 반도체 기판 상에 절연막을 형성하는 제1 단계; 상기 절연막을 선택 식각하여 워드라인 형성 영역을 오픈시키는 홈을 형성하는 제2 단계; 노출된 상기 반도체 기판 상에 게이트 절연막을 형성하는 제3 단계; 및 하나 또는 다수로 구성되는 워드라인용 전도막을 상기 홈 내에 매립시키는 제4 단계를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 소개한다.

첨부된 도면 도 2a 내지 도 2i는 본 발명의 일실시예에 따른 워드라인 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.

우선, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 소자 분리막(도시되지 않음)을 형성하고, 전체구조 상부에 질화막(21)을 증착한다. 계속하여, 질화막(21) 상부에 네가티브 포토레지스트를 도포하고 워드라인용 포토마스크를 사용하여 포토레지스트 패턴(22)을 형성한다.

다음으로, 도 2b에 도시된 바와 같이 포토레지스트 패턴(22)을 식각 마스크로 사용하여 질화막(21)을 선택 식각하여 실리콘 기판(20)을 노출시킨다.

이어서, 도 2c에 도시된 바와 같이 노출된 실리콘 기판(20) 상에 게이트 산화막(24)을 성장시키고, 전체구조 상부에 폴리실리콘막(24)을 증착한다. 이때, 폴리실리콘막(24)은 인-시츄(in-situ) 방식으로 도핑시킬 수 있으며, 증착 후 불순물 이온주입을 실시하여 도핑시킬 수도 있다.

계속하여, 도 2d에 도시된 바와 같이 폴리실리콘막(24)을 전면 식각하되, 후속 실리사이드막 및 마스크 산화막 매립을 고려하여 질화막(21)의 높이 보다 낮게 홈 내에 매립되도록 한다.

다음으로, 도 2e에 도시된 바와 같이 전체구조 상부에 텅스텐막(25)을 증착하고, 열처리를 실시하여 폴리실리콘막(34)과 텅스텐막(25)의 계면에 텅스텐실리사이드막(26)이 형성한다.

이어서, 도 2f에 도시된 바와 같이 실리사이드 반응에 참여하지 않은 텅스텐막(25)을 제거한다. 이때, 텅스텐막(25)은 습식 식각 방식을 사용하여 제거할 수 있으며, 텅스텐실리사이드막(26)이 노출된다.

계속하여, 도 2g에 도시된 바와 같이 전체구조 상부에 산화막(27)을 증착한다.

다음으로, 도 2h에 도시된 바와 같이 산화막(27)을 전면 식각하여 질화막(21)을 노출시키고, 홈 내에 산화막(27)을 매립시킨다. 이처럼 매립된 산화막(27)은 이후 마스크 산화막으로서 폴리사이드 구조의 워드라인을 보호하게 된다.

끝으로, 도 2i에 도시된 바와 같이 질화막(21)을 습식 제거하여, 상부에 마스크 산화막을 가지는 폴리사이드 구조의 워드라인을 형성한다.

첨부된 도면 도 3은 본 발명의 다른 실시예에 따라 형성된 워드라인의 단면을 도시한 것으로, 상술한 일실시예에서 도 2b에 도시된 공정까지 진행한 다음, 전체구조 상부에 질화막을 형성하고, 이를 전면 식각하여 홈 패턴 측벽에 질화막 스페이서(32)를 형성한 다음, 후속 공정을 진행하는 것이다. 이러한 질화막 스페이서(32)에 의해 더 미세화된 워드라인을 형성할 수 있다.

상술한 실시예에서는 폴리실리콘/텅스텐실리사이드/마스크 산화막 구조의 워드라인을 예로 하여 설명하였으나, 본 발명은 폴리실리콘막만을 사용한 워드라인, 텅스텐 외의 다른 리프렉토리(refractory) 금속을 사용한 실리사이드 구조, 마스크 산화막을 사용하지 않는 워드라인 구조 등에 모두 적용 가능하다. 즉, 워드라인을 구성하는 물질에 구애받지 않는다. 그리고, 실시예에서는 질화막(및 질화막 스페이서)을 희생막으로 사용하였으나, 다른 층과의 식각 선택비를 고려하여 다른 물질을 적용할 수 있다. 또한, 실시예에서는 네가티브 포토레지스트를 사용하였으나, 본 발명은 포지티브 포토레지스트를 사용하는 경우에도 적용할 수 있으며, 다만 이 경우에는 워드라인 마스크의 변경이 필요하다.

상술한 바와 같이 본 발명은 워드라인을 상감 방식으로 형성하여, 워드라인 패터닝시 기판의 식각 손상을 방지하고, 그에 따라 식각 손상의 회복을 위한 재산화 공정을 생략할 수 있도록 한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

이상에서와 같이 본 발명은 워드라인 형성시 기판의 식각 손상을 방지할 수 있으며, 이로 인하여 재산화 공정을 생략할 수 있으므로 공정 단순화에 기여할 수 있다. 또한, 본 발명은 리소그래피 공정의 해상 한계 이하의 선폭을 가지는 워드라인 패턴을 형성할 수 있어 반도체 장치의 고집적화에 기여할 수 있다.

Claims (7)

1. 반도체 기판 상에 희생막을 형성하는 제1 단계;

   상기 희생막을 선택 식각하여 워드라인 형성 영역을 오픈시키는 홈을 형성하는 제2 단계;

   노출된 상기 반도체 기판 상에 게이트 절연막을 형성하는 제3 단계;

   하나 또는 다수로 구성되는 워드라인용 전도막을 상기 홈 내에 매립시키는 제4 단계; 및

   상기 희생막을 제거하는 제5 단계

   를 포함하여 이루어진 반도체 장치의 워드라인 형성방법.
2. 제 1 항에 있어서,

   상기 제2 단계 수행후

   상기 홈 측벽 부분에 희생막 스페이서를 형성하는 제6 단계를 더 포함하여 이루어진 반도체 장치의 워드라인 형성방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 제4 단계 수행후

   상기 워드라인용 전도막이 매립된 상기 홈 내에 마스크 절연막을 매립하는 제7 단계를 더 포함하여 이루어진 반도체 장치의 워드라인 형성방법.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 워드라인용 전도막이

   차례로 적층된 폴리실리콘막 및 실리사이드막을 포함하는 반도체 장치의 워드라인 형성방법.
5. 제 4 항에 있어서,

   상기 제4 단계가

   전체구조 상부에 상기 폴리실리콘막을 형성하는 제8 단계;

   상기 폴리실리콘막을 전면 식각하여 상기 홈 내에 매립시키는 제9 단계;

   전체구조 상부에 리프렉토리 금속막을 형성하는 제10 단계; 및

   열처리를 실시하여 상기 리프렉토리 금속막 및 상기 폴리실리콘막의 경계 부분에 실리사이드막을 형성하는 제11 단계를 포함하여 이루어진 반도체 장치의 워드라인 형성방법.
6. 제 2 항에 있어서,

   상기 희생막 및 상기 희생막 스페이서가

   각각 질화막으로 이루어진 반도체 장치의 워드라인 형성방법.
7. 제 1 항 또는 제 2 항에 있어서,

   상기 제2 단계가

   네가티브 포토레지스트를 사용한 사진 및 식각 공정을 통해 이루어지는 반도체 장치의 워드라인 형성방법.