KR100258368B1 - 반도체 소자의 콘택 형성방법 - Google Patents

반도체 소자의 콘택 형성방법 Download PDF

Info

Publication number
KR100258368B1
KR100258368B1 KR1019970075704A KR19970075704A KR100258368B1 KR 100258368 B1 KR100258368 B1 KR 100258368B1 KR 1019970075704 A KR1019970075704 A KR 1019970075704A KR 19970075704 A KR19970075704 A KR 19970075704A KR 100258368 B1 KR100258368 B1 KR 100258368B1
Authority
KR
South Korea
Prior art keywords
forming
contact
conductive layer
insulating
layer pattern
Prior art date
Application number
KR1019970075704A
Other languages
English (en)
Other versions
KR19990055749A (ko
Inventor
김대영
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970075704A priority Critical patent/KR100258368B1/ko
Publication of KR19990055749A publication Critical patent/KR19990055749A/ko
Application granted granted Critical
Publication of KR100258368B1 publication Critical patent/KR100258368B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 특히 콘택형성시 자기정렬방식으로 워드라인간의 공간 마진을 확보하는 콘택홀을 형성함으로서 소자의 신뢰성을 향상시키는 기술에 관한 것이다.
이를 위해 본 발명은 워드라인 상부에 워드라인 폭 보다 작은 절연막패턴을 형성하고 그 측벽에 절연 스페이서를 형성한 후, 전표면에 층간절연막을 형성하고 자기정렬형 콘택홀을 형성하거나 또는, 워드라인 상부에 절연막패턴과 제 1절연 스페이서를 형성하고 그 측벽에 제 2절연 스페이서를 형성한 후, 전표면에 층간절연막을 형성하고 자기정렬형 콘택홀을 형성함으로서 워드라인간의 공정 마진을 충분히 확보할 수 있어 콘택식각시 워드라인이 식각되는 것을 방지할 수 있어 소자의 신뢰성을 향상시키는 반도체 소자의 콘택 형성방법을 제공한다.

Description

반도체 소자의 콘택 형성방법
본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 특히 콘택형성시 자기정렬방식으로 워드라인간의 공간 마진을 확보하는 콘택홀을 형성함으로서 소자의 신뢰성을 향상시키는 기술에 관한 것이다.
일반적으로, 반도체 소자에서 상하의 도전배선을 연결하는 콘택홀은 자체의 크기와 주변 배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다.
따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소된다.
상기 콘택홀은 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalig㎚ent tolerance), 노광 공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration)등과 같은 요인들을 고려하여 마스크를 형성한다.
또한, 콘택홀 형성시 리소그래피(Lithography) 공정의 한계를 극복하기 위하여 자기 정렬 콘택홀(self-align contact; 이하, SAC) 형성 기술이 개발되었다.
도 1 은 종래 기술에 따른 반도체 소자의 콘택 공정단면도이다.
먼저, 반도체 기판(10) 상부에 소자분리를 위한 필드산화막(도시 안됨)과 게이트산화막(도시 안됨) 및 폴리실리콘층을 패턴닝하여 워드라인(또는 게이트전극, 12)을 순차적으로 형성한다.
다음, 상기 구조의 전표면에 질화막을 형성한 다음, 건식식각 공정을 거쳐 상기 워드라인(12) 측벽에 절연 스페이서(14)을 형성한다.
그 다음, 상기 구조의 전표면에 산화막 재질의 층간절연막(16)을 형성한 다음, 상기 층간절연막(16)에서 비트라인용 콘택마스크를 이용하여 워드라인(12)과 워드라인(12)간의 콘택으로 예정된 부분이 노출될때 까지 식각하여 콘택홀(18)을 형성한다.
상기와 같은 종래 기술에 따르면, 워드라인과 워드라인 사이에 비트라인 콘택홀을 형성시 절연 스페이서가 질화막 재질로 이루어져 있어 콘택식각시 자기정렬콘택이 형성되며, 저장전극용 콘택식각시에도 자기정렬콘택 방법으로 콘택홀을 형성하였다.
그러나, 상기 콘택식각시 정렬의 상태가 절연 스페이서에서 멀리 벗어나는 경우 타측의 절연 스페이서에 콘택이 형성되므로 그로인해 콘택이 타측의 워드라인에 걸치게 되는 문제점이 발생되며, 디바이스의 공정여유도가 감소하게 됨에 따라 소자의 신뢰성이 떨어뜨리는 문제점이 발생된다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 워드라인 상부에 워드라인 폭 보다 작은 절연막패턴을 형성하고 그 측벽에 절연 스페이서를 형성한 후, 전표면에 층간절연막을 형성하고 자기정렬형 콘택홀을 형성함으로서 워드라인간의 공정 마진을 충분히 확보할 수 있어 콘택식각시 워드라인이 식각되는 것을 방지할 수 있는 반도체 소자의 콘택 형성방법을 제공하는데 그 목적이 있다.
또한, 상기한 문제점을 해결하기 위한 것으로 워드라인 상부에 절연막패턴과 제 1절연 스페이서를 형성하고 그 측벽에 제 2절연 스페이서를 형성한 후, 전표면에 층간절연막을 형성하고 자기정렬형 콘택홀을 형성함으로서 콘택식각시 상기 제 1,2절연 스페이서가 상기 절연막과의 식각선택비차에 의해 식각되지 않으므로서 워드라인간의 공정 마진을 충분히 확보할 수 있어 콘택식각시 워드라인이 식각되는 것을 방지할 수 있어 소자의 신뢰성을 향상시키는 반도체 소자의 콘택 형성방법을 제공하는데 또다른 목적이 있다.
도 1 은 종래 기술에 따른 반도체 소자의 콘택 공정단면도
도 2a 내지 도 2c 는 본 발명의 제 1실시예에 따른 반도체 소자의 콘택 제조공정도
도 3a 내지 도 3e 는 본 발명의 제 2실시예에 따른 반도체 소자의 콘택 제조공정도
<도면의 주요 부분에 대한 부호의 설명>
10, 30, 50 : 반도체 기판 12, 32, 52 : 워드라인
14, 36, 56 : 제 1절연 스페이서 16, 38, 60 : 층간절연막
18, 40, 62 : 콘택홀 34, 54 : 절연막
58 : 제 2절연 스페이서
상기 목적을 달성하기 위해 본 발명의 제 1실시예에 따른면,
반도체 기판 상부에 도전층과 절연막을 순차적으로 형성하는 공정과,
상기 절연막에서 식각용 마스크를 이용하여 1단계로 도전층패턴과 절연막패턴을 형성하고, 2단계로 상기 절연막패턴을 식각하여 상기 도전층패턴의 폭 보다 작게 절연막패턴을 형성하는 공정과,
상기 도전층패턴 및 절연막패턴 측벽에 절연 스페이서를 형성하는 공정과,
상기 구조의 전표면에 층간절연막을 형성하는 공정과,
상기 층간절연막에서 콘택마스크를 이용하여 콘택으로 예정된 부분이 노출될때 까지 식각하여 자기정렬콘택방식으로 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 한다.
또 다른 본 발명의 목적을 달성위한 제 2실시예에 따르면,
반도체 기판 상부에 도전층을 형성하는 공정과,
상기 도전층 상부에 절연막패턴을 형성하는 공정과,
상기 절연막패턴 측벽에 제 1절연 스페이서를 형성하는 공정과,
상기 절연막패턴 및 절연 스페이서를 식각장벽으로 반도체 기판이 노출될때 까지 식각하여 도전층패턴을 형성하는 공정과,
상기 절연 스페이서 및 도전층패턴 측벽에 제 2절연 스페이서를 형성하는 공정과,
상기 구조의 전표면에 층간절연막을 형성하는 공정과,
상기 층간절연막에서 콘택마스크를 이용하여 콘택으로 예정된 부분이 노출될때 까지 식각하여 자기정렬콘택방식으로 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택 형성방법에 대하여 상세히 설명을 하기로 한다.
도 2a 내지 도 2c 는 본 발명의 제 1실시예에 따른 반도체 소자의 콘택 제조공정도이다.
먼저, 반도체 기판(30) 상부에 소자분리를 위한 소자분리 절연막(도시 안됨)과, 게이트산화막(도시 안됨), 도전층의 폴리실리콘막으로 워드라인(또는 게이트전극 32)을 순차적으로 형성한다.
이 때, 상기 워드라인(32) 상부에 텅스텐 실리사이드막을 추가로 형성하여도 무방하다.
다음, 상기 워드라인(32) 상부에 산화막 재질의 절연막(34)을 순차적으로 형성한 다음, 상기 절연막(34)에서 워드라인 식각용 마스크를 이용하여 워드라인(32)패턴과 절연막(34)패턴을 형성한 후, 상기 절연막(34)패턴을 식각하여 상기 워드라인(32)의 폭 보다 작게 절연막(34)패턴을 형성한다.
이 때, 상기 절연막(34) 상부 또는 하부에 Ti/TiN막으로 이루어진 반사방지막을 추가로 형성하여도 무방하다.(도 2a 참조)
그 다음, 상기 구조의 전표면에 실리콘질화막을 형성한 다음, 전면식각하여 상기 워드라인(32) 및 절연막(34)패턴 측벽에 절연 스페이서(36)를 형성한다.(도 2b 참조)
다음, 상기 구조의 전표면에 산화막 재질의 층간절연막(38)을 형성한 다음, 상기 층간절연막(38)에서 비트라인용 콘택마스크를 이용하여 콘택으로 예정된 부분의 반도체 기판(30)이 노출될때 까지 식각하여 자기정렬방식으로 콘택홀(40)을 형성한다.
이 때, 상기 워드라인(32)간의 공정 마진을 충분히 확보할 수 있어 콘택식각시 워드라인(32)이 식각되는 것을 방지할 수 있다.(도 2c 참조)
도 3a 내지 도 3e 는 본 발명의 제 2실시예에 따른 반도체 소자의 콘택 제조공정도이다.
먼저, 반도체 기판(50) 상부에 소자분리를 위한 필드산화막(도시 안됨)과, 게이트산화막(도시 안됨), 도전층의 폴리실리콘막으로된 워드라인(또는 게이트전극 52)을 순차적으로 형성한다.
이 때, 상기 워드라인(52) 상부에 텅스텐 실리사이드막을 추가로 형성하여도 무방하다.
다음, 상기 워드라인(52) 상부에 산화막 재질의 절연막(54)을 형성한 다음, 패터닝하여 절연막(54)패턴을 형성한다.
이 때, 상기 절연막(54) 상부 또는 하부에 Ti/TiN막으로 이루어진 반사방지막을 추가로 형성하여도 무방하다.(도 3a 참조)
그 다음, 상기 구조의 전표면에 실리콘질화막을 형성한 다음, 전면식각하여 상기 절연막(54)패턴 측벽에 제 1절연 스페이서(56)를 형성한다.(도 3b 참조)
다음, 상기 절연막(54)패턴 및 제 1절연 스페이서(56)를 식각장벽으로 반도체 기판(50)이 노출될때 까지 식각하여 워드라인(52)패턴을 형성한다.(도 3c 참조)
그 다음, 상기 구조의 전표면에 실리콘질화막을 형성한 다음, 전면식각하여 상기 제 1절연 스페이서(56) 및 워드라인(52)패턴 측벽에 제 2절연 스페이서(58)를 형성한다.(도 3d 참조)
다음, 상기 구조의 전표면에 산화막 재질의 층간절연막(60)을 형성한 다음, 상기 층간절연막(60)에서 비트라인용 콘택마스크를 이용하여 콘택으로 예정된 반도체 기판(50)이 노출될때 까지 식각하여 자기정렬방식으로 콘택홀(62)을 형성한다.
이 때, 콘택식각시 상기 제 1,2절연 스페이서(56, 58)는 상기 층간절연막(60)과의 식각선택비차에 의해 식각되지 않으므로서 상기 워드라인(52)간의 공정 마진을 충분히 확보할 수 있어 콘택식각시 워드라인(52)이 식각되는 것을 방지할 수 있다.(도 3e 참조)
상기한 바와같이 본 발명에 따르면, 워드라인 상부에 워드라인 폭 보다 작은 절연막패턴을 형성하고 그 측벽에 절연 스페이서를 형성한 후, 전표면에 절연막을 형성하고 자기정렬형 콘택홀을 형성하거나 또는, 워드라인 상부에 절연막패턴과 제 1절연 스페이서를 형성하고 그 측벽에 제 2절연 스페이서를 형성한 후, 전표면에 층간절연막을 형성하고 자기정렬형 콘택홀을 형성함으로서 워드라인간의 공정 마진을 충분히 확보할 수 있어 콘택식각시 워드라인이 식각되는 것을 방지할 수 있어 소자의 신뢰성을 향상시키는 이점이 있다.

Claims (9)

  1. 반도체 기판 상부에 도전층과 절연막을 순차적으로 형성하는 공정과,
    상기 절연막에서 식각용 마스크를 이용하여 1단계로 도전층패턴과 절연막패턴을 형성하고, 2단계로 상기 절연막패턴을 식각하여 상기 도전층패턴의 폭 보다 작게 절연막패턴을 형성하는 공정과,
    상기 도전층패턴 및 절연막패턴 측벽에 절연 스페이서를 형성하는 공정과,
    상기 구조의 전표면에 층간절연막을 형성하는 공정과,
    상기 층간절연막에서 콘택마스크를 이용하여 콘택으로 예정된 부분이 노출될때 까지 식각하여 자기정렬콘택방식으로 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  2. 제 1 항에 있어서, 상기 도전층 상부에 텅스텐 실리사이드막을 추가로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  3. 제 1 항에 있어서, 상기 절연막 상부 또는 하부에 반사방지막을 추가로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  4. 제 1 항에 있어서, 상기 절연막패턴시 건식방법 또는 습식방법을 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  5. 제 1 항에 있어서, 상기 도전층은 워드라인용으로 사용되며, 상기 콘택마스크는 비트라인용 콘택마스크를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  6. 반도체 기판 상부에 도전층을 형성하는 공정과,
    상기 도전층 상부에 절연막패턴을 형성하는 공정과,
    상기 절연막패턴 측벽에 제 1절연 스페이서를 형성하는 공정과,
    상기 절연막패턴 및 절연 스페이서를 식각장벽으로 반도체 기판이 노출될때 까지 식각하여 도전층패턴을 형성하는 공정과,
    상기 절연 스페이서 및 도전층패턴 측벽에 제 2절연 스페이서를 형성하는 공정과,
    상기 구조의 전표면에 층간절연막을 형성하는 공정과,
    상기 층간절연막에서 콘택마스크를 이용하여 콘택으로 예정된 부분이 노출될때 까지 식각하여 자기정렬콘택방식으로 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  7. 제 6 항에 있어서, 상기 도전층 상부에 텅스텐 실리사이드막을 추가로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  8. 제 6 항에 있어서, 상기 도전층 상부 또는 하부에 반사방지막을 추가로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  9. 제 6 항에 있어서, 상기 도전층은 워드라인용으로 사용되며, 상기 콘택마스크는 비트라인용 콘택마스크를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
KR1019970075704A 1997-12-27 1997-12-27 반도체 소자의 콘택 형성방법 KR100258368B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075704A KR100258368B1 (ko) 1997-12-27 1997-12-27 반도체 소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075704A KR100258368B1 (ko) 1997-12-27 1997-12-27 반도체 소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR19990055749A KR19990055749A (ko) 1999-07-15
KR100258368B1 true KR100258368B1 (ko) 2000-06-01

Family

ID=19529047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075704A KR100258368B1 (ko) 1997-12-27 1997-12-27 반도체 소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100258368B1 (ko)

Also Published As

Publication number Publication date
KR19990055749A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100248144B1 (ko) 반도체 소자의 콘택 제조방법
KR100258368B1 (ko) 반도체 소자의 콘택 형성방법
KR100252044B1 (ko) 반도체소자의 콘택홀 형성방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100228352B1 (ko) 반도체 소자 제조방법
KR100524813B1 (ko) 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법
KR20000045437A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100248143B1 (ko) 반도체 소자의 콘택 형성방법
KR100477839B1 (ko) 자기정렬방식의전하저장전극콘택홀형성방법
KR20010048350A (ko) 반도체 장치 제조 방법
KR970007821B1 (ko) 반도체 장치의 콘택 제조방법
KR0158903B1 (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR100434962B1 (ko) 반도체 소자의 콘택 형성방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100365748B1 (ko) 반도체소자의콘택형성방법
KR100244261B1 (ko) 반도체 소자의 플러그 제조방법
KR20000032858A (ko) 미스얼라인 마진을 확보할 수 있는 반도체 장치의 제조방법
KR0130379B1 (ko) 반도체장치의 제조방법
KR100277883B1 (ko) 반도체 소자의 제조 방법
KR19980083001A (ko) 반도체 소자의 콘택홀 제조방법
KR19990004862A (ko) 반도체 장치 제조방법
KR19990074636A (ko) 반도체소자의 콘택 형성방법
KR19990003049A (ko) 반도체 소자의 콘택홀 제조방법
KR20010068951A (ko) 메모리 콘택홀 형성방법
KR19990005977A (ko) 반도체 소자의 콘택 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee