KR100248143B1 - 반도체 소자의 콘택 형성방법 - Google Patents

반도체 소자의 콘택 형성방법 Download PDF

Info

Publication number
KR100248143B1
KR100248143B1 KR1019970030198A KR19970030198A KR100248143B1 KR 100248143 B1 KR100248143 B1 KR 100248143B1 KR 1019970030198 A KR1019970030198 A KR 1019970030198A KR 19970030198 A KR19970030198 A KR 19970030198A KR 100248143 B1 KR100248143 B1 KR 100248143B1
Authority
KR
South Korea
Prior art keywords
oxide
oxide film
forming
contact
semiconductor substrate
Prior art date
Application number
KR1019970030198A
Other languages
English (en)
Other versions
KR19990005976A (ko
Inventor
박정호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030198A priority Critical patent/KR100248143B1/ko
Publication of KR19990005976A publication Critical patent/KR19990005976A/ko
Application granted granted Critical
Publication of KR100248143B1 publication Critical patent/KR100248143B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 콘택 식각시 적절한 산화막의 두께 조절과 습식방법을 이용하여 반도체 기판의 손상을 최소화함으로서 리프레쉬 특성을 개선하여 소자의 공정 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.
이를 위한 본 발명은 반도체 기판 상부에 제1 산화막과, 제 2 산화막, 제 3산화막을 순차적으로 형성하고 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로 제 1산화막의 소정 두께가 노출될때 까지 식각하여 제 2산화막패턴과 제 3산화막팬턴을 구비하는 콘택홀을 형성하고 상기 콘택홀 부위에 콘택 임플란트를 실시한 후, 상기 콘택 측벽에 산화막 스페이서를 형성하고 습식식각 공정으로 상기 산화막 스페이서와 제 1산화막을 식각하여 반도체 기판을 노출시킨 다음, 전표면에 금속배선을 형성하는 반도체 소자의 콘택 형성방법을 제공한다.

Description

반도체 소자의 콘택 형성방법
본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 특히 콘택 식각시 적절한 산화막의 두께 조절과 습식방법을 이용하여 반도체 기판의 손상을 최소화함으로서 리프레쉬 특성을 개선하여 소자의 공정 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.
일반적으로, 반도체 소자에서 상하의 도전배선을 연결하는 콘택홀은 자체의 크기와 주변 배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다.
따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정 여유도가 감소된다.
상기 콘택홀은 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalignment tolerance), 노광 공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration)등과 같은 요인들을 고려하여 마스크를 형성한다.
또한, 콘택홀 형성시 리소그래피(Lithography) 공정의 한계를 극복하기 위하여 자기 정렬 콘택홀(self-align contact; 이하 SAC라 칭함) 형성 기술이 개발되었다.
도면에는 도시되지 않았으나 종래 기술에 따른 반도체 소자의 콘택홀 형성방법에는 소스콘(SOSCON)방법과 오스콘(OSCON)방법이 있다.
먼저, 소스콘(SOSCON)방법은 캐패시터의 콘택홀을 형성할때 산화막 식각시 반도체 기판이 노출될때 까지 식각한 다음, 산화막 스페이서를 형성하고 반도체 기판이 노출될때 까지 재차 산화막을 식각하게 된다.
그리고, 오스콘(OSCON)방법은 상기 소스콘 방법의 단점을 보완하기 위해 산화막 식각시 반도체 기판이 노출될때 까지 식각하지 않고 산화막의 일부분을 남긴채 산화막 스페이서를 증착 후, 반도체 기판이 노출될때 까지 식각한다.
그러나, 상기와 같은 종래 기술에 따르면 콘택 형성시 콘택식각 또는 플러그 임플란트, 산화막 스페이서 식각시 반도체 기판에 손상을 입힘으로써 반도체 기판의 내부에 결함이 많이 발생하여 커패시터의 저장전극 콘택에 누설전류 증가로 인하여 소자의 리프레쉬 특성을 저하시키는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 콘택 식각시 산화막의 두께를 일정 부분 남기고 플러그 임플란트를 실시한 다음 산화막 스페이서를 식각시에도 상기 산화막의 일정 두께가 남도록 한후 반도체 기판이 노출되는 콘택홀을 형성함으로써 적절한 산화막의 두께 조절과 습식방법을 이용하여 반도체 기판의 손상을 최소화함으로서 리프레쉬 특성을 개선하여 소자의 공정 수율 및 신뢰성을 반도체 소자의 콘택 형성방법을 제공하는데 그 목적이 있다.
제1a 내지 1d도는 본 발명에 따른 반도체 소자의 콘택 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 22 : 제 1산화막
24 : 제 2 산화막 26 : 제 3산화막
28 : 감광막패턴 30 : 콘택홀
32 : 불순물영역 34 : 산화막 스페이서
36 : 금속배선
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 콘택 형성방법은 반도체 기판 상부에 제 1산화막과, 제 2산화막, 제 3산화막을 순차적으로 형성하는 공정과, 상기 제 3산화막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 상기 제 1산화막의 소정 두께가 노출될때 까지 건식식각하여 제 2산화막패턴과 제 3산화막패턴을 구비하는 콘택홀을 형성하는 공정과, 상기 콘택홀 부위에 콘택 임플란트를 실시하는 공정과, 상기 콘택 측벽에 산화막 스페이서를 형성하는 공정과, 습식식각 공정으로 상기 산화막 스페이서와 제 1산화막을 식각하여 반도체 기판을 노출시키는 공정과, 상기 구조의 전표면에 금속배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택 형성방법에 대하여 상세히 설명을 하기로 한다.
제1a도 내지 제1d도는 본 발명에 따른 반도체 소자의 콘택 제조공정도이다.
먼저, 반도체 기판(20) 상부에 제 1산화막(22)과, 제 2산화막(24), 제 3산화막(26)을 순차적으로 형성한다.
이 때, 상기 제 1산화막(22)은 MTO(middle temperature oxide)로 형성하며, 상기 제 3산화막(26)은 제 1산화막(22)에 비해 식각선택비가 매우 낮은 PE-TEOS막을 형성한다.
다음, 상기 제 3산화막(26) 상부에 감광막패턴(28)을 형성한다.(제1a도 참조)
다음, 상기 감광막패턴(28)을 마스크로 건식식각 공정으로 제 1산화막(22)이 노출될때 까지 식각하여 제 2산화막(24)패턴과 제 3산화막(26)패턴을 구비하는 콘택홀(30)을 형성한다.
여기서, 상기 콘택홀(30) 형성시 상기 제 1산화막(22)을 완전히 식각하지 않고, 200∼300Å 두께가 남도록 식각한다.
그 다음, 상기 감광막(28)을 제거한 다음, 상기 콘택홀(30) 부위에 플러그(plug) 임플란트를 실시하여 상기 콘택부위의 반도체 기판(20)에 불순물영역(32)을 형성한다.
다음, 상기 콘택홀(30) 측벽에 MTO로 이루어진 산화막 스페이서(34)를 형성한다.
여전히, 상기 제 1산화막(22)의 일정 두께가 남도록 형성한다.(제1b도 참조)
그 다음, 습식식각 공정으로 상기 산화막 스페이서(34)와 제 1산화막(22)을 식각한다.
여기서, 상기 습식공정시 HF 또는 BOE(bufferd oxide etchant)용액을 사용하여 식각한다.
또한, 상기 산화막 스페이서(34) 식각시에도 상기 제 1산화막(22)을 완전히 식각하지 않고 일정 두께를 남긴다.
이 때, 상기 콘택 식각시 반도체 기판(20)의 손상과 플러그 임플란트의 손상및 상기 산화막 스페이서(34) 식각시의 손상을 최소화할 수 있다.(제1c도 참조)
다음, 상기 구조의 전표면에 도전층의 금속배선(36)을 형성한다.(제1d도 참조)
상기한 바와 같이 본 발명에 따르면, 콘택 식각시 적절한 산화막의 두께 조절과 습식방법을 이용하여 반도체 기판의 손상을 최소화함으로서 리프레쉬 특성을 개선하여 소자의 공정 수율 및 신뢰성을 향상시키는 이점이 있다.

Claims (5)

  1. 반도체 기판 상부에 제 1산화막과, 제 2산화막, 제 3산화막을 순차적으로 형성하는 공정과, 상기 제 3산화막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 상기 제 1산화막의 소정 두께가 노출될때 까지 건식식각하여 제 2산화막팬턴과 제 3산화막패턴을 구비하는 콘택홀을 형성하는 공정과, 상기 콘택홀 부위에 콘택 임플란트를 실시하는 공정과, 상기 콘택 측벽에 산화막 스페이서를 형성하는 공정과, 습식식각 공정으로 상기 산화막 스페이서와 제 1산화막을 식각하여 반도체 기판을 노출시키는 공정과, 상기 구조의 전표면에 금속배선을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  2. 제1항에 있어서, 상기 제 1산화막과 산화막 스페이서는 MTO로 형성된 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  3. 제1항에 있어서, 상기 제 1산화막의 소정 두께는 200 ~ 300Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  4. 제1항에 있어서, 상기 습식식각 공정시 HF 또는 BOE 용액을 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  5. 제1항에 있어서, 상기 제 3산화막은 PE-TEOS막으로 형성된 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
KR1019970030198A 1997-06-30 1997-06-30 반도체 소자의 콘택 형성방법 KR100248143B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030198A KR100248143B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030198A KR100248143B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR19990005976A KR19990005976A (ko) 1999-01-25
KR100248143B1 true KR100248143B1 (ko) 2000-03-15

Family

ID=19512962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030198A KR100248143B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100248143B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786764B2 (en) 2014-11-19 2017-10-10 Samsung Electronics Co., Ltd. Fin-FET semiconductor device with a source/drain contact having varying different widths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786764B2 (en) 2014-11-19 2017-10-10 Samsung Electronics Co., Ltd. Fin-FET semiconductor device with a source/drain contact having varying different widths

Also Published As

Publication number Publication date
KR19990005976A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
KR100248144B1 (ko) 반도체 소자의 콘택 제조방법
KR100248143B1 (ko) 반도체 소자의 콘택 형성방법
KR100454627B1 (ko) 반도체소자의콘택홀제조방법
KR100346449B1 (ko) 반도체소자의 제조방법
KR100274355B1 (ko) 반도체소자의워드라인형성방법
KR100258368B1 (ko) 반도체 소자의 콘택 형성방법
KR20000008125A (ko) 반도체 장치의 콘택홀 형성방법
KR100436131B1 (ko) 반도체소자의미세패턴형성방법
KR100252887B1 (ko) 반도체소자의 제조방법
KR100434962B1 (ko) 반도체 소자의 콘택 형성방법
KR100365748B1 (ko) 반도체소자의콘택형성방법
KR970007821B1 (ko) 반도체 장치의 콘택 제조방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100217920B1 (ko) 반도체 소자의 비트라인 형성방법
KR100235946B1 (ko) 반도체소자의 워드라인 형성방법
KR100402935B1 (ko) 반도체 장치 제조 방법
KR100399966B1 (ko) 반도체 소자 제조방법
KR0139575B1 (ko) 반도체 소자 제조방법
KR20030001079A (ko) 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법
KR19980083001A (ko) 반도체 소자의 콘택홀 제조방법
KR19990005977A (ko) 반도체 소자의 콘택 제조방법
KR20000027374A (ko) 반도체 소자의 콘택 제조 방법
KR20000003914A (ko) 반도체소자 제조방법
KR19980017256A (ko) 반도체 소자의 제조 방법
KR20010068951A (ko) 메모리 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee