JP2009027146A - 介挿領域を有するスペーサマスクを用いた頻度の3倍化 - Google Patents
介挿領域を有するスペーサマスクを用いた頻度の3倍化 Download PDFInfo
- Publication number
- JP2009027146A JP2009027146A JP2008138376A JP2008138376A JP2009027146A JP 2009027146 A JP2009027146 A JP 2009027146A JP 2008138376 A JP2008138376 A JP 2008138376A JP 2008138376 A JP2008138376 A JP 2008138376A JP 2009027146 A JP2009027146 A JP 2009027146A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- spacer
- layer
- lines
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Weting (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】最初に、一連のラインを含む犠牲マスクを有する半導体スタックが提供される202。犠牲マスクの一連のラインの側壁に近接するスペーサラインを有するスペーサマスクが形成される204。スペーサマスクはまた、スペーサライン間に介挿ラインも有している。最後に、犠牲マスクを除去して、スペーサマスクのみとする。介挿ラインを有するスペーサマスクは、犠牲マスクの一連のラインの頻度を3倍にする。
【選択図】図2
Description
本発明の実施形態は半導体処理の分野である。特に、本発明の実施形態は半導体マスクの製造方法に関する。
過去数十年にわたって、集積回路のフィーチャーの縮小は、成長し続ける半導体業界を支える推進力となっている。益々小さくなるフィーチャーの縮小によって、半導体チップの限られた面積での機能単位の密度を増やすことができる。例えば、収縮するトランジスタのサイズによって、多数のロジック及びメモリデバイスをマイクロプロセッサに組み込むことができ、複雑な製品の製造に役立っている。
半導体リソグラフィープロセスの頻度の3倍化について、ここに説明する。
Claims (15)
- 半導体マスクを製造する方法であって、
一連のラインを含む犠牲マスクを有する半導体スタックを提供する工程と、
前記一連のラインの側壁に近接するスペーサラインと、前記スペーサライン間に介挿ラインとを含むスペーサマスクを形成する工程と、
前記犠牲マスクを除去する工程とを含む方法。 - 前記スペーサマスクのスペーサラインと介挿ラインの頻度が、前記犠牲マスクの前記一連のラインの頻度の3倍である請求項1記載の方法。
- 前記犠牲マスクの前記一連のラインのピッチが約6である請求項2記載の方法。
- 前記スペーサマスクの前記スペーサラインの夫々の一部をトリミングして、介挿ラインを有するトリミングされたスペーサマスクを形成する工程を含み、介挿ラインを有する前記トリミングされたスペーサマスクを形成した後で、前記犠牲マスクを除去する請求項1記載の方法。
- 半導体マスクを製造する方法であって、
一連のラインを含む犠牲マスクを有する半導体スタックを提供する工程と、
前記半導体スタック上に、前記犠牲マスクと共形のスペーサ層を堆積する工程と、
前記スペーサ層上に、前記犠牲マスクの前記一連のラインを介挿して、フォトレジスト層を堆積し、パターン化する工程と、
前記スペーサ層をエッチングして、前記一連のラインの側壁に近接するスペーサラインと、前記スペーサライン間に介挿ラインとを有するスペーサマスクを提供する工程であって、前記スペーサ層のエッチングによって、前記犠牲マスクの上面を露出する工程と、
前記犠牲マスクを除去する工程とを含む方法。 - 前記スペーサマスクの前記スペーサラインの夫々の一部をトリミングして、介挿ラインを有するトリミングされたスペーサマスクを形成する工程を含み、介挿ラインを有する前記トリミングされたスペーサマスクを形成した後で、前記犠牲マスクを除去する請求項5記載の方法。
- 前記スペーサ層が、ケイ素を実質的に含み、前記犠牲マスクの上部が、窒化ケイ素及び酸化ケイ素からなる群より選択される材料を実質的に含み、前記スペーサ層をエッチングして、前記スペーサマスクを提供する工程が、Cl2及びHBrからなる群より選択されるガスによりドライエッチングプロセスを用いる請求項5記載の方法。
- 前記犠牲マスクを除去する工程が、ホットH3PO4ウェットエッチング、含水フッ酸ウェットエッチング及びSiCoNiエッチングからなる群より選択されるエッチングプロセスを用いる請求項7記載の方法。
- 前記スペーサ層が、酸化ケイ素を実質的に含み、前記犠牲マスクの上部が、窒化ケイ素及びケイ素からなる群より選択される材料を実質的に含み、前記スペーサ層をエッチングして、前記スペーサマスクを提供する工程が、C4F8及びCHF3からなる群より選択されるガスによるドライエッチングプロセスを用いる請求項5記載の方法。
- 前記犠牲マスクを除去する工程が、ホットH3PO4ウェットエッチング、SiCoNiエッチング、Cl2プラズマエッチング及びCF4/O2プラズマエッチングからなる群より選択されるエッチングプロセスを用いる請求項9記載の方法。
- 前記スペーサ層が、窒化ケイ素を実質的に含み、前記犠牲マスクの上部が、酸化ケイ素及びケイ素からなる群より選択される材料を実質的に含み、前記スペーサ層をエッチングして、前記スペーサマスクを提供する工程が、CH2F2及びCHF3からなる群より選択されるガスによるドライエッチングプロセスを用いる請求項5記載の方法。
- 前記犠牲マスクを除去する工程が、含水フッ酸ウェットエッチング、SiCoNiエッチング、Cl2プラズマエッチング及びCF4/O2プラズマエッチングからなる群より選択されるエッチングプロセスを用いる請求項11記載の方法。
- 前記スペーサマスクのスペーサラインと介挿ラインの頻度が、前記犠牲マスクの前記一連のラインの頻度の3倍である請求項5記載の方法。
- 半導体マスクを製造する方法であって、
マスク層を有する半導体スタックを提供する工程と、
第1のフォトレジスト層を堆積し、パターン化して、前記マスク層上に画像を形成する工程と、
前記マスク層をエッチングして、前記画像を有する犠牲マスクを形成する工程であって、前記犠牲マスクが一連のラインを含む工程と、
前記半導体スタック上に、前記犠牲マスクと共形のスペーサ層を堆積する工程と、
第2のフォトレジスト層を堆積し、パターン化して、介挿マスク及びエリア保存マスクを、前記スペーサ層上に形成する工程と、
前記スペーサ層をエッチングして、スペーサライン、介挿ライン及びエリア保存領域を含むスペーサマスクを提供する工程であって、前記スペーサラインが、前記犠牲マスクの前記一連のラインの側壁に近接していて、前記介挿ラインが前記スペーサライン間であり、前記スペーサ層のエッチングによって、前記犠牲マスクの上面を露出する工程と、
前記スペーサマスク及び前記犠牲マスク上に第3のフォトレジスト層を堆積し、パターン化して、前記スペーサマスクの前記スペーサラインの少なくとも一部を露出する工程と、
前記スペーサマスクの前記スペーサラインの前記露出した部分をエッチングして、前記スペーサマスクをトリミングする工程と、
前記犠牲マスクを除去する工程とを含む方法。 - 前記スペーサ層が、ケイ素を実質的に含み、前記犠牲マスクの上部が、窒化ケイ素及び酸化ケイ素からなる群より選択される材料を実質的に含み、前記スペーサ層をエッチングして、前記スペーサマスクを提供する工程が、Cl2及びHBrからなる群より選択されるガスによりドライエッチングプロセスを用いる請求項14記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US93261807P | 2007-06-01 | 2007-06-01 | |
US60/932,618 | 2007-06-01 | ||
US11/875,205 | 2007-10-19 | ||
US11/875,205 US7846849B2 (en) | 2007-06-01 | 2007-10-19 | Frequency tripling using spacer mask having interposed regions |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009027146A true JP2009027146A (ja) | 2009-02-05 |
JP2009027146A5 JP2009027146A5 (ja) | 2011-07-14 |
JP5236996B2 JP5236996B2 (ja) | 2013-07-17 |
Family
ID=39739769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008138376A Expired - Fee Related JP5236996B2 (ja) | 2007-06-01 | 2008-05-27 | 介挿領域を有するスペーサマスクを用いた頻度の3倍化 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7846849B2 (ja) |
EP (1) | EP1998362A2 (ja) |
JP (1) | JP5236996B2 (ja) |
KR (1) | KR100991339B1 (ja) |
CN (1) | CN101315515B (ja) |
SG (1) | SG148135A1 (ja) |
TW (1) | TWI381424B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009150870A1 (ja) * | 2008-06-13 | 2009-12-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2014199942A (ja) * | 2009-10-27 | 2014-10-23 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | バルクFinFET中のSiフィンのフィン下部近くのSTI形状 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7807578B2 (en) * | 2007-06-01 | 2010-10-05 | Applied Materials, Inc. | Frequency doubling using spacer mask |
US7923305B1 (en) * | 2010-01-12 | 2011-04-12 | Sandisk 3D Llc | Patterning method for high density pillar structures |
US8828885B2 (en) | 2013-01-04 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company Limited | Photo resist trimmed line end space |
US8865600B2 (en) * | 2013-01-04 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company Limited | Patterned line end space |
CN104425223B (zh) * | 2013-08-28 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法 |
US9070630B2 (en) * | 2013-11-26 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming patterns |
US9524878B2 (en) * | 2014-10-02 | 2016-12-20 | Macronix International Co., Ltd. | Line layout and method of spacer self-aligned quadruple patterning for the same |
CN105590894B (zh) * | 2014-11-12 | 2018-12-25 | 旺宏电子股份有限公司 | 线路布局以及线路布局的间隙壁自对准四重图案化的方法 |
CN107785247A (zh) * | 2016-08-24 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及半导体器件的制造方法 |
US10566194B2 (en) | 2018-05-07 | 2020-02-18 | Lam Research Corporation | Selective deposition of etch-stop layer for enhanced patterning |
KR20210138119A (ko) * | 2019-04-08 | 2021-11-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 포토레지스트 프로파일들을 개질하고 임계 치수들을 튜닝하기 위한 방법들 |
CN112309838B (zh) * | 2019-07-31 | 2023-07-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6475891B2 (en) * | 2000-12-04 | 2002-11-05 | Samsung Electronics Co., Ltd. | Method of forming a pattern for a semiconductor device |
WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5328810A (en) * | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
JP4235404B2 (ja) * | 2002-06-12 | 2009-03-11 | キヤノン株式会社 | マスクの製造方法 |
US6924191B2 (en) * | 2002-06-20 | 2005-08-02 | Applied Materials, Inc. | Method for fabricating a gate structure of a field effect transistor |
JP2004207385A (ja) * | 2002-12-24 | 2004-07-22 | Rohm Co Ltd | マスク、その製造方法およびこれを用いた半導体装置の製造方法 |
DE10345455A1 (de) * | 2003-09-30 | 2005-05-04 | Infineon Technologies Ag | Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung |
JP2005203672A (ja) * | 2004-01-19 | 2005-07-28 | Sony Corp | 半導体装置の製造方法 |
US7064078B2 (en) * | 2004-01-30 | 2006-06-20 | Applied Materials | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme |
US7115525B2 (en) * | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
CN1832109A (zh) * | 2005-03-08 | 2006-09-13 | 联华电子股份有限公司 | 掩模的制造方法与图案化制造方法 |
KR100674970B1 (ko) * | 2005-04-21 | 2007-01-26 | 삼성전자주식회사 | 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법 |
US7560390B2 (en) * | 2005-06-02 | 2009-07-14 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
KR100752674B1 (ko) * | 2006-10-17 | 2007-08-29 | 삼성전자주식회사 | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
-
2007
- 2007-10-19 US US11/875,205 patent/US7846849B2/en not_active Expired - Fee Related
-
2008
- 2008-05-27 JP JP2008138376A patent/JP5236996B2/ja not_active Expired - Fee Related
- 2008-05-27 TW TW097119558A patent/TWI381424B/zh not_active IP Right Cessation
- 2008-05-28 SG SG200804042-0A patent/SG148135A1/en unknown
- 2008-05-29 EP EP08157220A patent/EP1998362A2/en not_active Withdrawn
- 2008-05-29 KR KR1020080050414A patent/KR100991339B1/ko not_active IP Right Cessation
- 2008-05-30 CN CN2008100983623A patent/CN101315515B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6475891B2 (en) * | 2000-12-04 | 2002-11-05 | Samsung Electronics Co., Ltd. | Method of forming a pattern for a semiconductor device |
WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009150870A1 (ja) * | 2008-06-13 | 2009-12-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2014199942A (ja) * | 2009-10-27 | 2014-10-23 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | バルクFinFET中のSiフィンのフィン下部近くのSTI形状 |
Also Published As
Publication number | Publication date |
---|---|
EP1998362A2 (en) | 2008-12-03 |
TW200910419A (en) | 2009-03-01 |
US7846849B2 (en) | 2010-12-07 |
TWI381424B (zh) | 2013-01-01 |
JP5236996B2 (ja) | 2013-07-17 |
KR20080106070A (ko) | 2008-12-04 |
US20080299465A1 (en) | 2008-12-04 |
CN101315515A (zh) | 2008-12-03 |
CN101315515B (zh) | 2013-03-27 |
SG148135A1 (en) | 2008-12-31 |
KR100991339B1 (ko) | 2010-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5385551B2 (ja) | スペーサマスクを用いた頻度の2倍化 | |
JP5236996B2 (ja) | 介挿領域を有するスペーサマスクを用いた頻度の3倍化 | |
US11348788B2 (en) | Methods for device fabrication using pitch reduction | |
TWI505323B (zh) | 使用多重間隙壁罩幕的自我對準柱狀圖案化方法 | |
JP5545524B2 (ja) | 効率的なピッチマルチプリケーションプロセス | |
US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
KR101349989B1 (ko) | 반도체 구조체 | |
JP5671202B2 (ja) | フォトレジストテンプレートマスクを用いて頻度を倍にする方法 | |
JP2008091851A (ja) | 半導体素子のハードマスクパターン形成方法 | |
KR102650776B1 (ko) | 반도체 패터닝 및 형성된 구조 | |
TW201133548A (en) | Method for forming fine pattern | |
US10734284B2 (en) | Method of self-aligned double patterning | |
US20090170336A1 (en) | Method for forming pattern of semiconductor device | |
KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
CN111640657B (zh) | 半导体器件及其形成方法 | |
Mebarki et al. | Self-aligned double patterning process for 32/32nm contact/space and beyond using 193 immersion lithography |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110527 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110619 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111012 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111017 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111111 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111212 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |