CN1832109A - 掩模的制造方法与图案化制造方法 - Google Patents
掩模的制造方法与图案化制造方法 Download PDFInfo
- Publication number
- CN1832109A CN1832109A CN 200510054317 CN200510054317A CN1832109A CN 1832109 A CN1832109 A CN 1832109A CN 200510054317 CN200510054317 CN 200510054317 CN 200510054317 A CN200510054317 A CN 200510054317A CN 1832109 A CN1832109 A CN 1832109A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- etching
- sacrificial layers
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种掩模的制造方法,此方法先于掩模材料层上形成图案化的牺牲层,且此图案化的牺牲层与掩模材料层具有不同的蚀刻选择性。然后,以图案化的牺牲层为掩模,对掩模材料层进行各向同性蚀刻工艺而形成掩模层,此掩模层的尺寸小于图案化的牺牲层的尺寸。
Description
技术领域
本发明涉及一种半导体工艺,特别是涉及一种掩模的制造方法与一种图案化制造方法。
背景技术
在电路集成化要求越来越高的情况下,整个电路元件大小的设计也被迫往尺寸不停缩小的方向前进。整个半导体工艺中最举足轻重的可说是微影(Photolithography)工艺,凡是与金氧半导体(Metal-Oxide-Semiconductor;MOS)元件结构相关的,例如:各层薄膜的图案(Pattern),及掺有杂质(Dopants)的区域,都是由微影工艺来决定的。更详细的说是,透过微影工艺所形成的光致抗蚀剂层,或是藉由所形成的光致抗蚀剂层而进一步得到的掩模,其尺寸大小与微影工艺息息相关。所以,整个半导体工业的元件集成度,是否能继续的往更小的线宽进行,也决定于微影工艺技术的发展。
现今因应元件尺寸缩小、提高分辨率的发展方向,藉由不断改良光掩模设计或是使用更小波长的曝光光源,而使元件能够得到更小的线宽,进而得到更小的元件尺寸。然而,无论是何种改良方式都需考虑曝光机器本身所存在的限制。例如,曝光机器本身存在有所谓的终极分辨率(UltimateResolution),所以所形成的光致抗蚀剂层其尺寸仅能缩小至一定程度(此时光致抗蚀剂层的尺寸称为临界尺寸(Critical Dimension,CD)),而无法无限制地缩小。因此,由光致抗蚀剂层所定义的膜层的尺寸亦无法进一步缩小。
另一方面,虽然上述的问题可以藉由在形成图案化的光致抗蚀剂层的后,对光致抗蚀剂层进行处理而使其尺寸缩小的方式(Trim Technology)来解决。但是,若处理过后的光致抗蚀剂层尺寸过于微小,将使其不易阻挡后续蚀刻工艺的侵蚀,甚至发生光致抗蚀剂层倒塌等问题,如此将影响膜层定义的精确度。
发明内容
有鉴于此,本发明的目的就是在提供一种掩模的制造方法,以制作出尺寸小于微影工艺临界尺寸的掩模。
本发明的另一目的是提供一种图案化制造方法,以解决现有因受曝光机器的限制,而使元件尺寸无法进一步缩小的问题。
本发明提出一种掩模的制造方法,此方法先于掩模材料层上形成图案化的牺牲层,且此图案化的牺牲层与掩模材料层具有不同的蚀刻选择性。然后,以图案化的牺牲层为掩模,对掩模材料层进行各向同性蚀刻工艺而形成掩模层,此掩模层的尺寸小于图案化的牺牲层的尺寸。
本发明提出一种图案化制造方法,此工艺先于材料层上形成掩模材料层,且此掩模材料层与材料层具有不同的蚀刻选择性。然后,于掩模材料层上形成图案化的牺牲层,且此图案化的牺牲层与掩模材料层具有不同的蚀刻选择性,而此图案化的牺牲层与材料层具有相同或是不同的蚀刻选择性。之后,以图案化的牺牲层为蚀刻掩模,对掩模材料层进行各向同性蚀刻工艺而形成掩模层,此掩模层的尺寸小于图案化的牺牲层的尺寸。接着,以掩模层为蚀刻掩模,蚀刻材料层。
依照本发明的优选实施例所述的掩模的制造方法或图案化制造方法,其中图案化的牺牲层的形成方法例如是先于掩模材料层上形成牺牲材料层。然后,于牺牲材料层上形成图案化的光致抗蚀剂层。之后,以图案化的光致抗蚀剂层为蚀刻掩模,蚀刻牺牲材料层。其中,图案化的光致抗蚀剂层具有一临界尺寸,且所形成的掩模层的尺寸小于临界尺寸。
依照本发明的优选实施例所述的掩模的制造方法或图案化制造方法,其中各向同性蚀刻工艺例如是湿式蚀刻工艺。
依照本发明的优选实施例所述的掩模的制造方法或图案化制造方法,其中掩模材料层的材料例如是氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料。
依照本发明的优选实施例所述的掩模的制造方法或图案化制造方法,其中图案化的牺牲层的材料例如是氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料。
依照本发明的优选实施例所述的图案化制造方法,其中材料层的材料例如是氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料。
由于本发明以图案化的牺牲层来定义出真正要作为掩模的膜层,并且采用各向同性蚀刻工艺使其尺寸进一步缩小。因此,所形成的掩模层的尺寸会小于图案化的牺牲层的尺寸。也就是说,若图案化的牺牲层的尺寸为曝光机器所能达到的最小尺寸(临界尺寸),则掩模层的尺寸将会小于临界尺寸。如此一来,可以制作出尺寸更小的元件,而更进一步提升元件集成度。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图作详细说明如下。
附图说明
图1A至图1D是依照本发明的一优选实施例的一种的图案化制造方法的剖面示意图。
简单符号说明
100:基底
102、102a、102b:材料层
104:掩模材料层
104a:掩模层
106:栅介电层
108:图案化的牺牲层
110:图案化的光致抗蚀剂层
112:光掩模
114:凸部
具体实施方式
图1A至图1D是绘示依照本发明一优选实施例的一种图案化制造方法的剖面示意图。
请参照图1A,于材料层102上形成掩模材料层104,且此掩模材料层104与材料层102具有不同的蚀刻选择性。其中,材料层102例如是形成于基底100上,而材料层102的材料例如是氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料等,其中若材料层102于后续图案化制造方法之后作为栅极使用,则可于材料层102与基底100之间还可形成栅介电层106。另外,掩模材料层104的材料例如是氧化硅、氮化硅、氮氧化硅多晶硅、掺杂多晶硅或金属材料等。特别是,在掩模材料层104的材料选择上并无特别的限制,只要掩模材料层104与材料层102之间具有蚀刻选择比即可。
然后,于掩模材料层104上形成图案化的牺牲层108,且此图案化的牺牲层108与其底下的掩模材料层104具有不同的蚀刻选择性,而此图案化的牺牲层108与材料层102具有相同或是不同的蚀刻选择性。其中,图案化的牺牲层108的材料例如是氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料等。特别是,在图案化的牺牲层108的材料选择上并无特别的限制,只要图案化的牺牲层108与掩模材料层104之间具有蚀刻选择比即可。也就是说,图案化的牺牲层108与材料层102可以选用相同的材料,亦可以选用不相同的材料。
此外,图案化的牺牲层108的形成方法例如是于掩模材料层104上形成牺牲材料层(未绘示)。然后,于牺牲材料层上形成图案化的光致抗蚀剂层110,其中图案化的光致抗蚀剂层110是利用光掩模112进行曝光并于其后进行显影而形成的。之后,以图案化的光致抗蚀剂层110为蚀刻掩模,蚀刻牺牲材料层,而得到图案化的牺牲层108。特别是,在一实施例中,上述的图案化的光致抗蚀剂层110具有因受限曝光机器而得的一临界尺寸,因此藉由图案化的光致抗蚀剂层110所定义的图案化的牺牲层108亦具有相同的临界尺寸。
之后,请参照图1B,以图案化的牺牲层108为蚀刻掩模,对掩模材料层104进行各向同性蚀刻工艺而形成掩模层104a,此掩模层104a的尺寸小于图案化的牺牲层108的尺寸。其中,各向同性蚀刻工艺例如是湿式蚀刻工艺。此外,由于图案化的牺牲层108与掩模材料层104之间具有蚀刻选择比,因此图案化的牺牲层108可以阻挡蚀刻侵蚀。不过,值得一提的是,由于所进行的蚀刻工艺为各向同性蚀刻工艺,因此位于图案化的牺牲层108下方的掩模材料层104因底切(undercut)现象而会有部分被移除,因而能使掩模层104a的尺寸小于图案化的牺牲层108的尺寸。另外,在蚀刻掩模材料层104时,是以图案化的光致抗蚀剂层110与图案化的牺牲层108作为蚀刻掩模。在另一实施例中,可先将图案化的光致抗蚀剂层110移除,再以图案化的牺牲层108作为蚀刻掩模进行掩模材料层104的蚀刻工艺。
接着,请参照图1C与图1D,以掩模层104a为蚀刻掩模,蚀刻材料层102。其中,图1C是表示在蚀刻过程中所得的结构剖面示意图;图1D是表示在蚀刻终了所得的结构剖面示意图。在图1C中,由于在蚀刻初期,尺寸较大的图案化的牺牲层108会覆盖住部分的材料层102,所以若将此图案化的牺牲层108视为蚀刻掩模,则定义出来的材料层102a的凸部114尺寸会略大于掩模层104a。然而,当蚀刻工艺持续进行一段时间之后(如图1D所示),图案化的牺牲层108会逐渐被移除,而使掩模层104a暴露出来。此时,蚀刻掩模由掩模层104a取而代之,所以得到的材料层102b其尺寸会等同于掩模层104a的尺寸。也就是说,材料层102b亦具有小于临界尺寸的尺寸。
此外,由于掩模层104a与材料层102之间具有蚀刻选择比,因此掩模层104a可以有效阻挡蚀刻侵蚀,从而所定义的材料层102b仍可保有优选的精确度。
如上所述,由于本发明以图案化的牺牲层来定义出真正要作为掩模的膜层,并且采用各向同性蚀刻工艺使其尺寸进一步缩小。因此,所形成的掩模层的尺寸会小于图案化的牺牲层的尺寸。也就是说,若图案化的牺牲层的尺寸为曝光机器所能达到的最小尺寸(临界尺寸),则掩模层的尺寸将会小于临界尺寸。如此一来,可以制作出尺寸更小的元件,而更进一步提升元件集成度。
此外,由于本发明是利用各向同性蚀刻工艺来缩小掩模层的尺寸,所以用以定义牺牲层的光致抗蚀剂层尺寸并不需要预先缩小。因此,光致抗蚀剂层不会如同产生于先前技术所提的倒塌等问题,从而所定义出来的膜层仍可保有优选的精确度。
另外,本发明以图案化的牺牲层、掩模材料层与材料层之间所具有高蚀刻选择比来进行蚀刻,因此作为蚀刻掩模的膜层可以有效阻挡蚀刻侵蚀,而被定义出来的膜层亦可保有优选的精确度。
除此之外,在上述实施例中,虽然是利用以本发明的方法所得的掩模层来进行蚀刻工艺,但非用以限定本发明的应用范畴。简言之,利用本发明所得的掩模亦可用于离子注入等需要掩模的工艺中。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (13)
1、一种掩模的制造方法,包括:
于一掩模材料层上形成一图案化的牺牲层,且该图案化的牺牲层与该掩模材料层具有不同的蚀刻选择性;以及
以该图案化的牺牲层为蚀刻掩模,对该掩模材料层进行一各向同性蚀刻工艺而形成一掩模层,该掩模层的尺寸小于该图案化的牺牲层的尺寸。
2、如权利要求1所述的掩模的制造方法,其中该图案化的牺牲层的形成方法包括:
于该掩模材料层上形成一牺牲材料层;
于该牺牲材料层上形成一图案化的光致抗蚀剂层;以及
以该图案化的光致抗蚀剂层为蚀刻掩模,蚀刻该牺牲材料层。
3、如权利要求2所述的掩模的制造方法,其中该图案化的光致抗蚀剂层具有一临界尺寸,且所形成的该掩模层的尺寸小于该临界尺寸。
4、如权利要求1所述的掩模的制造方法,其中该各向同性蚀刻工艺包括一湿式蚀刻工艺。
5、如权利要求1所述的掩模的制造方法,其中该掩模材料层的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料。
6、如权利要求1所述的掩模的制造方法,其中该图案化的牺牲层的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料。
7、一种图案化制造方法,包括:
于一材料层上形成一掩模材料层,且该掩模材料层与该材料层具有不同的蚀刻选择性;
于该掩模材料层上形成一图案化的牺牲层,且该图案化的牺牲层与该掩模材料层具有不同的蚀刻选择性,而该图案化的牺牲层与该材料层具有相同或是不同的蚀刻选择性;
以该图案化的牺牲层为蚀刻掩模,对该掩模材料层进行一各向同性蚀刻工艺而形成一掩模层,该掩模层的尺寸小于该图案化的牺牲层的尺寸;以及
以该掩模层为蚀刻掩模,蚀刻该材料层。
8、如权利要求7所述的图案化制造方法,其中该图案化的牺牲层的形成方法包括:
于该掩模材料层上形成一牺牲材料层;
于该牺牲材料层上形成一图案化的光致抗蚀剂层;以及
以该图案化的光致抗蚀剂层为蚀刻掩模,蚀刻该牺牲材料层。
9、如权利要求8所述的图案化制造方法,其中该图案化的光致抗蚀剂层具有一临界尺寸,且所形成的该掩模层与该材料层的尺寸小于该临界尺寸。
10、如权利要求7所述的图案化制造方法,其中该各向同性蚀刻工艺包括一湿式蚀刻工艺。
11、如权利要求7所述的图案化制造方法,其中该掩模材料层的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料。
12、如权利要求7所述的图案化制造方法,其中该图案化的牺牲层的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料。
13、如权利要求7所述的图案化制造方法,其中该材料层的材料的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、掺杂多晶硅或金属材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510054317 CN1832109A (zh) | 2005-03-08 | 2005-03-08 | 掩模的制造方法与图案化制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510054317 CN1832109A (zh) | 2005-03-08 | 2005-03-08 | 掩模的制造方法与图案化制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1832109A true CN1832109A (zh) | 2006-09-13 |
Family
ID=36994269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510054317 Pending CN1832109A (zh) | 2005-03-08 | 2005-03-08 | 掩模的制造方法与图案化制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1832109A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101315515B (zh) * | 2007-06-01 | 2013-03-27 | 应用材料公司 | 利用具有插入区域的间隔物掩模的频率三倍化 |
CN103094181A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 用于形成自对准通孔的t形金属硬掩膜 |
CN103762163A (zh) * | 2014-01-07 | 2014-04-30 | 中国电子科技集团公司第十一研究所 | 一种用于锑化铟热扩散工艺的掩膜制备方法 |
CN106154743A (zh) * | 2015-03-24 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 掩模及其形成方法 |
-
2005
- 2005-03-08 CN CN 200510054317 patent/CN1832109A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101315515B (zh) * | 2007-06-01 | 2013-03-27 | 应用材料公司 | 利用具有插入区域的间隔物掩模的频率三倍化 |
CN103094181A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 用于形成自对准通孔的t形金属硬掩膜 |
CN103094181B (zh) * | 2011-10-31 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 用于形成自对准通孔的t形金属硬掩膜 |
CN103762163A (zh) * | 2014-01-07 | 2014-04-30 | 中国电子科技集团公司第十一研究所 | 一种用于锑化铟热扩散工艺的掩膜制备方法 |
CN103762163B (zh) * | 2014-01-07 | 2016-07-06 | 中国电子科技集团公司第十一研究所 | 一种用于锑化铟热扩散工艺的掩膜制备方法 |
CN106154743A (zh) * | 2015-03-24 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 掩模及其形成方法 |
CN106154743B (zh) * | 2015-03-24 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 掩模及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10073342B2 (en) | Method of forming patterns | |
US6998332B2 (en) | Method of independent P and N gate length control of FET device made by sidewall image transfer technique | |
JP3556651B2 (ja) | 半導体装置の製造方法 | |
JP4583980B2 (ja) | 半導体デバイス製造方法および半導体構造 | |
CN1256764C (zh) | 缩小间距的半导体元件的制造方法 | |
KR101391863B1 (ko) | 탄소계 하드마스크를 이용한 이중 노광 패터닝 | |
US9978596B2 (en) | Self-aligned multiple spacer patterning schemes for advanced nanometer technology | |
US6790782B1 (en) | Process for fabrication of a transistor gate including high-K gate dielectric with in-situ resist trim, gate etch, and high-K dielectric removal | |
EP2530720A1 (en) | Manufacture methods of thin film transistor and array substrate and mask | |
US6579809B1 (en) | In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric | |
US8303831B2 (en) | Methods for fabricating semiconductor devices | |
EP2843696A1 (en) | A method for dopant implantation of FinFET structures | |
CN1832109A (zh) | 掩模的制造方法与图案化制造方法 | |
US20090246954A1 (en) | Method of manufacturing semiconductor device | |
US7250372B2 (en) | Method for BARC over-etch time adjust with real-time process feedback | |
US20070161255A1 (en) | Method for etching with hardmask | |
KR0155880B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
US20140162457A1 (en) | Substrate Mask Patterns, Methods Of Forming A Structure On A Substrate, Methods Of Forming A Square Lattice Pattern From An Oblique Lattice Pattern, And Methods Of Forming A Pattern On A Substrate | |
US7300883B2 (en) | Method for patterning sub-lithographic features in semiconductor manufacturing | |
US6606738B1 (en) | Analytical model for predicting the operating process window for lithographic patterning techniques based on photoresist trim technology | |
CN1263096C (zh) | 干光刻法及用其形成栅图案的方法 | |
KR100450245B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR100934831B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
KR100522094B1 (ko) | 반도체 장치의 패턴형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |