CN103094181A - 用于形成自对准通孔的t形金属硬掩膜 - Google Patents

用于形成自对准通孔的t形金属硬掩膜 Download PDF

Info

Publication number
CN103094181A
CN103094181A CN2011103346440A CN201110334644A CN103094181A CN 103094181 A CN103094181 A CN 103094181A CN 2011103346440 A CN2011103346440 A CN 2011103346440A CN 201110334644 A CN201110334644 A CN 201110334644A CN 103094181 A CN103094181 A CN 103094181A
Authority
CN
China
Prior art keywords
hard mask
metal hard
mask layer
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103346440A
Other languages
English (en)
Other versions
CN103094181B (zh
Inventor
张海洋
王新鹏
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110334644.0A priority Critical patent/CN103094181B/zh
Publication of CN103094181A publication Critical patent/CN103094181A/zh
Application granted granted Critical
Publication of CN103094181B publication Critical patent/CN103094181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种用于形成自对准通孔的T形金属硬掩膜的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成有绝缘层；在所述绝缘层上依次沉积第一金属硬掩膜层和第二金属硬掩膜层，所述第一金属硬掩膜层的被蚀刻率大于所述第二金属硬掩膜层的被蚀刻率；蚀刻所述第二金属硬掩膜层和所述第一金属硬掩膜层，以形成所述T形金属硬掩膜。根据本发明，在形成用于填充互连金属的通孔时，蚀刻所述金属硬掩膜层之后，所留下的所述金属硬掩膜层呈T型，从而可以更好地控制后续自对准通孔的形成。

Description

用于形成自对准通孔的T形金属硬掩膜
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种用于形成自对准通孔的T形金属硬掩膜的制作方法。
背景技术
在金属互连工艺中，需要形成沟槽和通孔，用于填充互连金属。由于光刻分辨率的限制，在形成所述通孔时，可以采用自对准通孔（SAV）工艺来扩大光刻的工艺窗口。
如图1A所示，在自对准通孔工艺中，通常使用金属硬掩膜层103作为形成自对准通孔104时的蚀刻停止层，所述金属硬掩膜层103的材料通常为TiN，所述自对准通孔104位于形成于金属导线层101上的低k介电层102中;所形成的用于填充互连金属的通孔105如图1B所示，以同金属导线层101形成接触。所述金属硬掩膜层103的材料TiN对于作为所述低k介电层102材料的氧化物而言，具有很高的蚀刻选择比，从而可以很好地控制用于填充互连金属的通孔105的形成。但是，由于形成的所述TiN的厚度很薄，在蚀刻所述TiN下方的低k介电层时，所述TiN的边缘也会被蚀刻掉，进而影响形成的所述通孔105的特征尺寸，如图1C所示。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种用于形成自对准通孔的T形金属硬掩膜的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有绝缘层；在所述绝缘层上依次沉积第一金属硬掩膜层和第二金属硬掩膜层，所述第一金属硬掩膜层的被蚀刻率大于所述第二金属硬掩膜层的被蚀刻率；蚀刻所述第二金属硬掩膜层和所述第一金属硬掩膜层，以形成所述T形金属硬掩膜。
进一步，所述绝缘层为具有低介电常数的材料层。
进一步，所述第一金属硬掩膜层的材料为Al，所述第二金属硬掩膜层的材料为TiN。
进一步，所述第一金属硬掩膜层的材料为掺杂的TiN，所述第二金属硬掩膜层的材料为TiN。
进一步，采用离子注入工艺实施所述掺杂。
进一步，所述掺杂的元素为碳或铜。
进一步，所述第二金属硬掩膜层的厚度为所述T形金属硬掩膜层的厚度的三分之一至二分之一。
进一步，所述第二金属硬掩膜层与所述第一金属硬掩膜层的厚度总和为100-500埃。
进一步，所述蚀刻为干法蚀刻。
本发明还提供一种用于形成自对准通孔的T形金属硬掩膜的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有绝缘层；在所述绝缘层上形成一牺牲层；在所述牺牲层中形成至少两个T形沟槽；沉积一金属硬掩膜层，以填充所述T型沟槽；研磨所述金属硬掩膜层，直至露出所述牺牲层；去除所述牺牲层，以形成所述T形金属硬掩膜。
进一步，所述绝缘层为具有低介电常数的材料层。
进一步，所述T型沟槽顶部的凹槽的深度为整个T型沟槽深度的三分之一至二分之一。
进一步，所述T型沟槽的深度为100-500埃。
进一步，所述金属硬掩膜层的材料为TiN。
进一步，所述金属硬掩膜层的材料为BN。
进一步，所述牺牲层的材料为氮化硅。
本发明还提供一种用于形成自对准通孔的T形金属硬掩膜，所述T形金属硬掩膜由上述方法的任意一种形成。
根据本发明，在形成用于填充互连金属的通孔时，蚀刻所述金属硬掩膜层之后，所留下的所述金属硬掩膜层呈T型，从而可以更好地控制后续自对准通孔的形成。 
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1C为采用自对准通孔工艺形成用于填充互连金属的通孔的示意性剖面图；
图1D为本发明提出的用于形成自对准通孔的T形金属硬掩膜的示意图。
图2A-图2B为采用第一种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的各步骤的示意性剖面图；
图3A-图3D为采用第二种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的各步骤的示意性剖面图；
图4A-图4F为采用第三种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的各步骤的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
本发明涉及一种用于形成自对准通孔的T形金属硬掩膜的制作方法。所述T形金属硬掩膜106的示意图如图1D所示，在后续形成用于填充互连金属的通孔时，可以很好地控制所述通孔的特征尺寸。
下面，列举三种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜。
参照图2A-图2B来描述采用第一种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的详细步骤。
首先，如图2A所示，提供半导体衬底201，所述半导体衬底201的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底201选用单晶硅材料构成。在半导体衬底201中形成有隔离槽，埋层，以及各种阱(well)结构，为了简化，图示中予以省略。
在所述半导体衬底201上，形成有各种元件，为了简化，图示中予以省略，这里仅示出一绝缘层202，其通常为具有低介电常数的材料层，本实施例中采用氧化硅层。
接下来，在所述绝缘层202上依次形成第一金属硬掩膜层203和第二金属硬掩膜层204。形成所述第一金属硬掩膜层203和所述第二金属硬掩膜层204的工艺可以采用采用本领域技术人员所公知的工艺方法，在此不再加以赘述。所述第二金属硬掩膜层204的材料通常采用氮化钛（TiN），也可以使用氮化硼（BN）和其它相对于所述绝缘层202通常采用的材料氧化硅具有高蚀刻选择比的材料作为所述第二金属硬掩膜层204的材料。所述第一金属硬掩膜层的材料为铝（Al）。所述第二金属硬掩膜层204与所述第一金属硬掩膜层203的厚度总和为100-500埃，所述第二金属硬掩膜层204的厚度为所述厚度总和的三分之一至二分之一。
接着，如图2B所示，蚀刻所述第二金属硬掩膜层204与所述第一金属硬掩膜层203，在所述绝缘层202上形成一沟槽。所述蚀刻采用干法蚀刻，由于蚀刻过程中采用的蚀刻等离子体对所述第二金属硬掩膜层204的蚀刻速率小于对所述第一金属硬掩膜层203的蚀刻速率，即所述第一金属硬掩膜层203的被蚀刻率大于所述第二金属硬掩膜层204的被蚀刻率，因此形成的所述沟槽呈倒T型。
所述蚀刻的工艺条件为：压力5-50mTorr，源功率100-1000W，偏置功率100-300W，Cl2的流量为100-500sccm，BCl3的流量为10-200sccm，CHF3的流量为1-50sccm，CH4的流量为1-50sccm，持续时间10-120s。
至此，完成了采用第一种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的全部步骤，
参照图3A-图3D来描述采用第二种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的详细步骤。
首先，如图3A所示，提供半导体衬底301，所述半导体衬底301的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底301选用单晶硅材料构成。在半导体衬底301中形成有隔离槽，埋层，以及各种阱(well)结构，为了简化，图示中予以省略。
在所述半导体衬底301上，形成有各种元件，为了简化，图示中予以省略，这里仅示出一绝缘层302，其通常为具有低介电常数的材料层，本实施例中采用氧化硅层。
接下来，在所述绝缘层302上形成一金属硬掩膜层303（为了与之后形成的金属硬掩膜层相区分，所述金属硬掩膜层303称之为第一金属硬掩膜层）。形成所述第一金属硬掩膜层的工艺可以采用本领域技术人员所公知的工艺方法，在此不再加以赘述。所述第一金属硬掩膜层的材料为TiN，所述TiN也可以替换为BN和其它相对于所述绝缘层302通常采用的材料氧化硅具有高蚀刻选择比的材料。
然后，采用离子注入工艺在所述第一金属硬掩膜层中掺杂其它元素304，所述掺杂的元素304为碳、铜等。由此，所述第一金属硬掩膜层转变为经掺杂的金属硬掩膜层305，如图3B所示。
接着，如图3C所示，在所述经掺杂的金属硬掩膜层305上形成一金属硬掩膜层303（为了与之前形成的金属硬掩膜层相区分，所述金属硬掩膜层303称之为第二金属硬掩膜层）。形成所述第二金属硬掩膜层的工艺可以采用本领域技术人员所公知的工艺方法，在此不再加以赘述。所述第二金属硬掩膜层的材料与所述第一金属硬掩膜层的材料相同。所述第二金属硬掩膜层与所述第一金属硬掩膜层的厚度总和为100-500埃，所述第二金属硬掩膜层的厚度为所述厚度总和的三分之一至二分之一。
接着，如图3D所示，蚀刻所述第二金属硬掩膜层303与所述经掺杂的金属硬掩膜层305，在所述绝缘层302上形成一沟槽。所述蚀刻采用干法蚀刻，由于蚀刻过程中采用的蚀刻等离子体对所述第二金属硬掩膜层303的蚀刻速率小于对所述经掺杂的金属硬掩膜层305的蚀刻速率，即所述第二金属硬掩膜层303的被蚀刻率小于所述经掺杂的金属硬掩膜层305的被蚀刻率，因此形成的所述沟槽呈倒T型。
至此，完成了采用第二种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的全部步骤。
参照图4A-图4F来描述采用第三种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的详细步骤。
首先，如图4A所示，提供半导体衬底401，所述半导体衬底401的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底401选用单晶硅材料构成。在半导体衬底401中形成有隔离槽，埋层，以及各种阱(well)结构，为了简化，图示中予以省略。
在所述半导体衬底401上，形成有各种元件，为了简化，图示中予以省略，这里仅示出一绝缘层402，其通常为具有低介电常数的材料层，本实施例中采用氧化硅层。
接着，如图4B所示，在所述绝缘层402上形成一牺牲层403。采用化学气相沉积工艺形成所述牺牲层403，其构成材料不同于所述绝缘层402的构成材料，例如氮化硅。
接着，如图4C所示，分两次蚀刻所述牺牲层403，以在所述绝缘层402上形成至少两个T型沟槽404。所述蚀刻为干法蚀刻。所述T型沟槽404的深度为100-500埃，所述T型沟槽顶部的凹槽的深度为整个T型沟槽深度的三分之一至二分之一。
接着，如图4D所示，在所述绝缘层402上形成一金属硬掩膜层405，以填充所述T型沟槽404。形成所述金属硬掩膜层405的工艺可以采用采用本领域技术人员所公知的工艺方法，在此不再加以赘述。所述金属硬掩膜层405的材料通常采用氮化钛（TiN），也可以使用氮化硼BN和其它相对于所述绝缘层402通常采用的材料氧化硅具有高蚀刻选择比的材料作为所述金属硬掩膜层405的材料。
接着，如图4E所示，采用化学机械研磨工艺（CMP）研磨所述金属硬掩膜层405，直至露出所述牺牲层403。
接着，如图4F所示，蚀刻所述牺牲层403，以在所述绝缘层402上形成倒T型沟槽406。
至此，完成了采用第三种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的全部步骤。
接下来，可以通过自对准通孔工艺完成用于填充互连金属的通孔的制作。根据本发明，可以更好地控制所述通孔的形成。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。 

Claims (17)

1.一种用于形成自对准通孔的T形金属硬掩膜的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有绝缘层；
在所述绝缘层上依次沉积第一金属硬掩膜层和第二金属硬掩膜层，所述第一金属硬掩膜层的被蚀刻率大于所述第二金属硬掩膜层的被蚀刻率；
蚀刻所述第二金属硬掩膜层和所述第一金属硬掩膜层，以形成所述T形金属硬掩膜。
2.根据权利要求1所述的方法，其特征在于，所述绝缘层为具有低介电常数的材料层。
3.根据权利要求1所述的方法，其特征在于，所述第一金属硬掩膜层的材料为Al，所述第二金属硬掩膜层的材料为TiN。
4.根据权利要求1所述的方法，其特征在于，所述第一金属硬掩膜层的材料为掺杂的TiN，所述第二金属硬掩膜层的材料为TiN。
5.根据权利要求4所述的方法，其特征在于，采用离子注入工艺实施所述掺杂。
6.根据权利要求5所述的方法，其特征在于，所述掺杂的元素为碳或铜。
7.根据权利要求1所述的方法，其特征在于，所述第二金属硬掩膜层的厚度为所述T形金属硬掩膜层的厚度的三分之一至二分之一。
8.根据权利要求1所述的方法，其特征在于，所述第二金属硬掩膜层与所述第一金属硬掩膜层的厚度总和为100-500埃。
9.根据权利要求1所述的方法，其特征在于，所述蚀刻为干法蚀刻。
10.一种用于形成自对准通孔的T形金属硬掩膜的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有绝缘层；
在所述绝缘层上形成一牺牲层；
在所述牺牲层中形成至少两个T形沟槽；
沉积一金属硬掩膜层，以填充所述T型沟槽；
研磨所述金属硬掩膜层，直至露出所述牺牲层；
去除所述牺牲层，以形成所述T形金属硬掩膜。
11.根据权利要求10所述的方法，其特征在于，所述绝缘层为具有低介电常数的材料层。
12.根据权利要求10所述的方法，其特征在于，所述T型沟槽顶部的凹槽的深度为整个T型沟槽深度的三分之一至二分之一。
13.根据权利要求10所述的方法，其特征在于，所述T型沟槽的深度为100-500埃。
14.根据权利要求10所述的方法，其特征在于，所述金属硬掩膜层的材料为TiN。
15.根据权利要求10所述的方法，其特征在于，所述金属硬掩膜层的材料为BN。
16.根据权利要求10所述的方法，其特征在于，所述牺牲层的材料为氮化硅。
17.一种用于形成自对准通孔的T形金属硬掩膜，其特征在于，所述T形金属硬掩膜由权利要求1-16之一所述的方法形成。
CN201110334644.0A 2011-10-31 2011-10-31 用于形成自对准通孔的t形金属硬掩膜 Active CN103094181B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110334644.0A CN103094181B (zh) 2011-10-31 2011-10-31 用于形成自对准通孔的t形金属硬掩膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110334644.0A CN103094181B (zh) 2011-10-31 2011-10-31 用于形成自对准通孔的t形金属硬掩膜

Publications (2)

Publication Number Publication Date
CN103094181A true CN103094181A (zh) 2013-05-08
CN103094181B CN103094181B (zh) 2015-05-20

Family

ID=48206597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110334644.0A Active CN103094181B (zh) 2011-10-31 2011-10-31 用于形成自对准通孔的t形金属硬掩膜

Country Status (1)

Country Link
CN (1) CN103094181B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564410A (zh) * 2020-05-18 2020-08-21 南京诚芯集成电路技术研究院有限公司 一种提高后段金属线通孔的工艺窗口的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239938A (ja) * 1988-03-22 1989-09-25 Sharp Corp パターン形成方法
JPH0413140A (ja) * 1990-05-02 1992-01-17 Matsushita Electron Corp ホトマスクおよびその製造方法
CN1832109A (zh) * 2005-03-08 2006-09-13 联华电子股份有限公司 掩模的制造方法与图案化制造方法
US20090166318A1 (en) * 2007-12-28 2009-07-02 Mihel Seitz Method of Fabricating an Integrated Circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239938A (ja) * 1988-03-22 1989-09-25 Sharp Corp パターン形成方法
JPH0413140A (ja) * 1990-05-02 1992-01-17 Matsushita Electron Corp ホトマスクおよびその製造方法
CN1832109A (zh) * 2005-03-08 2006-09-13 联华电子股份有限公司 掩模的制造方法与图案化制造方法
US20090166318A1 (en) * 2007-12-28 2009-07-02 Mihel Seitz Method of Fabricating an Integrated Circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564410A (zh) * 2020-05-18 2020-08-21 南京诚芯集成电路技术研究院有限公司 一种提高后段金属线通孔的工艺窗口的方法
CN111564410B (zh) * 2020-05-18 2023-08-11 南京诚芯集成电路技术研究院有限公司 一种提高后段金属线通孔的工艺窗口的方法

Also Published As

Publication number Publication date
CN103094181B (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
CN105453264B (zh) 通过改善的SiGe刻面改善硅化物形成
CN106057674A (zh) 屏蔽栅沟槽mosfet的制造方法
CN104009070A (zh) 用于鳍状场效应晶体管的金属栅极和栅极接触件结构
CN104576370B (zh) 形成晶体管的方法
TW201013838A (en) Method of forming finned semiconductor devices with trench isolation
JP2013065672A (ja) 半導体装置および半導体装置の製造方法
CN103390644A (zh) 半导体器件及其制造方法
CN102760669B (zh) 具有埋入式位线及垂直晶体管的存储装置以及其制作方法
CN104681487A (zh) 用于嵌入hk-mg工艺中的分裂栅极存储器的cmp制造方案
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN101924110B (zh) 一种体区接触的soi晶体管结构及其制备方法
CN106298472B (zh) 半导体结构的形成方法
CN105957811A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
WO2015150023A1 (de) Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor
TW202017180A (zh) 積體電路裝置
CN103151249B (zh) 一种半导体器件的制造方法
CN103094181B (zh) 用于形成自对准通孔的t形金属硬掩膜
CN103855074A (zh) 一种半导体器件的制造方法
CN106024607A (zh) 屏蔽栅功率mosfet的制造方法
CN104517900B (zh) 一种半导体器件的制造方法
CN107799470A (zh) 一种半导体器件及其制造方法、电子装置
CN103390583B (zh) 半导体集成器件及其制作方法
CN101419937B (zh) 沟槽型双层栅功率mos结构实现方法
CN104347489A (zh) 导电插塞的形成方法
CN104124156A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant