CN102760669B - 具有埋入式位线及垂直晶体管的存储装置以及其制作方法 - Google Patents
具有埋入式位线及垂直晶体管的存储装置以及其制作方法 Download PDFInfo
- Publication number
- CN102760669B CN102760669B CN201210037335.1A CN201210037335A CN102760669B CN 102760669 B CN102760669 B CN 102760669B CN 201210037335 A CN201210037335 A CN 201210037335A CN 102760669 B CN102760669 B CN 102760669B
- Authority
- CN
- China
- Prior art keywords
- bit line
- embedded type
- type bit
- ditches
- irrigation canals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 2
- 238000003860 storage Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 69
- 238000003973 irrigation Methods 0.000 claims abstract description 62
- 230000002262 irrigation Effects 0.000 claims abstract description 62
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 241001272720 Medialuna californiensis Species 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- -1 aluminium oxide Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种形成埋入式位线的方法，其特征在于包括下列步骤。提供一衬底，且衬底具有一条状区域。在衬底的条状区域中形成一条状沟渠，其中条状沟渠具有一侧壁以及一底面。然后，加大条状沟渠的底面，使底面形成一弧状底面。接下来，在邻近弧状底面的衬底中形成一掺杂区。最后，在掺杂区旁形成一埋入式导电层。
Description
技术领域
本发明关于一种存储技术，特定是关于一种具有弓形(circle-segment)横断面的埋入式位线以及位于埋入式位线上方的垂直晶体管的4F2存储单元，以及埋入式位线和垂直晶体管的制作方法。
背景技术
为增进集成电路的运作速度且同时符合消费者对于微型化电子装置的需求，运用于半导体装置的晶体管的尺寸持续缩减。由于晶体管的尺寸缩小，晶体管的电子沟道区的长度亦随之减少，因此将可能造成晶体管发生严重的短沟道效应，以及晶体管的开启电流(ON current)的降低。
为解决上述问题，公知技术中包括增加电子沟道区的掺杂浓度的作法，然而，此作法将引起漏电流的增加，而不利于半导体装置的可靠度。另一种作法为设置一垂直晶体管结构，例如：形成垂直晶体管结构在衬底的深沟渠中，此作法可改善集成电路的运作速度以及集成度(integration)，且减缓短沟道效应。因此，如何改善垂直晶体管的结构设计以及电子沟道区的电流控制实为相关技术者所欲改进的课题。
发明内容
本发明其中一个目的在于提供一种埋入式位线的结构以及一种垂直晶体管的结构，以改善集成电路的运作速度及集成度。
本发明的一优选实施例提供了一种形成埋入式位线的方法，包括下列步骤。提供一衬底，且所述衬底具有一条状区域(line-shaped region)。在所述衬底的条状区域中形成一条状沟渠，其中条状沟渠具有一侧壁以及一底面。然后，加大条状沟渠的底面，使底面形成一弧状底面。接下来，在邻近弧状底面的衬底中形成一掺杂区(doping area)，且在掺杂区旁形成一埋入式导电层。
本发明的另一优选实施例提供了一种垂直晶体管。垂直晶体管包括一衬底、一栅极、一第一源极区、一第二源极区、一漏极区、一沟道区以及一栅极介电层。所述衬底具有一沟渠，且所述栅极设置于此沟渠中。源极区设置在栅极下方的衬底中，其中源极区包含一第一源极区以及一第二源极区，且第一源极区和第二源极区均包含有一半月形(half-moon)横断面。漏极区设置于栅极上。沟道区设置于栅极的两侧，并位于源极区以及汲极区之间。栅极介电层设置于栅极区以及沟道区之间。
本发明所提供的方法可同时形成埋入式位线以及浅沟渠隔离结构(shallow trench isolation，STI)，有助于简化垂直晶体管的生产步骤。此外，本发明所提供的方法也具备自对准校正(self-alignment)的效果，因此，可更精确形成埋入式位线，有助于改善垂直晶体管的特性。
本发明的这类目的与其它目的将可在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后变得更为显见。
附图说明
本说明书内含附图构成了本说明书的一部分，以使阅者能够对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在这些图示中：
图1所示为本发明的一优选实施例的垂直晶体管的示意图。
图2所示为本发明的一优选实施例的垂直晶体管阵列的示意图。
图3至图10所示为本发明的一优选实施例的埋入式位线的制作方法示意图。
图11、图12、图13、图14以及图15所示为本发明的一优选实施例的垂直晶体管的制作方法的顶视图。
图11A、图12A、图13A、图14A以及图15A分别所示为沿图11、图12、图13、图14以及图15的A-A’线段的横断面示意图。
图11B、图12B、图13B、图14B以及图15B分别所示为沿图11、图12、图13、图14以及图15的B-B’线段的横断面示意图。
图13C、图14C以及图15C分别所示为沿图13、图14以及图15的C-C’线段的横断面示意图。
须注意本说明书中的所有图示皆为图例性质。为了清楚与方便图标说明之故，图标中的各部件在尺寸与比例上可能会被夸大或缩小地呈现。图中相同的参考符号一般而言会用来标示修改后或不同的实施例中对应或类似的特征。
其中，附图标记说明如下：
300 垂直晶体管 302 衬底
304 栅极 306 源极区
306a 第一源极区 306b 第二源极区
308 漏极区 310 导电块
312 掺杂区 314 沟道区
316 栅极介电层 318 介电层
319 掺杂区 320 介电层
321 埋入式位线 322 沟渠
322a 顶部 322b 中间部
322c 底部 400 垂直晶体管阵列
401 垂直晶体管 402 衬底
404 栅极线 406 埋入式位线
406a 第一埋入式位线 406b 第二埋入式位线
424 隔离结构 501 金属层
502 衬底 503 条状区域
504 栅极线 505 条状沟渠
506 源极区 506a 第一源极区
506b 第二源极区 507 图案化硬掩膜
508 漏极区 510 导电块
509 侧壁 511 底面
512 掺杂区 513 衬垫层
514 沟道区 515 弧状底面
516 栅极介电层 517 物质层
518 介电层 519 掺杂区
520 介电层 521 埋入式位线
522 沟渠 522a 顶部
522b 中间部 522c 底部
523 沟渠 524 隔离结构
526 隔离结构 528 图案化掩膜
D1 第一方向 D2 第二方向
具体实施方式
为使本发明所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附图式，详细说明本发明的构成内容及所欲实现的技术效果。
请参考图1。图1所示为本发明的一优选实施例的垂直晶体管的示意图。如图1所示，垂直晶体管300包括一衬底302、一栅极304、一源极区306、一漏极区308、一沟道区314、一栅极介电层316以及两介电层318/320。
衬底302具有一沟渠322，且栅极304、栅极介电层316、介电层318以及介电层320均设置于沟渠322中。沟渠322具有一顶部322a、一中间部322b以及一底部322c。在本实施例中，介电层320设置于沟渠322的顶部322a，介电层318设置于沟渠322的底部322c，而栅极介电层316设置于沟渠322的中间部322b的一侧壁上。也就是说，栅极304被介电层320、介电层318以与栅极介电层316所环绕。
源极区306设置在基底302，且位于栅极304下方。介电层318设置在栅极304以及源极区306之间，亦即使源极区306与栅极304绝缘。其中源极区306包含一第一源极区306a以及一第二源极区306b，且第一源极区306a和第二源极区306b均包含一掺杂区319以及一埋入式位线321。请继续参考图1所示的横断面示意图，掺杂区319具有一新月形(crescent)剖面，埋入式位线321具有一弓形(circle-segment)剖面，以共同形成各自具有一半月形(half-moon)横断面的第一源极区306a以及第二源极区306b。在本实施例中，第一源极区306a中半月形横断面的弧状部分与第二源极区306b中半月形的弧状部份彼此相向。
漏极区308设置于栅极304上。介电层320设置在栅极304以及漏极区308之间，亦即使漏极区308与栅极304绝缘。在本实施例中，漏极区308包含两个掺杂区312以及一导电块310。例如：两掺杂区312设置在栅极304两侧的衬底302中，更详细地说，两掺杂区312设置在沟渠322的顶部322a的两侧，被介电层320分隔。而导电块310设置在衬底302上，且电性连接两掺杂区312。
沟道区314设置于栅极304的两侧，并设置于源极区306以及漏极区308之间。而栅极介电层316设置于栅极304以及沟道区314之间。
衬底302可包括由硅、硅磊晶层、硅锗层、硅覆绝缘(SOI)层或其它半导体衬底材料所构成的衬底。栅极304可包括金属例如：银(Ag)、铜(Cu)、钨(W)、钛(Ti)铂(Pt)、或其组合，或多晶硅。源极区306的掺杂区319的导电类型和漏极区308的掺杂区312的导电类型相同，例如：源极区306的导电类型和漏极区308的导电型均为N型。源极区306的埋入式位线321以及汲极区308的导电块310均可由导电物质例如：金属或多晶硅所构成。栅极介电层316、介电层318/320可由氧化硅、氮化硅或其它适合的绝缘材料所构成。值得注意的是，垂直晶体管300的材料及结构不以上述为限。
请参考图2。图2所示为本发明的一优选实施例的垂直晶体管阵列的示意图。如图2所示，垂直晶体管阵列400包括一衬底402、多个垂直晶体管401、多条栅极线404、多条埋入式位线406以及一隔离结构424。衬底402及垂直晶体管401的实施样态如前所述。
隔离结构424例如：一浅沟渠隔离结构(shallow trench isolation，STI)设置于衬底402中，且围绕各垂直晶体管401。隔离结构424可由氧化硅、氮化硅或其它适合的绝缘材料所构成。栅极线404互相平行且沿一第一方向D1设置于衬底402中。栅极线404连接位于同一行的各垂直晶体管401，且形成各垂直晶体管401中的各栅极304(如图1所示)。埋入式位线406互相平行且沿一第二方向D2设置于栅极线404下方的衬底402中。在本实施例中，第一方向D1与第二方向D2实质上互相垂直。埋入式位线406连接位于同一列的各垂直晶体管401。请再参考图2沿第二方向D2的横断面示意图，一第一埋入式位线406a以及一第二埋入式位线406b均具有一弓形横断面。第一埋入式位线406a的弓形横断面的弧状部分与第二埋入式位线406b的弓形横断面的弧状部分彼此相向，而第一埋入式位线406a的弓形横断面的横割线(secant line)部分以及第二埋入式位线406b的弓形横断面的横割线部分则分别面对隔离结构424，且直接接触隔离结构424。
图3至图10所示为本发明的一优选实施例的埋入式位线的制作方法示意图，其中图4至图10绘示了沿图3中A-A’线段的横断面示意图。
如图3所示，提供一衬底502。衬底502可包括由硅、硅磊晶层、硅锗层、硅覆绝缘(SOI)层或其它半导体衬底材料所构成的衬底。衬底502具有多个条状区域(line-shaped region)503。在本实施例中，条状区域503互相平行且沿第二方向D2设置。在接下来的步骤中，多个条状沟渠将形成于衬底502的条状区域503中。
如图4所示，在衬底502的条状区域503中形成多个条状沟渠505。形成条状沟渠502的方法包括下列步骤，例如，进行一光刻工艺以形成一图案化硬掩膜507，然后，将图案化硬掩膜507作为掩膜对衬底502进行一刻蚀工艺以形成条状沟渠505。各条状沟渠505具有一侧壁509以及一底面511。
如图5所示，在衬底502以及条状沟渠505的侧壁509上形成一衬垫层(liner)513。衬垫层513的材料包括金属氧化物例如：氧化铝，且形成衬垫层513的步骤包含一原子层沉积工艺(atomic layer deposition，ALD)，但不以此为限。随后，进行一湿刻蚀步骤以加大条状沟渠505的底面511。举例来说，湿刻蚀步骤包括以氢氟酸(hydrogen fluoride，HF)对条状沟渠505的底面511进行各向同性(isotropic)刻蚀，并使用衬垫层513作为掩膜，使得底面511形成一弧状底面515，其中弧状底面515大体上具有一圆形横断面。由于弧状底面515是藉由湿刻蚀步骤加大底面511而形成，部分的弧状底面515将位于条状区域503以外的区域。此外，衬垫层513可保护条状沟渠505的侧壁509，避免侧壁509受到刻蚀。
如图6所示，在衬底502上形成一物质层517以填满条状沟渠505。物质层517可包括多晶硅，且形成物质层517的步骤包含化学气相沉积(chemicalvapor deposition，CVD)工艺或物理气相沉积(physical vapor deposition，PVD)工艺以提供良好的沟渠填充效果。
接下来，如图7所示，进行一退火工艺(annealing)使位于物质层517中的掺质扩散至衬底502，以形成掺杂区(doping area)519，接着去除物质层517。掺杂区519具有一环状横断面，且位于邻近弧状底面515的衬底502中。在其它实施例中，掺杂区519可经由其它方法形成，例如：离子植入(ion implant)工艺或气相掺杂(gas phase doping)工艺。气相掺杂工艺可包括：对条状沟渠505提供一掺杂气体，使弧状底面515暴露在掺杂气体中并进行掺杂，然后进行一退火工艺，以形成邻近弧状底面515的掺杂区519。掺杂气体可包括例如：砷(As)。在其它实施例中，也可在上述的湿刻蚀步骤前，形成另外的掺杂区(未示于图中)于条状沟渠505的侧壁509旁。
如图8所示，以一沉积工艺形成一导电层501在衬底502上。导电层501可为一金属层，且金属层包含钛(Ti)或氮化钛(TiN)。在本实施例中，导电层501可沿着弧状底面515以及条状沟渠505的侧壁509共形地形成，也就是说，导电层501也会形成在条状区域503以外的部分弧状底面515上。条状沟渠505未被导电层501完全填满，但不以此为限，在其它实施例中，条状沟渠505也可被导电层501完全填满。
如图9所示，进行一干刻蚀工艺，以移除位于条状区域503中的导电层501、衬垫层513以及掺杂区519。在本实施例中，干刻蚀工艺也可进一步穿过弧状底面515，移除位于弧状底面515下方在条状区域503中的衬底502。
如图10所示，形成一绝缘层以填满条状沟渠505，绝缘层包括例如：氧化硅，并进行一平坦化工艺例如：化学机械抛光(chemical mechanical polish,CMP)工艺，移除绝缘层、导电层501、衬垫层513、图案化硬掩膜507，以在条状区域503中分别形成多个隔离结构524例如：浅沟渠隔离结构；以及在掺杂区519旁形成一埋入式位线521，掺杂区519以及埋入式位线521可共同形成一源极区506。源极区506对应于隔离结构524并列设置，亦即一第一源极区506a以及一第二源极区506b会形成于两隔离结构524之间。请继续参考图10，第一源极区506a以及第二源极区506b均包含有一半月形横断面，且第一源极区506a的半月形横断面的弧状部分与第二源极区506b的半月形横断面的弧状部分彼此相向，而第一源极区506a的半月形横断面的横割线部分以及第二源极区506b的半月形横断面的横割线部分则分别面对隔离结构524，且直接接触隔离结构524。此外，也可增加掺杂区519的掺杂面积，使相邻的两掺杂区519包括第一源极区506a的掺杂区519以及第二源极区506b的掺杂区519彼此电性连接以形成一连续掺杂区。
如上所述，本发明提供一可同时形成源极区、埋入式位线以及隔离结构的制作方法。接下来，本发明将继续提供一形成垂直晶体管的制作方法，并结合图3至图10所示的制作方法。请参考图11至图15。图11、图12、图13、图14以及图15所示为本发明的一优选实施例的垂直晶体管的制作方法的顶视图。图11A、图12A、图13A、图14A以及图15A分别绘示了沿图11、图12、图13、图14以及图15的A-A’线段的横断面示意图。图11B、图12B、图13B、图14B以及图15B分别绘示了沿图11、图12、图13、图14以及图15的B-B’线段的横断面示意图。图13C、图14C以及图15C分别所示为沿图13、图14以及图15的C-C’线段的横断面示意图。
如图11、图11A以及图11B所示，根据图3至图10所示的制作方法，隔离结构524以及源极区506已形成于衬底502中。接下来，如图12、图12A以及图12B所示，图案化衬底502以形成多个沟渠523于衬底502中，且形成多个隔离结构526于沟渠523中，其中隔离结构526突出于衬底502的一表面。之后，形成一图案化掩膜528于衬底502上，且图案化衬底528暴露部分衬底502。在本实施例中，隔离结构526可由氮化硅、氧化硅或其它适合的绝缘材料所构成；图案化掩膜528可由氧化硅构成。
如图13、图13A、图13B以及图13C所示，图案化掩膜528可用于移除部分衬底502以形成多个沟渠522于衬底502中。其中沟渠522沿一第二方向D2延伸，且第二方向D2实质上垂直一第一方向D1，但不以此为限。
随后，去除图案化掩膜528与隔离结构526的突出部分以平坦化衬底502。在本实施例中，可先采用一干刻蚀工艺或其它适合的方法以部分去除图案化掩膜528与隔离结构526，之后，再采用一化学机械抛光工艺或其它适合的方法以去除剩余的图案化掩膜528与隔离结构526。
接下来，如图14、图14A、图14B以及图14C所示，形成多个介电层518于沟渠522的底部522c，以及形成各栅极介电层516于沟渠522的中间部522b的一侧壁上。之后，形成各栅极线504于沟渠522中。如图14及图14B所示，栅极线504沿第二方向D2互相平行，设置于衬底402中且位于源极区506上方。接着，形成介电层520于沟渠522的顶部522a以覆盖栅极线504。在本实施例中，介电层518/520、栅极介电层516可由氧化硅构成，介电层518/520可经由化学气相沉积工艺形成，栅极介电层516可经由热氧化(thermal oxidation)工艺形成；而栅极线504可由金属构成，并经由化学气相沉积工艺形成。
如图15、图15A、图15B以及图15C所示，形成多个漏极区508于衬底502中。本实施例形成漏极区508的方法包括下列步骤。首先，形成掺杂区512在沟渠522的顶部522a两侧的衬底502中，且掺杂区512被介电层520分隔，接着，形成导电块510于衬底502上，且导电块510电性连接掺杂区512。掺杂区512与源极区506的掺杂区(未示于图中)具有相同的导电类型，例如：可借由进行一注入(implantation)步骤，将N型掺质布植至衬底502中而形成，此时，掺杂区512将具有N型硅晶层。导电块510可由多晶硅构成，并经由化学气相沉积工艺形成。此外，掺杂区512也可藉由一扩散(diffusion)步骤形成。
形成漏极区508后，沟道区514即形成于各栅极线504的两侧，并位于一相对应的源极区506以及一相对应的漏极区508之间。栅极介电层516设置于沟道区514以与栅极线504之间。据此，完成一垂直晶体管。
综上所述，本发明提供一形成埋入式位线以及垂直晶体管的方法。此方法可同时形成埋入式位线以及浅沟渠隔离，有助于简化垂直晶体管的生产步骤。此外，本发明所提供的方法也具备自对准校正(self-alignment)的效果，因此，可更精确形成埋入式位线，有助于改善后续形成的装置的运作速度。本发明也提供一具有埋入式位线的新颖垂直晶体管结构。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (34)
1.一种形成埋入式位线的方法，其特征在于，包括：
提供一衬底，所述衬底具有至少一条状区域；
在所述衬底的所述条状区域中形成至少一沿着第一方向延伸的条状沟渠，其中所述条状沟渠具有一侧壁以及一底面；
加大所述条状沟渠的所述底面，使得所述底面形成一弧状底面；
在邻近所述弧状底面的所述衬底中形成一掺杂区；
在所述掺杂区旁形成一埋入式位线，其中形成所述埋入式位线的步骤包含：
在所述条状沟渠中形成一导电层；
移除位于条状区域中的所述掺杂区以及所述导电层；以及
形成一绝缘层填满所述条状沟渠；
形成所述埋入式位线后，在所述衬底中形成至少一沿着第二方向延伸的栅极沟渠，其中所述第一方向与所述第二方向垂直；以及
在所述栅极沟渠中形成栅极。
2.如权利要求1所述的形成埋入式位线的方法，其特征在于，部分的所述弧状底面位于所述条状区域以外的区域，且所述导电层会形成在所述条状区域以外的部分所述弧状底面上。
3.如权利要求1所述的形成埋入式位线的方法，其特征在于，所述弧状底面具有一圆形横断面。
4.如权利要求1所述的形成埋入式位线的方法，其特征在于，形成所述条状沟渠的所述弧状底面的步骤包含：
在所述衬底以及所述条状沟渠的所述侧壁上形成一衬垫层；以及
进行一湿刻蚀步骤以加大所述条状沟渠的所述底面。
5.如权利要求4所述的形成埋入式位线的方法，其特征在于，所述衬垫层包含金属氧化物。
6.如权利要求4所述的形成埋入式位线的方法，其特征在于，所述湿刻蚀步骤包含使用所述衬垫层作为掩膜。
7.如权利要求1所述的形成埋入式位线的方法，其特征在于，形成所述掺杂区的方法包含：
在所述衬底上形成一物质层以填满所述条状沟渠；
进行一退火工艺；以及
移除所述物质层。
8.如权利要求7所述的形成埋入式位线的方法，其特征在于，所述掺杂区并未形成在所述条状沟渠的所述侧壁上。
9.如权利要求7所述的形成埋入式位线的方法，其特征在于，所述物质层包含多晶硅。
10.如权利要求1所述的形成埋入式位线的方法，其特征在于，形成所述掺杂区的方法包含一气相掺杂工艺。
11.如权利要求10所述的形成埋入式位线的方法，其特征在于，所述气相掺杂工艺包含：
提供一掺杂气体，使所述弧状底面暴露在所述掺杂气体中并进行掺杂；以及
进行一退火工艺。
12.如权利要求11所述的形成埋入式位线的方法，其特征在于，所述掺杂气体包含砷。
13.如权利要求1所述的形成埋入式位线的方法，其特征在于，形成所述导电层的步骤包含：
在所述条状沟渠中形成一金属层；
移除位于所述条状区域中的所述掺杂区以及所述金属层；以及
形成一绝缘层以填满所述条状沟渠。
14.如权利要求13所述的形成埋入式位线的方法，其特征在于，形成所述金属层的步骤包含一沉积工艺。
15.如权利要求13所述的形成埋入式位线的方法，其特征在于，所述金属层包含钛或氮化钛。
16.如权利要求13所述的形成埋入式位线的方法，其特征在于，移除所述掺杂区以及所述金属层的步骤包含一干刻蚀工艺。
17.如权利要求16所述的形成埋入式位线的方法，其特征在于，所述干刻蚀工艺会进一步穿过所述弧状底面，以移除位于所述弧状底面下方且位于所述条状区域中的所述衬底。
18.如权利要求13所述的形成埋入式位线的方法，其特征在于，所述绝缘层包含氧化硅。
19.如权利要求13所述的形成埋入式位线的方法，其特征在于，形成所述绝缘层填满所述条状沟渠后，所述绝缘层会形成一浅沟渠隔离结构。
20.一种垂直晶体管，包括：
一衬底，其具有一沟渠；
一栅极，设置于所述沟渠中并沿着一第一方向延伸；
一源极区，设置在所述衬底中且位于所述栅极下方，其中所述源极区包含一第一源极区以及与所述第一源极区分隔的一第二源极区，且所述第一源极区和所述第二源极区均包含有一半月形横断面、沿着一第二方向延伸的一掺杂区以及一埋入式位线，其中所述第一方向与所述第二方向垂直；
一漏极区，设置于所述栅极上；
一沟道区，设置于所述源极区以及所述漏极区之间，其中所述沟道区被所述栅极分成两个分隔的垂直沟道；以及
一栅极介电层，设置于所述栅极以及所述沟道区之间。
21.如权利要求20所述的垂直晶体管，其特征在于，所述掺杂区具有一新月形横断面。
22.如权利要求20所述的垂直晶体管，其特征在于，所述埋入式位线具有一弓形横断面。
23.如权利要求20所述的垂直晶体管，其特征在于，所述第一源极区中的所述半月形横断面的弧状部分与所述第二源极区中的所述半月形横断面的弧状部分彼此相向。
24.如权利要求20所述的垂直晶体管，其特征在于，所述栅极介电层设置于所述沟渠的一侧壁上。
25.如权利要求20所述的垂直晶体管，其特征在于，另包含一介电层设置在所述栅极以及所述源极区之间。
26.如权利要求25所述的垂直晶体管，其特征在于，所述介电层设置在所述沟渠的一底部。
27.如权利要求20所述的垂直晶体管，其特征在于，另包含一介电层设置在所述栅极以及所述漏极区之间。
28.如权利要求20所述的垂直晶体管，其特征在于，所述漏极区设置在所述栅极上方的所述衬底中。
29.如权利要求28所述的垂直晶体管，其特征在于，所述漏极区的形成方法包含一注入步骤或一扩散步骤。
30.如权利要求20所述的垂直晶体管，其特征在于，所述漏极区包含两个掺杂区以及一导电块，所述两掺杂区设置在所述栅极两侧的所述衬底中，而所述导电块设置在所述衬底上且电性连接所述两掺杂区。
31.如权利要求30所述的垂直晶体管，其特征在于，所述两掺杂区的形成方法包含一注入步骤或一扩散步骤。
32.如权利要求30所述的垂直晶体管，其特征在于，所述导电块包含多晶硅。
33.如权利要求20所述的垂直晶体管，其特征在于，所述源极区的导电类型和所述漏极区的导电类型相同。
34.如权利要求20所述的垂直晶体管，其特征在于，所述栅极包含金属。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/094,796 US8759907B2 (en) | 2011-04-26 | 2011-04-26 | Memory device having buried bit line and vertical transistor and fabrication method thereof |
| US13/094,796 | 2011-04-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102760669A CN102760669A (zh) | 2012-10-31 |
| CN102760669B true CN102760669B (zh) | 2015-09-02 |
Family
ID=47055073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210037335.1A Active CN102760669B (zh) | 2011-04-26 | 2012-02-17 | 具有埋入式位线及垂直晶体管的存储装置以及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8759907B2 (zh) |
| CN (1) | CN102760669B (zh) |
| TW (1) | TWI456694B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9401363B2 (en) * | 2011-08-23 | 2016-07-26 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
| KR102427133B1 (ko) | 2015-08-31 | 2022-08-01 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| WO2018063207A1 (en) * | 2016-09-29 | 2018-04-05 | Intel Corporation | Resistive random access memory cell |
| WO2020076850A1 (en) * | 2018-10-09 | 2020-04-16 | Micron Technology, Inc. | Devices including vertical transistors, and related methods |
| CN110265396B (zh) * | 2019-06-28 | 2023-07-14 | 芯盟科技有限公司 | 存储器结构及其形成方法 |
| JP7344049B2 (ja) * | 2019-08-29 | 2023-09-13 | 株式会社Ｓｃｒｅｅｎホールディングス | 半導体装置形成方法および基板処理装置 |
| US11342421B1 (en) * | 2021-02-03 | 2022-05-24 | Nanya Technology Corporation | Recessed access device and manufacturing method thereof |
| CN116133392A (zh) * | 2021-09-07 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| EP4287241A4 (en) | 2022-04-18 | 2023-12-27 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR STRUCTURE AND PRODUCTION PROCESS THEREOF |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007003812B4 (de) * | 2007-01-25 | 2011-11-17 | Infineon Technologies Ag | Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung |
| KR20090074530A (ko) * | 2008-01-02 | 2009-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| TWI368315B (en) * | 2008-08-27 | 2012-07-11 | Nanya Technology Corp | Transistor structure, dynamic random access memory containing the transistor structure, and method of making the same |
-
2011
- 2011-04-26 US US13/094,796 patent/US8759907B2/en active Active
-
2012
- 2012-01-20 TW TW101102621A patent/TWI456694B/zh active
- 2012-02-17 CN CN201210037335.1A patent/CN102760669B/zh active Active
-
2014
- 2014-02-20 US US14/184,725 patent/US8865550B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI456694B (zh) | 2014-10-11 |
| US8865550B2 (en) | 2014-10-21 |
| CN102760669A (zh) | 2012-10-31 |
| US20140213027A1 (en) | 2014-07-31 |
| TW201244003A (en) | 2012-11-01 |
| US20120273874A1 (en) | 2012-11-01 |
| US8759907B2 (en) | 2014-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102760669B (zh) | 具有埋入式位线及垂直晶体管的存储装置以及其制作方法 | |
| US11842931B2 (en) | Semiconductor arrangement and method for manufacturing the same | |
| US9722038B2 (en) | Metal cap protection layer for gate and contact metallization | |
| US9087856B2 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| US8129777B2 (en) | Semiconductor device having a multi-channel type MOS transistor | |
| CN111900164B (zh) | 半导体结构及制备方法 | |
| CN100570892C (zh) | 半导体器件及其制造方法 | |
| KR20000060693A (ko) | 반도체 소자 및 그의 제조 방법 | |
| TWI527096B (zh) | Ｍｏｓ電晶體及其形成方法 | |
| US8928073B2 (en) | Semiconductor devices including guard ring structures | |
| KR20160124581A (ko) | 에어갭을 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치 | |
| US10109634B2 (en) | Semiconductor device having air gap and method for manufacturing the same, memory cell having the same and electronic device having the same | |
| KR20070068736A (ko) | 매몰절연막 상에 형성된 다중 채널을 갖는 모스트랜지스터를 구비하는 반도체 장치 제조 방법 | |
| KR101142335B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN111463287A (zh) | 半导体器件及其制造方法及包括其的电子设备 | |
| CN111446292A (zh) | 半导体器件及其制造方法及包括其的电子设备 | |
| KR20110052206A (ko) | 소자 분리 구조물을 갖는 반도체 소자 | |
| US10916470B2 (en) | Modified dielectric fill between the contacts of field-effect transistors | |
| CN111916399B (zh) | 一种半导体器件的制备方法以及半导体器件 | |
| KR20190020249A (ko) | 반도체 소자 | |
| TWI722515B (zh) | 半導體元件及其製備方法 | |
| CN112289861B (zh) | 半导体结构及其制造方法 | |
| CN102956639A (zh) | 沟槽型金属氧化物半导体元件及其制造方法 | |
| TW202221908A (zh) | 用於形成立體（３ｄ）記憶體元件的方法 | |
| TWI550864B (zh) | 溝槽型金屬－氧化物－半導體元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |