JP7344049B2 - 半導体装置形成方法および基板処理装置 - Google Patents

半導体装置形成方法および基板処理装置 Download PDF

Info

Publication number
JP7344049B2
JP7344049B2 JP2019157007A JP2019157007A JP7344049B2 JP 7344049 B2 JP7344049 B2 JP 7344049B2 JP 2019157007 A JP2019157007 A JP 2019157007A JP 2019157007 A JP2019157007 A JP 2019157007A JP 7344049 B2 JP7344049 B2 JP 7344049B2
Authority
JP
Japan
Prior art keywords
substrate
recess
layer
forming
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019157007A
Other languages
English (en)
Other versions
JP2021034691A (ja
Inventor
栄次 梅田
真樹 鰍場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2019157007A priority Critical patent/JP7344049B2/ja
Priority to PCT/JP2020/025291 priority patent/WO2021039089A1/ja
Priority to CN202080060033.9A priority patent/CN114303243A/zh
Priority to KR1020227008376A priority patent/KR20220041221A/ko
Priority to US17/638,879 priority patent/US20220310406A1/en
Publication of JP2021034691A publication Critical patent/JP2021034691A/ja
Application granted granted Critical
Publication of JP7344049B2 publication Critical patent/JP7344049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体装置形成方法および基板処理装置に関する。
基板を処理する基板処理装置は、例えば、半導体装置の形成に用いられる。近年、半導体装置の記憶素子を微細に作製するために、半導体基板に記憶素子を積層して形成することが進められている（特許文献１参照）。特許文献１の半導体記憶装置では、半導体基板の積層構造において基材に対して垂直方向にいわゆるメモリホールと呼ばれるアスペクト比の大きいホールを形成する。当該ホール内に多数の記憶素子が並んで配置される。
特開２０１９－１１７８９４号公報
特許文献１の半導体記憶装置では、メモリホールの下部の径がメモリホールの上部の径よりも小さい。これは、メモリホールの下部は、メモリホールの上部と比べてエッチング液が到達しづらいためである。この場合、メモリホール内に形成された記憶素子の電気的特性にばらつきが生じてしまうおそれがある。メモリホールのアスペクト比（メモリホールの高さと幅との比率）は年々高くなっており、近年ではアスペクト比が５０を超えるメモリホールもある。こうした高いアスペクト比のメモリホールでは、メモリホールの上部の径とメモリホールの下部の径を揃えることは容易ではない。
また、近年の素子微細化または素子構造の３次元化に伴い、上述したメモリホールだけでなく、アスペクト比の大きいホールまたはトレンチといった凹部においても同様の問題が生じる。すなわち、凹部の上方に比べて凹部の下方ではエッチング液が浸透しづらく、液置換が進行しにくいため、凹部の下方は、凹部の上方とは異なるようにエッチングされる。このように、比較的大きなアスペクト比を有するホールやトレンチなどの凹部（以下、リセスとよぶ）では、凹部内で凹部の径が一定にならないことがある。
本発明は上記課題に鑑みてなされたものであり、その目的は、基板の積層構造に設けられたリセスを選択的にエッチングすることでリセスの径を調整可能な半導体装置形成方法および基板処理装置を提供することにある。
本発明の一局面によれば、半導体装置形成方法は、基材に支持された積層構造に設けられたリセスのうち、前記積層構造の表面側に位置する部分を選択的に被覆する被覆層を形成する工程と、前記リセスのうち前記被覆層よりも深部の径を広げるように、前記リセスの前記深部を薬液でエッチングする工程とを包含し、前記被覆層を形成する工程は、前記リセスのうちの深部を部分的に充填する部分充填層を形成する工程と、前記部分充填層を形成した後に撥水剤を供給する工程と、前記撥水剤を供給した後に、前記部分充填層を除去して前記撥水剤から前記被覆層を形成する工程とを含む。
本発明の別の局面によれば、半導体装置形成方法は、基材に支持された積層構造に設けられたリセスのうち、深部を部分的に充填する部分充填層を形成する工程と、前記部分充填層を形成した後に、前記リセスのうちの前記部分充填層よりも表面側に位置する部分を選択的に被覆する被覆層を形成し、前記部分充填層を除去する工程と、前記部分充填層を除去した後、前記リセスのうち前記被覆層よりも深部の径を広げるように、前記リセスの前記深部を薬液でエッチングする工程とを包含する。
ある実施形態では、前記部分充填層を除去する工程は、除去液を供給して前記部分充填層を溶解させる工程を含む。
ある実施形態では、前記部分充填層は、昇華性物質を含み、前記部分充填層を除去する工程は、前記部分充填層を加熱する工程を含む。
ある実施形態では、前記部分充填層を形成する工程は、前記リセスを充填する充填層を形成する工程と、前記充填層を形成した後で前記充填層を部分的に除去する工程とを含む。
ある実施形態では、前記充填層を部分的に除去する工程は、前記充填層を除去する除去液を供給する工程を含む。
ある実施形態では、前記エッチングする工程において、前記薬液は、フッ酸、水および燐酸のいずれかを含む。
ある実施形態では、前記リセスに、複数の記憶素子が形成される。
ある実施形態では、前記積層構造には前記リセスが複数設けられており、前記リセスのトップ径の差は５％以下である。
ある実施形態では、前記リセスは、規則構造を有している。
ある実施形態では、前記基材と前記積層構造との間にはエッチング停止層が配置されている。
本発明の別の局面によれば、基板処理装置は、処理液供給部と、除去液供給部と、撥水剤供給部と、薬液供給部と、制御部とを備える。前記処理液供給部は、処理液を供給する。前記除去液供給部は、前記処理液から形成された充填層を除去するための除去液を供給する。前記撥水剤供給部は、撥水剤を供給する。前記薬液供給部は、薬液を供給する。前記制御部は、前記処理液供給部、前記除去液供給部、前記撥水剤供給部および前記薬液供給部を制御する。前記制御部は、（１）前記処理液を供給して基材に支持された積層構造に設けられたリセスを充填する充填層を形成し、（２）前記除去液を供給して前記リセス内の前記充填層を部分的に除去し、（３）前記撥水剤を供給して前記リセスのうちの前記充填層で覆われていない表面側に位置する部分を選択的に被覆する被覆層を形成し、（４）前記薬液を供給して前記リセスのうち前記被覆層よりも深部の径を広げるように、前記処理液供給部、前記除去液供給部、前記撥水剤供給部および前記薬液供給部を制御する。
本発明によれば、基板の積層構造に設けられたリセスの径を調整できる。
本実施形態の基板処理装置の模式図である。 本実施形態の基板処理装置の模式図である。 本実施形態の基板処理装置のブロック図である。 （ａ）は、本実施形態の基板処理装置を用いて製造される半導体装置の模式的な側面図であり、（ｂ）は、半導体装置の模式的な上面図であり、（ｃ）は、（ｂ）の一部拡大図である。 （ａ）～（ｅ）は、本実施形態の半導体装置形成方法を説明するための模式図である。 （ａ）～（ｇ）は、本実施形態の半導体装置形成方法を説明するための模式図である。 本実施形態の半導体装置形成方法のフロー図である。 本実施形態の半導体装置形成方法のフロー図である。 本実施形態の基板処理装置の模式図である。 本実施形態の半導体装置形成方法のフロー図である。 本実施形態の基板処理装置の模式図である。 本実施形態の半導体装置形成方法のフロー図である。 本実施形態の基板処理装置の模式図である。 本実施形態の半導体装置形成方法のフロー図である。 本実施形態の基板処理装置の模式図である。 本実施形態の半導体装置形成方法のフロー図である。 本実施形態の基板処理装置の模式図である。 本実施形態の半導体装置形成方法で形成された半導体装置の模式図である。
以下、図面を参照して、本発明による半導体装置形成方法および基板処理装置の実施形態を説明する。なお、図中、同一または相当部分については同一の参照符号を付して説明を繰り返さない。なお、本願明細書では、発明の理解を容易にするため、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載することがある。典型的には、Ｘ軸およびＹ軸は水平方向に平行であり、Ｚ軸は鉛直方向に平行である。また、本願明細書では、発明の理解を容易にするため、互いに直交するｘ軸、ｙ軸およびｚ軸を記載することがある。典型的には、ｘ軸およびｙ軸は、基板または基材の主面に対して平行に延びており、ｚ軸は基板または基材の主面に対して垂直な方向に延びている。
まず、図１を参照して、本発明による基板処理装置１００の実施形態を説明する。図１は、本実施形態の基板処理装置１００の模式的な平面図である。
基板処理装置１００は、基板Ｗを処理する。基板処理装置１００は、基板Ｗに対して、エッチング、表面処理、特性付与、処理膜形成、膜の少なくとも一部の除去および洗浄のうちの少なくとも１つを行うように基板Ｗを処理する。
基板Ｗは、半導体基板として用いられる。基板Ｗは、半導体ウエハを含む。例えば、基板Ｗは略円板状である。ここでは、基板処理装置１００は、基板Ｗを一枚ずつ処理する。
図１に示すように、基板処理装置１００は、複数のチャンバー１１０と、流体キャビネット１００Ａと、流体ボックス１００Ｂと、複数のロードポートＬＰと、インデクサーロボットＩＲと、センターロボットＣＲと、制御装置１０１とを備える。制御装置１０１は、ロードポートＬＰ、インデクサーロボットＩＲおよびセンターロボットＣＲを制御する。制御装置１０１は、制御部１０２および記憶部１０４を含む。
ロードポートＬＰの各々は、複数枚の基板Ｗを積層して収容する。インデクサーロボットＩＲは、ロードポートＬＰとセンターロボットＣＲとの間で基板Ｗを搬送する。センターロボットＣＲは、インデクサーロボットＩＲとチャンバー１１０との間で基板Ｗを搬送する。チャンバー１１０の各々は、基板Ｗに液体を吐出して、基板Ｗを処理する。液体は、処理液、除去液、撥水剤および／または薬液を含む。流体キャビネット１００Ａは、液体を収容する。なお、流体キャビネット１００Ａは、ガスを収容してもよい。
具体的には、複数のチャンバー１１０は、平面視においてセンターロボットＣＲを取り囲むように配置された複数のタワーＴＷ（図１では４つのタワーＴＷ）を形成している。各タワーＴＷは、上下に積層された複数のチャンバー１１０（図１では３つのチャンバー１１０）を含む。流体ボックス１００Ｂは、それぞれ、複数のタワーＴＷに対応している。流体キャビネット１００Ａ内の液体は、いずれかの流体ボックス１００Ｂを介して、流体ボックス１００Ｂに対応するタワーＴＷに含まれる全てのチャンバー１１０に供給される。また、流体キャビネット１００Ａ内のガスは、いずれかの流体ボックス１００Ｂを介して、流体ボックス１００Ｂに対応するタワーＴＷに含まれる全てのチャンバー１１０に供給される。
基板処理装置１００は、制御装置１０１をさらに備える。制御装置１０１は、基板処理装置１００の各種動作を制御する。
制御装置１０１は、制御部１０２および記憶部１０４を含む。制御部１０２は、プロセッサーを有する。制御部１０２は、例えば、中央処理演算機（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＣＰＵ）を有する。または、制御部１０２は、汎用演算機を有してもよい。
記憶部１０４は、データおよびコンピュータプログラムを記憶する。データは、レシピデータを含む。レシピデータは、複数のレシピを示す情報を含む。複数のレシピの各々は、基板Ｗの処理内容および処理手順を規定する。
記憶部１０４は、主記憶装置と、補助記憶装置とを含む。主記憶装置は、例えば、半導体メモリである。補助記憶装置は、例えば、半導体メモリおよび／またはハードディスクドライブである。記憶部１０４はリムーバブルメディアを含んでいてもよい。制御部１０２は、記憶部１０４の記憶しているコンピュータプログラムを実行して、基板処理動作を実行する。
次に、図２を参照して、本実施形態の基板処理装置１００を説明する。図２は、基板処理装置１００の模式図である。
基板処理装置１００は、チャンバー１１０と、基板保持部１２０と、液体供給部１３０とを備える。チャンバー１１０は、基板Ｗを収容する。基板保持部１２０は、基板Ｗを保持する。
チャンバー１１０は、内部空間を有する略箱形状である。チャンバー１１０は、基板Ｗを収容する。ここでは、基板処理装置１００は、基板Ｗを１枚ずつ処理する枚葉型であり、チャンバー１１０には基板Ｗが１枚ずつ収容される。基板Ｗは、チャンバー１１０内に収容され、チャンバー１１０内で処理される。チャンバー１１０には、基板保持部１２０および液体供給部１３０のそれぞれの少なくとも一部が収容される。
基板保持部１２０は、基板Ｗを保持する。基板保持部１２０は、基板Ｗの上面（表面）Ｗａを上方に向け、基板Ｗの裏面（下面）Ｗｂを鉛直下方に向くように基板Ｗを水平に保持する。また、基板保持部１２０は、基板Ｗを保持した状態で基板Ｗを回転させる。詳細は後述するが、基板Ｗの上面Ｗａには、リセスの形成された積層構造が設けられている。基板保持部１２０は、基板Ｗを保持したまま基板Ｗを回転させる。
例えば、基板保持部１２０は、基板Ｗの端部を挟持する挟持式であってもよい。あるいは、基板保持部１２０は、基板Ｗを裏面Ｗｂから保持する任意の機構を有してもよい。例えば、基板保持部１２０は、バキューム式であってもよい。この場合、基板保持部１２０は、非デバイス形成面である基板Ｗの裏面Ｗｂの中央部を上面に吸着させることにより基板Ｗを水平に保持する。あるいは、基板保持部１２０は、複数のチャックピンを基板Ｗの周端面に接触させる挟持式とバキューム式とを組み合わせてもよい。
例えば、基板保持部１２０は、スピンベース１２１と、チャック部材１２２と、シャフト１２３と、電動モーター１２４と、ハウジング１２５とを含む。チャック部材１２２は、スピンベース１２１に設けられる。チャック部材１２２は、基板Ｗをチャックする。典型的には、スピンベース１２１には、複数のチャック部材１２２が設けられる。
シャフト１２３は、中空軸である。シャフト１２３は、回転軸Ａｘに沿って鉛直方向に延びている。シャフト１２３の上端には、スピンベース１２１が結合されている。基板Ｗは、スピンベース１２１の上方に載置される。
スピンベース１２１は、円板状であり、基板Ｗを水平に支持する。シャフト１２３は、スピンベース１２１の中央部から下方に延びる。電動モーター１２４は、シャフト１２３に回転力を与える。電動モーター１２４は、シャフト１２３を回転方向に回転させることにより、回転軸Ａｘを中心に基板Ｗおよびスピンベース１２１を回転させる。ハウジング１２５は、シャフト１２３および電動モーター１２４を取り囲んでいる。
液体供給部１３０は、基板Ｗに液体を供給する。典型的には、液体供給部１３０は、基板Ｗの上面Ｗａに液体を供給する。
液体供給部１３０は、処理液供給部１３２と、除去液供給部１３４と、撥水剤供給部１３６と、薬液供給部１３８とを含む。処理液供給部１３２、除去液供給部１３４、撥水剤供給部１３６および薬液供給部１３８の少なくとも一部は、チャンバー１１０内に収容される。
処理液供給部１３２は、基板Ｗの上面Ｗａに処理液を供給する。例えば、処理液は、溶質および揮発性を有する溶媒を含む。基板Ｗの上面Ｗａに処理液を供給した後、溶媒が揮発することにより、溶質から充填層が形成される。充填層は、溶質成分からなる固体状の膜である。充填層は、基板Ｗのリセスに残存するパーティクルを保持できる。充填層が形成される際に、基板Ｗの上面Ｗａに付着していたパーティクルが、基板Ｗから引き離されて、充填層中に保持される。
ここで「固化」とは、例えば、溶媒の揮発に伴い、分子間や原子間に作用する力等によって溶質が固まることを指す。「硬化」とは、例えば、重合や架橋等の化学的な変化によって、溶質が固まることを指す。したがって、「固化または硬化」とは、様々な要因によって溶質が「固まる」ことを表している。なお、処理液は、パーティクルを保持できる程度に固化または硬化すればよく、溶媒は完全に揮発する必要はない。また、充填層を形成する「溶質成分」とは、処理液に含まれる溶質そのものであってもよいし、溶質から導かれるもの、例えば、化学的な変化の結果として得られるものであってもよい。
溶質として、任意の溶媒に対して可溶性で、かつ固化または硬化時に、基板Ｗの上面に付着していたパーティクルを当該基板Ｗから引き離して保持した状態で、充填層を形成することができる、種々の樹脂を用いることができる。例えば、溶質として、所定の変質温度以上に加熱する前は水に対して難溶性ないし不溶性で、変質温度以上に加熱することで変質して水溶性になる性質を有する樹脂（以下「感熱水溶性樹脂」と記載する場合がある。）を用いてもよい。
感熱水溶性樹脂としては、例えば、所定の変質温度以上（例えば、２００℃以上）に加熱することで分解して、極性を持った官能基を露出させて、水溶性を発現する樹脂等を用いることができる。感熱水溶性樹脂は、変質温度以上に加熱すると、水溶性に変質する。
ただし、あえて、感熱水溶性樹脂の温度を変質温度未満に留めて、水系の液体に対する難溶性ないし不溶性を維持した状態で充填層を形成してもよい。充填層を形成する際に、処理液の温度を、感熱水溶性樹脂の変質温度未満の温度にすることにより、感熱水溶性樹脂を水溶性に変質させずに、基板Ｗの上面に、水系の液体に対して難溶性ないし不溶性の充填層を形成する。この場合、充填層からパーティクルを脱落させることなく、塊状態を維持した充填層を基板Ｗから除去することができる。したがって、高い除去率でパーティクルを除去することができる。
なお、処理液に含まれる溶質としては、感熱水溶性樹脂以外に、例えば、アクリル樹脂、フェノール樹脂、エポキシ樹脂、メラミン樹脂、尿素樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリウレタン、ポリイミド、ポリエチレン、ポリプロピレン、ポリ塩化ビニル、ポリスチレン、ポリ酢酸ビニル、ポリテトラフルオロエチレン、アクリロニトリルブタジエンスチレン樹脂、アクリロニトリルスチレン樹脂、ポリアミド、ポリアセタール、ポリカーボネート、ポリビニルアルコール、変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンスルフィド、ポリスルホン、ポリエーテルエーテルケトン、ポリアミドイミド等を用いることもできる。
溶媒は、水よりも高い揮発性を有することが好ましい。溶媒として、ＰＧＥＥ（プロピレングリコールモノエチルエーテル）を用いることが好ましい。
また、処理液は、昇華性物質を含んでもよい。昇華性物質としては、５℃～３５℃での蒸気圧が高く、固相から液相を経ずに気相に変化する種々の物質が用いられる。昇華性物質としては、例えば、ヘキサメチレンテトラミン、１，３，５－トリオキサン、１－ピロリジンカルボジチオ酸アンモニウム、メタアルデヒド、炭素数２０～４８程度のパラフィン、ｔ－ブタノール、パラジクロロベンゼン、ナフタレン、Ｌ－メントール、フッ化炭化水素化合物等が用いられる。とくに、昇華性物質としては、フッ化炭化水素化合物を用いることができる。
フッ化炭化水素化合物としては、例えば、下記化合物（Ａ）～（Ｅ）の１種または２種以上を用いることができる。
化合物（Ａ）：炭素数３～６のフルオロアルカン、またはその誘導体
化合物（Ｂ）：炭素数３～６のフルオロシクロアルカン、またはその誘導体
化合物（Ｃ）：炭素数１０のフルオロビシクロアルカン、またはその誘導体
化合物（Ｄ）：フルオロテトラシアノキノジメタン、またはその誘導体
化合物（Ｅ）：フルオロシクロトリホスファゼン、またはその誘導体
なお、化合物（Ａ）としては、式（１）で表される、炭素数３～６のフルオロアルカン、またはその誘導体が挙げられる。
ＣmＨnＦ２m+2-n （１）
〔式中ｍは３～６の数を示し、ｎは０≦ｎ≦２ｍ＋１の数を示す。〕
昇華性物質として、１，１，２，２，３，３，４－ヘプタフルオロシクロペンタンを用いることが特に好ましい。この化合物は、２０℃での蒸気圧が約８２６６Ｐａ、融点（凝固点）が２０．５℃、沸点が８２．５℃である。また、融解状態の昇華性物質を混合させる場合、溶媒としては、融解状態の昇華性物質に対して相溶性を示す溶媒が好ましい。また、溶質としての昇華性物質を溶解させる場合には、当該昇華性物質に対し溶解性を示す溶媒が好ましい。
また、融解状態の昇華性物質を混合させる場合、溶媒としては、融解状態の昇華性物質に対して相溶性を示す溶媒が好ましい。また、溶質としての昇華性物質を溶解させる場合には、当該昇華性物質に対し溶解性を示す溶媒が好ましい。
溶媒としては、例えば、ＤＩＷ、純水、脂肪族炭化水素、芳香族炭化水素、エステル、アルコール、エーテル等からなる群より選ばれた少なくとも１種が挙げられる。具体的には、例えば、ＤＩＷ、純水、メタノール、エタノール、ＩＰＡ、ブタノール、エチレングリコール、プロピレングリコール、ＮＭＰ（Ｎ－メチル－２－ピロリドン）、ＤＭＦ（Ｎ，Ｎ－ジメチルホルムアミド）、ＤＭＡ（ジメチルアセトアミド）、ＤＭＳＯ（ジメチルスルホキシド）、ヘキサン、トルエン、ＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）、ＰＧＭＥ（プロピレングリコールモノメチルエーテル）、ＰＧＰＥ（プロピレングリコールモノプロピルエーテル）、ＰＧＥＥ（プロピレングリコールモノエチルエーテル）、ＧＢＬ（γ－ブチロラクトン）、アセチルアセトン、３－ペンタノン、２－へプタノン、乳酸エチル、シクロヘキサノン、ジブチルエーテル、ＨＦＥ（ハイドロフルオロエーテル）、エチルノナフルオロイソブチルエーテル、エチルノナフルオロブチルエーテル、及びｍ－キシレンヘキサフルオライドからなる群より選ばれた少なくとも１種が挙げられる。
処理液供給部１３２は、配管１３２ａと、バルブ１３２ｂと、ノズル１３２ｎとを含む。ノズル１３２ｎは基板Ｗの上面Ｗａに処理液を吐出する。ノズル１３２ｎは、配管１３２ａに接続される。配管１３２ａには、供給源から処理液が供給される。バルブ１３２ｂは、配管１３２ａ内の流路を開閉する。ノズル１３２ｎは、基板Ｗに対して移動可能に構成されていることが好ましい。
除去液供給部１３４は、基板Ｗの上面Ｗａに除去液を供給する。除去液により、処理液の溶質から形成された充填層を除去できる。除去液を供給する時間を制御することにより、基板Ｗから充填層を選択的に除去できる。
除去液としては、いずれかの樹脂に対する溶解性を有する任意の溶媒を用いることができる。除去液としては、例えばシンナー、トルエン、酢酸エステル類、アルコール類、グリコール類等の有機溶媒、酢酸、蟻酸、ヒドロキシ酢酸等の酸性液を用いることができる。特に、水系の液体との相溶性を有する溶媒を用いることが好ましい。例えば、除去液として、イソプロピルアルコール（ｉｓｏｐｒｏｐｙｌ ａｌｃｏｈｏｌ：ＩＰＡ）を用いることが好ましい。
除去液供給部１３４は、配管１３４ａと、バルブ１３４ｂと、ノズル１３４ｎとを含む。ノズル１３４ｎは、基板Ｗの上面Ｗａに除去液を吐出する。ノズル１３４ｎは、配管１３４ａに接続される。配管１３４ａには、供給源から除去液が供給される。バルブ１３４ｂは、配管１３４ａ内の流路を開閉する。ノズル１３４ｎは、基板Ｗに対して移動可能に構成されていることが好ましい。
撥水剤供給部１３６は、基板Ｗの上面Ｗａに、液状の撥水剤を供給する。撥水剤の供給により、基板Ｗの上面Ｗａに撥水層が形成される。
例えば、撥水剤は、末端にメチル基またはシリル基を含む化合物を含む。典型的には、リセスの表面には水酸基（ＯＨ基）が存在しているが、撥水剤により、基板Ｗの表面の水酸基は、メチル基またはシリル基に置換される。なお、撥水剤は、充填層の特性を変化させないことが好ましい。
例えば、撥水剤は、シリコン（Ｓｉ）自体およびシリコンを含む化合物を疎水化させる撥水剤である。典型的には、撥水剤は、シランカップリング剤である。一例では、シランカップリング剤は、ＨＭＤＳ（ヘキサメチルジシラザン）、ＴＭＳ（テトラメチルシラン）、フッ素化アルキルクロロシラン、アルキルジシラザン、および非クロロ系撥水剤の少なくとも１つを含む。非クロロ系撥水剤は、例えば、ジメチルシリルジメチルアミン、ジメチルシリルジエチルアミン、ヘキサメチルジシラザン、テトラメチルジシラザン、ビス（ジメチルアミノ）ジメチルシラン、Ｎ，Ｎ－ジメチルアミノトリメチルシラン、Ｎ－（トリメチルシリル）ジメチルアミンおよびオルガノシラン化合物の少なくとも１つを含む。
撥水剤供給部１３６は、配管１３６ａと、バルブ１３６ｂと、ノズル１３６ｎとを含む。ノズル１３６ｎは、基板Ｗの上面Ｗａに撥水剤を吐出する。ノズル１３６ｎは、配管１３６ａに接続される。配管１３６ａには、供給源から撥水剤が供給される。バルブ１３６ｂは、配管１３６ａ内の流路を開閉する。ノズル１３６ｎは、基板Ｗに対して移動可能に構成されていることが好ましい。
薬液供給部１３８は、基板Ｗの上面Ｗａに薬液を供給する。薬液を用いた薬液処理により、基板Ｗの上面Ｗａを薬液処理できる。薬液処理により、基板Ｗに対して、エッチング、表面処理、特性付与、処理膜形成および膜の少なくとも一部の除去のいずれかを行うことが可能である。典型的には、薬液は、基板Ｗのエッチング処理に用いられるエッチング液である。
薬液は、フッ酸を含む。例えば、フッ酸は、４０℃以上７０℃以下に加熱されてもよく、５０℃以上６０℃以下に加熱されてもよい。ただし、フッ酸は、加熱されなくてもよい。また、薬液は、水または燐酸を含んでもよい。
さらに、薬液は、過酸化水素水をさらに含んでもよい。また、薬液は、ＳＣ１（アンモニア過酸化水素水混合液）、ＳＣ２（塩酸過酸化水素水混合液）または王水（濃塩酸と濃硝酸との混合物）を含んでもよい。
薬液供給部１３８は、配管１３８ａと、バルブ１３８ｂと、ノズル１３８ｎとを含む。ノズル１３８ｎは基板Ｗの上面Ｗａに薬液を吐出する。ノズル１３８ｎは、配管１３８ａに接続される。配管１３８ａには、供給源から薬液が供給される。バルブ１３８ｂは、配管１３８ａ内の流路を開閉する。ノズル１３８ｎは、基板Ｗに対して移動可能に構成されていることが好ましい。
なお、上述したように、処理液供給部１３２、除去液供給部１３４、撥水剤供給部１３６および薬液供給部１３８のノズル１３２ｎ、１３４ｎ、１３６ｎおよび１３８ｎは移動可能であってもよい。ノズル１３２ｎ、１３４ｎ、１３６ｎおよび１３８ｎは、制御部１０２によって制御される移動機構にしたがって水平方向および／または鉛直方向に移動できる。なお、本明細書において、図面が過度に複雑になることを避けるために移動機構を省略していることに留意されたい。
基板処理装置１００は、カップ１８０をさらに備える。カップ１８０は、基板Ｗから飛散した液体を回収する。カップ１８０は昇降する。例えば、カップ１８０は、液体供給部１３０が基板Ｗに液体を供給する期間にわたって基板Ｗの側方にまで鉛直上方に上昇する。この場合、カップ１８０は、基板Ｗの回転によって基板Ｗから飛散する液体を回収する。また、カップ１８０は、液体供給部１３０が基板Ｗに液体を供給する期間が終了すると、基板Ｗの側方から鉛直下方に下降する。
上述したように、制御装置１０１は、制御部１０２および記憶部１０４を含む。制御部１０２は、基板保持部１２０、処理液供給部１３２、除去液供給部１３４、撥水剤供給部１３６、および／またはカップ１８０を制御する。一例では、制御部１０２は、電動モーター１２４、バルブ１３２ｂ、１３４ｂ、１３６ｂおよび／または１３８ｂを制御する。
本実施形態の基板処理装置１００は、半導体の設けられた半導体装置の作製に好適に用いられる。典型的には、半導体装置において、基材の上に導電層および絶縁層が積層される。基板処理装置１００は、半導体装置の製造時に、導電層および／または絶縁層の洗浄および／または加工（例えば、エッチング、特性変化等）に好適に用いられる。
次に、図１～図３を参照して、本実施形態の基板処理装置１００を説明する。図３は、基板処理装置１００のブロック図である。
図３に示すように、制御装置１０１は、基板処理装置１００の各種動作を制御する。制御装置１０１は、インデクサーロボットＩＲ、センターロボットＣＲ、基板保持部１２０および液体供給部１３０を制御する。具体的には、制御装置１０１は、インデクサーロボットＩＲ、センターロボットＣＲ、基板保持部１２０および液体供給部１３０に制御信号を送信することによって、インデクサーロボットＩＲ、センターロボットＣＲ、基板保持部１２０および液体供給部１３０を制御する。
具体的には、制御部１０２は、インデクサーロボットＩＲを制御して、インデクサーロボットＩＲによって基板Ｗを受け渡しする。
制御部１０２は、センターロボットＣＲを制御して、センターロボットＣＲによって基板Ｗを受け渡しする。例えば、センターロボットＣＲは、未処理の基板Ｗを受け取って、複数のチャンバー１１０のうちのいずれかに基板Ｗを搬入する。また、センターロボットＣＲは、処理された基板Ｗをチャンバー１１０から受け取って、基板Ｗを搬出する。
制御部１０２は、基板保持部１２０を制御して、基板Ｗの回転の開始、回転速度の変更および基板Ｗの回転の停止を制御する。例えば、制御部１０２は、基板保持部１２０を制御して、基板保持部１２０の回転数を変更することができる。具体的には、制御部１０２は、基板保持部１２０の電動モーター１２４の回転数を変更することによって、基板Ｗの回転数を変更できる。
制御部１０２は、液体供給部１３０のバルブ１３２ｂ、１３４ｂ、１３６ｂ、１３８ｂをそれぞれ別個に制御して、バルブ１３２ｂ、１３４ｂ、１３６ｂ、１３８ｂの状態を開状態と閉状態とに切り替えることができる。具体的には、制御部１０２は、液体供給部１３０のバルブ１３２ｂ、１３４ｂ、１３６ｂ、１３８ｂを制御して、バルブ１３２ｂ、１３４ｂ、１３６ｂ、１３８ｂを開状態にすることによって、ノズル１３２ｎ、１３４ｎ、１３６ｎ、１３８ｎに向かって配管１３２ａ、１３４ａ、１３６ａ、１３８ａ内を流れる処理液、除去液、撥水剤および薬液を通過させることができる。また、制御部１０２は、液体供給部１３０のバルブ１３２ｂ、１３４ｂ、１３６ｂ、１３８ｂを制御して、バルブ１３２ｂ、１３４ｂ、１３６ｂ、１３８ｂを閉状態にすることによって、ノズル１３２ｎ、１３４ｎ、１３６ｎ、１３８ｎに向かって配管１３２ａ、１３４ａ、１３６ａ、１３８ａ内を流れる処理液、除去液、撥水剤および薬液の供給をそれぞれ停止させることができる。
本実施形態の基板処理装置１００は、半導体装置を形成するために好適に用いられる。例えば、基板処理装置１００は、積層構造の半導体装置として用いられる基板Ｗを処理するために好適に利用される。半導体装置は、いわゆる３Ｄ構造のメモリ（記憶装置）である。一例として、基板Ｗは、ＮＡＮＤ型フラッシュメモリとして好適に用いられる。
次に、図４を参照して、本実施形態の基板処理装置１００を用いて半導体装置３００として作製された基板Ｗを説明する。図４（ａ）は、基板処理装置１００を用いて基板Ｗを処理して作製された半導体装置３００の模式的な側面図であり、図４（ｂ）は、半導体装置３００の模式的な上面図であり、図４（ｃ）は、図４（ｂ）の一部拡大図である。なお、図４では、基板Ｗの基材Ｓの主面に対して直交する方向をｚ方向と示しており、ｚ方向に直交する方向をｘ方向およびｙ方向と示している。
図４（ａ）に示すように、基板Ｗは、基材Ｓと、積層構造Ｌとを有する。基材Ｓは、ｘｙ平面に広がる薄膜状である。積層構造Ｌは、基材Ｓの上面に形成される。基材Ｓは、積層構造Ｌを支持する。積層構造Ｌは、基材Ｓの上面からｚ方向に延びるように形成される。
なお、図４（ａ）に示した基板Ｗは、基材Ｓと積層構造Ｌとの間に、エッチング停止層Ｅｓをさらに有する。エッチング停止層Ｅｓは、例えば、アルミナ（Ａｌ2Ｏ3）から形成される。詳細は後述するが、積層構造Ｌが、エッチングによって部分的に除去されることにより、リセスＲが形成される。エッチングの進行は、エッチング停止層Ｅｓによって停止される。
積層構造Ｌは、絶縁層Ｎと、導電層Ｍとを有する。絶縁層Ｎと導電層Ｍとは交互に積層される。例えば、絶縁層Ｎはシリコン酸化膜から形成される。また、導電層Ｍは金属から形成される。例えば、導電層Ｍは、タングステン（Ｗ）を含む。
複数の絶縁層Ｎのそれぞれは、基材Ｓの上面と平行に延びる。隣接する２つの絶縁層Ｎの間には複数の導電層Ｍが設けられている。隣接する２つの絶縁層Ｎは導電層Ｍによって支持される。
例えば、絶縁層Ｎの厚さ（ｚ方向に沿った長さ）は、１ｎｍ以上５０ｎｍ以下である。また、例えば、導電層Ｍの厚さ（ｚ方向に沿った長さ）は、１ｎｍ以上５０ｎｍ以下である。
１層の絶縁層Ｎの厚さと１層の導電層Ｍの厚さの合計は２０ｎｍ以上１００ｎｍ以下である。積層構造Ｌは、１０層以上１００層以下の絶縁層Ｎと、１０層以上１００層以下の導電層Ｍとを備える。
積層構造ＬにはリセスＲが設けられる。リセスＲは、基材Ｓの主面に対して垂直の方向に延びる。リセスＲは、積層構造Ｌの表面Ｌａとエッチング停止層Ｅｓとの間にわたって延びる。
リセスＲの口径（径）は、ナノオーダーである。例えば、リセスＲの径は、２０ｎｍ以上３００ｎｍ以下である。リセスＲの径は、５０ｎｍ以上２００ｎｍであってもよい。
理想的には、リセスＲは、基材Ｓの主面に対して垂直に形成される。リセスＲの表面部分の径（トップ径Ｗｔ）は、２０ｎｍ以上３００ｎｍ以下であり、５０ｎｍ以上２００ｎｍである。
例えば、リセスＲのアスペクト比は１０以上である。また、これまでのところ、高さ約１μｍのメモリホールをアスペクト比４０～５０で形成することが報告されており、今後、アスペクト比はさらに増大すると考えられる。例えば、リセスＲのアスペクト比の上限は１００であってもよく、２００であってもよい。
図４（ａ）に示した半導体装置３００において、基板ＷのリセスＲ内には、円筒状の電荷保持層Ｈが配置される。電荷保持層Ｈの内側には、円筒状のチャネル層Ｃｈが配置される。例えば、チャネル層Ｃｈは、ポリシリコンから形成される。チャネル層Ｃｈの内側には、円柱状の誘電体層Ｄが配置される。誘電体層Ｄは、シリコン酸化膜から形成される。
電荷保持層Ｈは、３層構造を有してもよい。例えば、電荷保持層Ｈは、円筒状の内側層Ｈ１と、円筒状の中間層Ｈ２と、円筒状の外側層Ｈ３とを含む。外側層Ｈ３は、積層構造Ｌと接触する。中間層Ｈ２は、外側層Ｈ３の内側に配置される。内側層Ｈ１は、中間層Ｈ２の内側に配置される。内側層Ｈ１は、チャネル層Ｃｈと接触する。このため、積層構造ＬのリセスＲの中心から、誘電体層Ｄ、チャネル層Ｃｈ、内側層Ｈ１、中間層Ｈ２および外側層Ｈ３が配置される。
例えば、内側層Ｈ１は、シリコン酸化膜から形成される。内側層Ｈ１は、トンネル層とも呼ばれる。
例えば、中間層Ｈ２は、シリコン窒化膜から形成される。中間層Ｈ２は、電荷を蓄積する。中間層Ｈ２は、電荷蓄積層とも呼ばれる。
例えば、外側層Ｈ３は、シリコン酸化膜から形成される。外側層Ｈ３は、ブロック層とも呼ばれる。
導電層Ｍおよびチャネル層Ｃｈに電圧が印加されることにより、対応する中間層Ｈ２に電荷が蓄積される。図４（ａ）に示すように、導電層Ｍに対応して記憶素子Ｓｅが形成される。このため、１つのリセスＲ内には、導電層Ｍの数に対応する数の記憶素子Ｓｅが形成される。
なお、図４（ｂ）に示すように、基板Ｗには、複数のリセスＲが形成されており、リセスＲは、基板Ｗにおいて規則的に配置される。リセスＲ内にはそれぞれ、電荷保持層Ｈ、チャネル層Ｃｈおよび誘電体層Ｄが配置されている。複数のリセスＲは、同様の径および高さを有するように設計される。例えば、リセスＲごとのトップ径Ｗｔの差は、５％以下であってもよく、３％以下であってもよい。
典型的には、リセスＲは、積層構造Ｌに対してドライエッチングを行うことによって形成される。積層構造Ｌに対してドライエッチングを行ってリセスＲを形成する際に、リセスＲの深部の径が、リセスＲの表面側の径よりも小さくなることがある。特に、積層構造の高さおよび／または積層構造の積層数が増大すると、リセスＲの深部の径は、リセスＲの表面側の径よりも小さくなりやすい。また、スループットを向上させるためにドライエッチングの処理期間を短くするほど、リセスＲの深部の径は、リセスＲの表面側の径よりも小さくなりやすい。
図４（ａ）に示したように、リセスＲ内には複数の記憶素子Ｓｅが形成される。このため、リセスＲの径は、表面側部分から深部にわたって一定であることが好ましい。しかしながら、積層構造ＬにリセスＲを形成する場合、リセスＲの径が一定にならないことがある。リセスＲの径が異なる場合、リセスＲ内に記憶素子を形成すると、記憶素子の電気的特性が一定にならず、記憶素子の特性を均一化できないことがある。
また、一般に、リセスＲの径が小さいほど、基材に対してより多くの記憶素子を形成できるため、メモリ容量を増大させるためには、リセスＲの径が小さいことが好ましい。ただし、リセスＲの径が小さいと、リセスＲをエッチングするためのエッチング流体の流れが不充分になりやすい。このため、リセスＲをエッチングすると、リセスＲの位置に応じてエッチングに偏りが生じやすい。具体的には、リセスＲの表面側部分は比較的エッチングされやすいのに対して、リセスＲの深部は比較的エッチングされにくい。
詳細は後述するが、本実施形態によれば、リセスＲの径が小さくても、リセスＲの深部Ｒｆを選択的にエッチングできる。これにより、リセスＲの径の不均一性を抑制できる。
次に、図５を参照して、本実施形態の半導体装置形成方法を説明する。本実施形態の半導体装置形成方法の一部は、図１～図３を参照して上述した基板処理装置１００を用いて行われる。
図５（ａ）に示すように、基板Ｗは、基材Ｓと、積層構造Ｌとを有する。基材Ｓは、ｘｙ平面に広がる薄膜状である。積層構造Ｌは、基材Ｓの上面に形成される。積層構造Ｌは、基材Ｓの上面からｚ方向に延びるように形成される。例えば、積層構造Ｌは、シリコン酸化膜およびシリコン窒化膜から形成される。積層構造Ｌは、表面Ｌａを有する。
積層構造Ｌは、絶縁層Ｎと、犠牲層Ｓａとを有する。絶縁層Ｎと犠牲層Ｓａとは交互に積層される。複数の絶縁層Ｎのそれぞれは、基材Ｓの上面と平行に延びる。隣接する２つの絶縁層Ｎの間には複数の犠牲層Ｓａが設けられている。隣接する２つの絶縁層Ｎは犠牲層Ｓａによって支持される。なお、犠牲層Ｓａは、半導体装置３００を作製する過程において、図４に示した導電層Ｍに置換される。
例えば、絶縁層Ｎの厚さ（ｚ方向に沿った長さ）は、１ｎｍ以上５０ｎｍ以下である。絶縁層Ｎは、シリコン酸化膜から形成される。
また、例えば、犠牲層Ｓａの厚さ（ｚ方向に沿った長さ）は、１ｎｍ以上５０ｎｍ以下である。例えば、犠牲層Ｓａは、絶縁層Ｎを実質的にエッチングしないエッチング液を用いた際にエッチングされる材料から形成される。一例では、犠牲層Ｓａは、シリコン窒化膜から形成される。例えば、エッチング液として燐酸を用いる場合、絶縁層Ｎを実質的にエッチングすることなく、犠牲層Ｓａをエッチングできる。
図５（ｂ）に示すように、積層構造ＬにリセスＲを形成する。典型的には、リセスＲは、ドライエッチングによって形成される。ドライエッチングによって形成されたリセスＲの径（ｘｙ平面における長さ）が表面側から深部まで一定であることが理想的であるが、実際には、リセスＲの径は表面側から深部まで一定にならないことがある。特に、基板Ｗのスループットを向上させるためにドライエッチングの処理時間を短縮する場合、リセスＲの径が表面側から深部まで一定になりにくい。この場合、リセスＲの深部Ｒｆの径は、リセスＲの表面側部分Ｒｎの径よりも小さくなる。
図５（ｃ）に示すように、基板ＷのリセスＲを変形する。例えば、リセスＲの深部Ｒｆの径をドライエッチング後のリセスＲの深部Ｒｆの径よりも選択的に大きくする。一例では、リセスＲの深部Ｒｆの径は、ｘｙ平面に沿って１０ｎｍ未満の長さにわたって広げられる。これにより、基板ＷのリセスＲの径を表面側から深部にわたって均一化できる。
図５（ｄ）に示すように、積層構造ＬのリセスＲの内側に電荷保持層Ｈを形成する。
図５（ｅ）に示すように、電荷保持層Ｈの内側に、チャネル層Ｃｈおよび誘電体層Ｄを形成する。その後、犠牲層Ｓａを導電層Ｍに置換する。以上のようにして、図４に示した半導体装置３００を形成できる。
なお、図５（ｂ）では、説明が過度に複雑になることを避けるために、リセスＲの径は、表面側から深部まで直線的に変化するように示したが、本実施形態はこれに限定されない。ボーイング現象により、リセスＲの径は、中央部付近において最も大きくなることがある。
次に、図１～図３および図６を参照して、本実施形態の半導体装置形成方法を説明する。図６（ａ）～図６（ｇ）は、本実施形態の半導体装置形成方法を説明するための模式図である。図６（ａ）～図６（ｇ）に示した半導体装置形成方法は、図５を参照して上述した半導体装置形成方法の一部として好適に用いられる。例えば、図６（ａ）～図６（ｇ）に示した半導体装置形成方法は、図５（ｃ）に示したリセスＲの変形に行われる。本実施形態の半導体装置形成方法は、図１～図３を参照して上述した基板処理装置１００を用いて行われる。
図６（ａ）に示すように、積層構造ＬにはリセスＲが設けられる。例えば、基板Ｗに対してエッチングを行うことにより、積層構造ＬにリセスＲが形成される。ここでは、絶縁層Ｎおよび犠牲層ＳａにリセスＲが形成される。リセスＲは、エッチング停止層Ｅｓにまで達する。
図６（ｂ）に示すように、リセスＲに充填層Ｆを充填する。充填層Ｆは、例えば、有機物（炭素系材料）である。一例では、充填層Ｆは、ポリマーである。充填層Ｆは、レジストから形成されてもよい。例えば、処理液供給部１３２が基板Ｗに処理液を供給した後で、処理液から溶媒を揮発させると、処理液の溶質から充填層Ｆが形成される。ここでは、充填層Ｆは、リセスＲの深部Ｒｆから表面側部分Ｒｎにまでわたって充填する。
処理液は、基板Ｗに付与された後に固体状に変化することが好ましい。処理液自体は液体状であるが、処理液が基板Ｗに塗布された後に溶媒が揮発することにより、溶質は固体状に変化して充填層Ｆを形成する。
図６（ｃ）に示すように、基板Ｗに除去液Ｄｓに付与する。除去液Ｄｓは、充填層Ｆを溶解させる。ここでは、除去液Ｄｓは、リセスＲに充填された充填層Ｆを部分的に溶解させる。これにより、リセスＲの深部Ｒｆには充填層Ｆが充填されたまま、リセスＲの表面側部分Ｒｎは除去液Ｄｓに置換される。その結果、充填層Ｆから、リセスＲの深部Ｒｆを部分的に充填した部分充填層Ｆｐが形成される。
例えば、除去液供給部１３４は、基板Ｗに除去液Ｄｓを供給する。除去液供給部１３４は、充填層Ｆが完全に溶解することなく部分的に溶解するように設定された時間および量の除去液Ｄｓを供給する。例えば、除去液Ｄｓは、イソプロピルアルコール（ｉｓｏｐｒｏｐｙｌ ａｌｃｏｈｏｌ：ＩＰＡ）を含む。
典型的には、リセスＲの深さのうちの半分以上が除去液Ｄｓに置換され、リセスＲの深さのうちの充填層Ｆの半分未満が残って部分充填層Ｆｐとなる。例えば、部分充填層Ｆｐの深さ（ｚ軸方向の長さ）はリセスＲの深さのうちの１／３以下である。
図６（ｄ）に示すように、撥水剤Ｐを供給する。例えば、撥水剤供給部１３６は、基板Ｗに撥水剤Ｐを供給する。部分充填層Ｆｐは、撥水剤Ｐには影響されず、除去液Ｄｓが撥水剤Ｐに置換される。これにより、リセスＲの深部Ｒｆには部分充填層Ｆｐが充填されたまま、リセスＲの表面側部分Ｒｎの除去液Ｄｓは撥水剤Ｐに置換される。
なお、リセスＲの深部Ｒｆは部分充填層Ｆｐで覆われているが、リセスＲの表面側部分Ｒｎは部分充填層Ｆｐには覆われていない。このため、撥水剤Ｐが供給されると、リセスＲの表面側部分Ｒｎにおいて積層構造Ｌの表面と撥水剤Ｐとが反応して被覆層Ｐｓが形成される。
図６（ｅ）に示すように、部分充填層Ｆｐおよび撥水剤Ｐを除去する。この場合、リセスＲの深部Ｒｆの部分充填層ＦｐとともにリセスＲの表面側の撥水剤Ｐの一部が除去される。このとき、リセスＲを形成した際（例えば、ドライエッチング時）の残渣であるパーティクルも除去されることが好ましい。部分充填層Ｆｐの除去により、リセスＲの深部Ｒｆでは、絶縁層Ｎおよび犠牲層Ｓａが露出される。一方、リセスＲの表面側部分Ｒｎは被覆層Ｐｓで被覆されたままである。
例えば、部分充填層Ｆｐおよび撥水剤Ｐを除去するために、除去液を付与してもよい。一例では、除去液はＩＰＡを含む。例えば、除去液供給部１３４は、基板Ｗに除去液Ｄｓを供給する。除去液供給部１３４は、部分充填層Ｆｐが完全に溶解するように設定された時間および量の除去液を供給する。
あるいは、部分充填層Ｆｐおよび撥水剤Ｐを除去するために、基板Ｗは加熱されてもよい。例えば、部分充填層Ｆｐが昇華性物質から形成される場合、加熱によって部分充填層Ｆｐを昇華させてもよい。
図６（ｆ）に示すように、リセスＲを薬液Ｃでエッチングする。典型的には、薬液Ｃは、フッ酸を含む。例えば、薬液Ｃは、１：１００～１：２０００の範囲で希釈されたフッ酸を含む。あるいは、薬液Ｃは、水または脱イオン水（Ｄｅｉｏｎｉｚｅｄ Ｗａｔｅｒ：ＤＩＷ）を含んでもよい。あるいは、薬液Ｃは、燐酸を含んでもよい。
リセスＲの深部Ｒｆは、絶縁層Ｎおよび犠牲層Ｓａが露出されているため、薬液Ｃによってエッチングされる。一方、リセスＲの表面側部分Ｒｎは、被覆層Ｐｓによって被覆されているため、薬液Ｃによってエッチングされない。このため、図６（ｆ）に示すように、リセスＲの深部Ｒｆに位置する領域Ｒｅは、薬液Ｃによって除去され、リセスＲの径が広がるように拡大する。リセスＲの深部Ｒｆの径は、リセスＲの手前の径（トップ径）と等しくなるように、広がってもよい。
図６（ｇ）に示すように、薬液Ｃおよび被覆層Ｐｓを除去する。薬液Ｃおよび被覆層Ｐｓの除去は、紫外線照射または加熱によって行ってもよい。また、このとき、ドライエッチング時の残渣も除去されることが好ましい。薬液Ｃおよび被覆層Ｐｓの除去は、基板処理装置１００とは、別の装置で行われてもよい。
以上のようにして、積層構造ＬのリセスＲの径を調整できる。なお、図６（ｅ）、図６（ｆ）および図６（ｇ）では、リセスＲの形状の変化が容易に理解されるように、リセスＲの深部Ｒｆの径がリセスＲのトップ径（口径）と等しくなる一方で、リセスＲの深部Ｒｆの径がリセスＲの中央部分の径よりも大きくなるように図示したが、これは、例示に過ぎないことに留意されたい。リセスＲは、リセスＲの深部Ｒｆの径がリセスＲの中央部分の径と等しくなるようにリセスＲの深部Ｒｆの径は広がってもよい。または、リセスＲは、リセスＲの深部Ｒｆの径がリセスＲのトップ径および中央部分の径と等しくなるように変形されてもよい。
なお、図６（ｃ）では、除去液Ｄｓを付与することにより、充填層Ｆは、部分的に除去液Ｄｓに置換される。リセスＲの径が小さい場合、除去液Ｄｓが充填層Ｆの全体を除去するためには比較的長い時間が必要となる。このため、除去液Ｄｓが充填層Ｆの全体を除去するための時間の途中で除去液Ｄｓによる充填層Ｆの除去処理を中断することにより、充填層Ｆを部分的に除去できる。また、図６（ｃ）に示すように、除去液Ｄｓの量および処理時間等を調整することにより、適切な部分を被覆した部分充填層Ｆｐを残すことができる。
また、図６（ｃ）では、除去液Ｄｓによって充填層Ｆから部分充填層Ｆｐを形成したが、本実施形態はこれに限定されない。充填層Ｆが昇華性物質から形成される場合、加熱によって充填層Ｆから部分充填層Ｆｐを形成してもよい。この場合も、加熱時間および温度を調整することで、充填層Ｆから、リセスＲの深部Ｒｆを部分的に充填する部分充填層Ｆｐを形成してもよい。
なお、基板Ｗは、複数の記憶素子Ｓｅを備えたメモリとして用いられることが好ましい。典型的には、基板Ｗがメモリとして用いられる場合、基板Ｗには、径および高さが一定に設計された複数のリセスＲが設けられる。このため、記憶容量の大きなメモリに用いられる複数のリセスを同一の処理によって同時に変形できる。
なお、積層構造ＬにリセスＲを形成する際に、ボーイング現象によってリセスＲの径が中央部付近において最も大きくなることがある。この場合、被覆層Ｐｓは中央部付近を覆うことが好ましい。また、リセスＲの深部Ｒｆの径は、リセスＲの最も大きい中央部の径と等しくなるように、エッチングによって広げられてもよい。
なお、図６を参照した上述の説明では、被覆層Ｐｓは、部分充填層Ｆｐの充填されたリセスＲに対して液体状の撥水剤Ｐを供給することによって形成されたが、本実施形態はこれに限定されない。被覆層Ｐｓは、ガスによって形成されてもよい。
次に、図１～図３、図６および図７を参照して本実施形態の半導体装置形成方法を説明する。図７は、半導体装置形成方法のフロー図である。本実施形態の半導体装置形成方法は、図１～図３を参照して上述した基板処理装置１００によって好適に行われる。
まず、ステップＳ１０において、積層構造ＬにおいてリセスＲを部分的に被覆する。典型的には、リセスＲの表面側部分Ｒｎを選択的に被覆する。例えば、リセスＲの表面側部分Ｒｎに被覆層Ｐｓを形成する。被覆層Ｐｓは、リセスＲの表面側部分Ｒｎを選択的に被覆する一方で、リセスＲの深部Ｒｆを被覆しない。このため、リセスＲの深部Ｒｆでは、積層構造Ｌが露出される。
ステップＳ２０において、リセスＲの深部Ｒｆの径を拡張する。リセスＲに薬液Ｃが付与されることにより、リセスＲの深部Ｒｆの径を拡張できる。リセスＲは被覆層Ｐｓで部分的に被覆されているため、リセスＲのうち被覆層Ｐｓで被覆されていない深部Ｒｆの径を部分的に拡張する。これにより、リセスＲの深部Ｒｆの径を拡張できるため、リセスＲの径を調整できる。
次に、図１～図３、図６～図８を参照して本実施形態の半導体装置形成方法を説明する。図８は、半導体装置形成方法のフロー図である。本実施形態の半導体装置形成方法は、図１～図３を参照して上述した基板処理装置１００を用いて好適に行われる。
まず、ステップＳａにおいて、基板Ｗを基板処理装置１００に搬入する。ここでは、基板Ｗは、基材Ｓおよび積層構造Ｌを有しており、積層構造ＬにはリセスＲが設けられる。
ステップＳ１０において、積層構造ＬにおいてリセスＲを部分的に被覆する。ここでは、ステップＳ１０におけるリセスＲの部分的な被覆は、ステップＳ１２における充填層Ｆの形成、ステップＳ１４における充填層Ｆの一部除去（部分充填層Ｆｐの形成）、ステップＳ１６における撥水剤供給、および、ステップＳ１８における部分充填層Ｆｐの除去によって行われる。
ステップＳ１２において、リセスＲに充填層Ｆを充填する。処理液供給部１３２は、基板Ｗに処理液を供給する。これにより、基板ＷのリセスＲに充填層Ｆが充填される。なお、典型的には、処理液が供給された後、基板保持部１２０は、基板Ｗの回転数を増大して、基板Ｗの表面に余剰に残った処理液を基板Ｗの外方に振り切る。
ステップＳ１４において、充填層Ｆの一部を除去する。例えば、除去液供給部１３４は、基板Ｗに除去液を所定期間にわたって供給する。除去液ＤｓがリセスＲの充填層Ｆに付与されることにより、充填層Ｆを部分的に溶解してリセスＲ内に部分充填層Ｆｐが形成される。除去液Ｄｓを付与する時間は、リセスＲの充填層Ｆを部分的に除去するように設定される。このとき、リセスＲの表面側部分Ｒｎの充填層Ｆは除去される一方で、リセスＲの深部Ｒｆには部分充填層Ｆｐが残留する。
あるいは、充填層Ｆを所定期間加熱することにより、リセスＲ内に部分充填層Ｆｐを形成してもよい。例えば、充填層Ｆが昇華性物質を含む場合、充填層Ｆを所定期間加熱することにより、充填層Ｆの一部を昇華させて、リセスＲ内に部分充填層Ｆｐを形成できる。
ステップＳ１６において、基板Ｗに撥水剤を供給する。撥水剤供給部１３６は、基板Ｗに撥水剤を供給する。深部Ｒｆに部分充填層Ｆｐの形成されたリセスＲに対して、撥水剤を付与することにより、リセスＲのうち部分充填層Ｆｐの形成されていない表面側部分Ｒｎに撥水剤が充填され、撥水層が形成される。このとき、リセスＲの表面側部分Ｒｎの特性が撥水剤によって変化し、リセスＲの表面側部分Ｒｎに被覆層Ｐｓが形成される。このように、撥水剤の供給により、リセスＲの表面側部分Ｒｎに、撥水層の一部として被覆層Ｐｓが形成される。
ステップＳ１８において、部分充填層Ｆｐを除去する。ここでは、撥水剤から形成された撥水層のうち被覆層Ｐｓ以外の部分を除去するとともに、部分充填層Ｆｐを除去する。例えば、除去液供給部１３４は、基板Ｗに除去液を供給することにより、部分充填層Ｆｐを溶解させるとともに、撥水層のうち被覆層Ｐｓ以外の部分を置換する。このとき、リセスＲの表面側部分Ｒｎには被覆層Ｐｓで被覆される一方で、リセスＲの深部Ｒｆには積層構造Ｌが露出する。
あるいは、部分充填層Ｆｐを所定期間加熱することにより、部分充填層Ｆｐを除去してもよい。例えば、充填層Ｆが昇華性物質を含む場合、充填層Ｆを加熱することにより、充填層Ｆの一部を昇華させて、リセスＲから部分充填層Ｆｐを除去できる。
次に、ステップＳ２０において、リセスの深部Ｒｆの径を拡張する。例えば、薬液供給部１３８は、基板Ｗに薬液を供給する。これにより、リセスＲのうち被覆層Ｐｓで被覆されない深部Ｒｆが部分的にエッチングされ、リセス径が広がる。
ステップＳｂにおいて、基板Ｗを基板処理装置１００から搬出する。その後、必要に応じて、被覆層Ｐｓを除去する。被覆層Ｐｓは、紫外線の照射または加熱処理によって被覆層Ｐｓをアッシングすることで除去してもよい。以上のようにして、リセス径の変動が抑制された基板Ｗを形成できる。
なお、図８を参照して上述した説明では、ステップＳ２０におけるエッチングは、１種類のエッチング液で行われたが、本実施形態はこれに限定されない。ステップＳ２０におけるエッチングは、複数種類のエッチング液で行われてもよい。例えば、１種類のエッチング液では、絶縁層Ｎのエッチング量を犠牲層Ｓａのエッチング量と等しくできないことがある。この場合、ステップＳ２０におけるエッチングは、複数種類のエッチング液で行うことが好ましい。
次に、図１～図３、図６、図９および図１０を参照して本実施形態の半導体装置形成方法を説明する。図９は、本実施形態の基板処理装置１００の模式図である。図９の基板処理装置１００は、液体供給部１３０がリンス液供給部１３７をさらに備えるとともに、薬液供給部１３８が第１薬液供給部１３８Ａおよび第２薬液供給部１３８Ｂを備える点を除いて、図２に示した基板処理装置１００と同様の構成を有しており、冗長を避けるために重複する記載を省略する。
基板処理装置１００において、液体供給部１３０は、リンス液供給部１３７をさらに備える。リンス液供給部１３７は、基板Ｗにリンス液を供給する。
リンス液供給部１３７は、基板Ｗの上面Ｗａにリンス液を供給する。リンス液を用いたリンス処理により、基板Ｗの上面Ｗａに付着した薬液および不純物等を洗い流すことができる。リンス液供給部１３７から供給されるリンス液は、脱イオン水（Ｄｅｉｏｎｉｚｅｄ Ｗａｔｅｒ：ＤＩＷ）、炭酸水、電解イオン水、オゾン水、アンモニア水、希釈濃度（例えば、１０ｐｐｍ～１００ｐｐｍ程度）の塩酸水、または、還元水（水素水）のいずれかを含んでもよい。
リンス液供給部１３７は、配管１３７ａと、バルブ１３７ｂと、ノズル１３７ｎとを含む。ノズル１３７ｎは、基板Ｗの上面Ｗａにリンス液を吐出する。ノズル１３７ｎは、配管１３７ａに接続される。配管１３７ａには、供給源からリンス液が供給される。バルブ１３７ｂは、配管１３７ａ内の流路を開閉する。ノズル１３７ｎは、基板Ｗに対して移動可能に構成されていることが好ましい。
基板処理装置１００において、薬液供給部１３８は、第１薬液供給部１３８Ａおよび第２薬液供給部１３８Ｂを備える。第１薬液供給部１３８Ａは、基板Ｗに第１薬液を供給する。第２薬液供給部１３８Ｂは、基板Ｗに第２薬液を供給する。
第１薬液供給部１３８Ａは、基板Ｗの上面Ｗａに第１薬液を供給する。第１薬液を用いた薬液処理により、基板Ｗの上面Ｗａを薬液処理できる。第１薬液供給部１３８Ａは、配管１３８ａと、バルブ１３８ｂと、ノズル１３８ｎとを含む。ノズル１３８ｎは基板Ｗの上面Ｗａに第１薬液を吐出する。ノズル１３８ｎは、配管１３８ａに接続される。配管１３８ａには、供給源から第１薬液が供給される。バルブ１３８ｂは、配管１３８ａ内の流路を開閉する。ノズル１３８ｎは、基板Ｗに対して移動可能に構成されていることが好ましい。
第２薬液供給部１３８Ｂは、基板Ｗの上面Ｗａに第２薬液を供給する。第２薬液を用いた薬液処理により、基板Ｗの上面Ｗａを薬液処理できる。第２薬液供給部１３８Ｂは、配管１３８ｃと、バルブ１３８ｄと、ノズル１３８ｍとを含む。ノズル１３８ｍは、基板Ｗの上面Ｗａに第２薬液を吐出する。ノズル１３８ｍは、配管１３８ｃに接続される。配管１３８ｃには、供給源から第２薬液が供給される。バルブ１３８ｄは、配管１３８ｃ内の流路を開閉する。ノズル１３８ｍは、基板Ｗに対して移動可能に構成されていることが好ましい。
第１薬液の絶縁層Ｎに対する犠牲層Ｓａのエッチングの選択性は、第２薬液の絶縁層Ｎに対する犠牲層Ｓａのエッチングの選択性とは異なる。例えば、第１薬液の絶縁層Ｎに対する犠牲層Ｓａのエッチング比が高い場合、第２薬液の絶縁層Ｎに対する犠牲層Ｓａのエッチング比が低い。一例では、第１薬液がフッ酸を含む場合、第２薬液は、水または燐酸を含むことが好ましい。このように、絶縁層Ｎに対する犠牲層Ｓａのエッチングの選択性の異なる第１薬液および第２薬液を用いることにより、絶縁層Ｎのエッチング量を犠牲層Ｓａのエッチング量と等しくできる。
制御部１０２は、液体供給部１３０のバルブ１３７ｂ、１３８ｂ、１３８ｄをそれぞれ別個に制御して、バルブ１３７ｂ、１３８ｂ、１３８ｄの状態を開状態と閉状態とに切り替えることができる。具体的には、制御部１０２は、液体供給部１３０のバルブ１３７ｂ、１３８ｂ、１３８ｄを制御して、バルブ１３７ｂ、１３８ｂ、１３８ｄを開状態にすることによって、ノズル１３７ｎ、１３８ｎ、１３８ｍに向かって配管１３７ａ、１３８ａ、１３８ｃ内を流れるリンス液、第１薬液および第２薬液を通過させることができる。また、制御部１０２は、液体供給部１３０のバルブ１３７ｂ、１３８ｂ、１３８ｄを制御して、バルブ１３７ｂ、１３８ｂ、１３８ｄを閉状態にすることによって、ノズル１３７ｎ、１３８ｎ、１３８ｍに向かって配管１３７ａ、１３８ａ、１３８ｃ内を流れるリンス液、第１薬液および第２薬液の供給をそれぞれ停止させることができる。
図１０は、本実施形態の半導体装置形成方法のフロー図である。図１０のフロー図は、リセスＲの深部Ｒｆのエッチングを複数のエッチング液で行う点を除いて、図８のフロー図と同様であり、冗長を避けるために重複する記載を省略する。
本実施形態では、ステップＳ２０におけるエッチングは、ステップＳ２０ａにおける第１エッチング、ステップＳ２０ｂにおけるリンス液供給、および、ステップＳ２０ｃにおける第２エッチングを含む。第１エッチングおよび第２エッチングについて絶縁層Ｎに対する犠牲層Ｓａのエッチングの選択性が異なる。例えば、第１エッチングについて絶縁層Ｎに対する犠牲層Ｓａのエッチング比が高い場合、第２エッチングについて絶縁層Ｎに対する犠牲層Ｓａのエッチング比が低いことが好ましい。
ステップＳ２０ａにおいて、第１エッチングは、絶縁層Ｎおよび犠牲層Ｓａのうちの一方を選択的にエッチングする。例えば、第１薬液供給部１３８Ａは、基板Ｗの上面Ｗａに第１薬液を供給する。なお、絶縁層Ｎおよび犠牲層Ｓａのうちの絶縁層Ｎを選択的にエッチングする場合、第１薬液として、フッ酸を用いることが好ましい。また、絶縁層Ｎおよび犠牲層Ｓａのうちの犠牲層Ｓａを選択的にエッチングする場合、第１薬液として、温水または燐酸を用いることが好ましい。
その後、ステップＳ２０ｂにおいて、リンス処理をする。リンス液供給部１３７は、基板Ｗの上面Ｗａにリンス液を供給する。
ステップＳ２０ｃにおいて、第２エッチングは、絶縁層Ｎおよび犠牲層Ｓａのうちの他方を選択的にエッチングする。例えば、第２薬液供給部１３８Ｂは、基板Ｗの上面Ｗａに第２薬液を供給する。第１エッチングにおいて絶縁層Ｎおよび犠牲層Ｓａのうちの一方を選択的にエッチングした場合、第２エッチングにおいて絶縁層Ｎおよび犠牲層Ｓａのうちの他方を選択的にエッチングする。以上のように、選択比の異なる２つのエッチングを行うことにより、絶縁層Ｎのエッチング量を犠牲層Ｓａのエッチング量と等しくできる。
なお、図２、図６および図７を参照して上述したように、処理液供給部１３２が基板Ｗに処理液を供給することにより、充填層Ｆが形成される。なお、処理液が溶質および揮発性の溶媒を含む場合、処理液供給部１３２が基板Ｗに処理液を供給した後、処理液を加熱することが好ましい。処理液を加熱することにより、充填層Ｆを速やかに形成できる。
次に、図１１および図１２を参照して本実施形態の半導体装置形成方法を説明する。図１１は、本実施形態の基板処理装置１００の模式図である。図１１の基板処理装置１００は、熱媒体供給部１４０、ガス供給部１４２および遮蔽部材１５０をさらに備える点を除いて、図２に示した基板処理装置１００と同様の構成を有しており、冗長を避けるために重複する記載を省略する。
基板処理装置１００は、熱媒体供給部１４０、ガス供給部１４２および遮蔽部材１５０をさらに備える。熱媒体供給部１４０は、基板Ｗに熱媒体を供給する。ガス供給部１４２は、基板Ｗにガスを供給する。遮蔽部材１５０は、基板Ｗを鉛直上方側から遮蔽する。
処理液供給部１３２は、溶質および揮発性の溶媒を含む処理液を供給する。充填層Ｆは、溶質成分から形成される。
熱媒体供給部１４０によって供給される熱媒体は、液体または気体のいずれであってもよい。例えば、熱媒体は、温水である。処理液供給部１３２が基板Ｗの上面Ｗａに処理液を供給している最中またはその後に、熱媒体供給部１４０は、スピンベース１２１およびチャック部材１２２に保持された基板Ｗを、基板Ｗの裏面Ｗｂ側から加熱して、基板Ｗの上面Ｗａに充填層を形成する。
基板Ｗが回転している際に、熱媒体供給部１４０は、基板Ｗの裏面Ｗｂの中心位置に向けて熱媒体を供給する。供給された熱媒体は、遠心力の働きによって基板Ｗの裏面Ｗｂの略全面に行き渡る。これにより、基板Ｗおよび基板Ｗの上面Ｗａの処理液が加熱されて、処理液から溶媒が揮発して充填層が速やかに形成される。
熱媒体供給部１４０は、配管１４０ａと、バルブ１４０ｂと、ノズル１４０ｎとを含む。ノズル１４０ｎは、基板Ｗの裏面Ｗｂに対向する。ノズル１４０ｎは基板Ｗの裏面Ｗｂに熱媒体を吐出する。ノズル１４０ｎは、配管１４０ａに接続される。配管１４０ａには、供給源から熱媒体が供給される。バルブ１４０ｂは、配管１４０ａ内の流路を開閉する。
ガス供給部１４２は、基板Ｗの上面Ｗａにガスを供給する。ガス供給部１４２によって供給されるガスは、不活性ガスを含むことが好ましい。不活性ガスは、窒素ガスを含む。
ガス供給部１４２は、配管１４２ａと、バルブ１４２ｂとを含む。配管１４２ａには、供給源からガスが供給される。バルブ１４２ｂは、配管１４２ａ内の流路を開閉する。
遮蔽部材１５０は、基板保持部１２０の上方に位置する。遮蔽部材１５０は、基板Ｗに対向する。ここでは、遮蔽部材１５０の少なくとも一部の水平方向に沿った外径は、基板Ｗの外径とほぼ等しい。
遮蔽部材１５０は、近接位置と退避位置との間で、基板Ｗに対して移動する。遮蔽部材１５０が近接位置に位置する場合、遮蔽部材１５０は、下降して基板Ｗの上面に所定間隔をあけて近接する。近接位置では、遮蔽部材１５０は、基板Ｗの表面を覆って、基板Ｗの上方を遮蔽する。遮蔽部材１５０が退避位置に位置する場合は、遮蔽部材１５０は近接位置よりも鉛直上方に離れた場所に位置する。遮蔽部材１５０が近接位置から退避位置に変化するとき、遮蔽部材１５０は上昇して基板Ｗから離間する。
遮蔽部材１５０は、遮蔽板１５２と、支軸１５４と、ノズル１５６とを含む。支軸１５４は、シャフト１２３の回転軸Ａｘの線上に位置する。遮蔽板１５２は、支軸１５４から水平方向に延びる。ここでは、遮蔽板１５２は、水平方向に延びた形状を有している。例えば、遮蔽板１５２は、略円板状である。
ノズル１５６には、除去液供給部１３４の配管１３４ａおよびガス供給部１４２の配管１４２ａが連結されている。ノズル１５６は、除去液供給部１３４およびガス供給部１４２のノズルとして機能する。
制御部１０２は、バルブ１４０ｂ、１４２ｂをそれぞれ別個に制御して、バルブ１４０ｂ、１４２ｂの状態を開状態と閉状態とに切り替えることができる。具体的には、制御部１０２は、バルブ１４０ｂ、１４２ｂを制御して、バルブ１４０ｂ、１４２ｂを開状態にすることによって、ノズル１４０ｎ、１５６に向かって配管１４０ａ、１４２ａ内を流れる熱媒体およびガスを通過させることができる。また、制御部１０２は、バルブ１４０ｂ、１４２ｂを制御して、バルブ１４０ｂ、１４２ｂを閉状態にすることによって、ノズル１４０ｎ、１５６に向かって配管１４０ａ、１４２ａ内を流れる熱媒体およびガスの供給を停止させることができる。
また、制御部１０２は、遮蔽部材１５０を制御して遮蔽部材１５０を近接位置と退避位置との間で、基板Ｗに対して移動させる。
図１２は、本実施形態の半導体装置形成方法のフロー図である。図１２のフロー図は、充填層Ｆの形成が複数の工程で行われる点を除いて、図８のフロー図と同様であり、冗長を避けるために重複する記載を省略する。
ステップＳ１２における充填層Ｆの形成は、ステップＳ１２ａにおける処理液供給、ステップＳ１２ｂにおけるスピンオフ、および、ステップＳ１２ｃにおける加熱を含む。
ステップＳ１２ａにおいて、処理液を供給する。処理液供給部１３２は、基板Ｗの上面Ｗａに処理液を供給する。このとき、基板Ｗの回転数は、１０ｒｍ～１００ｒｐｍである。
ステップＳ１２ｂにおいて、基板保持部１２０は、処理液を供給した後、基板Ｗの回転数を増加させて基板Ｗの上面Ｗａの処理液をスピンオフする。例えば、基板Ｗの回転数は、３００ｒｍ～１５００ｒｐｍに増加させる。
ステップＳ１２ｃにおいて、熱媒体供給部１４０は、基板Ｗの裏面Ｗｂに熱媒体を供給する。例えば、処理液をスピンオフした後、基板Ｗの回転数は、１００ｒｍ～１０００ｒｐｍにまで低下させる。基板Ｗの上面Ｗａの処理液が加熱されることにより、処理液から充填層Ｆを速やかに形成できる。
なお、図１１および図１２を参照した説明では、処理液は、熱媒体供給部１４０から供給される熱媒体によって加熱されたが、本実施形態はこれに限定されない。基板処理装置１００に、ランプまたは電熱ヒータなどの熱源を設置し、処理液は、熱源からの熱を利用して加熱されてもよい。
なお、充填層Ｆおよび／または部分充填層Ｆｐを除去する除去液を供給する前に、基板Ｗに剥離液を供給することが好ましい。
次に、図６、図１３および図１４を参照して本実施形態の半導体装置形成方法を説明する。図１３は、本実施形態の基板処理装置１００の模式図である。図１３の基板処理装置１００は、液体供給部１３０がリンス液供給部１３７および剥離液供給部１６０をさらに備える点を除いて、図１１に示した基板処理装置１００と同様の構成を有しており、冗長を避けるために重複する記載を省略する。
本実施形態の基板処理装置１００において、液体供給部１３０は、リンス液供給部１３７および剥離液供給部１６０をさらに備える。リンス液供給部１３７は、基板Ｗにリンス液を供給する。剥離液供給部１６０は、基板Ｗに剥離液を供給する。
リンス液供給部１３７は、基板Ｗにリンス液を供給する。リンス液供給部１３７は、配管１３７ａと、バルブ１３７ｂとを含む。配管１３７ａには、供給源からリンス液が供給される。バルブ１３７ｂは、配管１３７ａ内の流路を開閉する。
遮蔽部材１５０のノズル１５６には、リンス液供給部１３７の配管１３７ａが連結されている。ノズル１５６は、リンス液供給部１３７のノズルとして機能する。
剥離液供給部１６０は、基板Ｗの上面Ｗａに剥離液を供給する。剥離液は、充填層Ｆに対する剥離性を有する。剥離液の供給により、その後、充填層Ｆを容易に除去できる。例えば、剥離液は、ＤＩＷおよびＳＣ１の少なくとも一方を含む。剥離液供給部１６０によって供給される剥離液の濃度および処理時間を制御することにより、充填層Ｆから部分充填層Ｆｐを適切に形成できる。
ここでは、剥離液供給部１６０は、第１剥離液供給部１６２と、第２剥離液供給部１６４とを含む。第１剥離液供給部１６２は、第１剥離液を基板Ｗの上面Ｗａに供給する。第２剥離液供給部１６４は、第２剥離液を基板Ｗの上面Ｗａに供給する。第１剥離液供給部１６２は、第２剥離液供給部１６４とは異なる剥離液を基板Ｗの上面Ｗａに供給する。
第１剥離液供給部１６２は、配管１６２ａと、バルブ１６２ｂとを含む。配管１６２ａには、供給源から第１剥離液が供給される。バルブ１６２ｂは、配管１６２ａ内の流路を開閉する。
第２剥離液供給部１６４は、配管１６４ａと、バルブ１６４ｂとを含む。配管１６４ａには、供給源から第２剥離液が供給される。バルブ１６４ｂは、配管１６４ａ内の流路を開閉する。
剥離液供給部１６０は、配管１６０ａと、ノズル１６０ｎとをさらに含む。配管１６０ａは、配管１６２ａおよび配管１６４ａと接続される。ノズル１６０ｎは、基板Ｗの上面Ｗａに剥離液を吐出する。ノズル１６０ｎは、配管１６０ａに接続される。ノズル１６０ｎは、基板Ｗに対して移動可能に構成されていることが好ましい。
制御部１０２は、剥離液供給部１６０のバルブ１６２ｂおよび１６４ｂをそれぞれ別個に制御して、バルブ１６２ｂおよび１６４ｂの状態を開状態と閉状態とに切り替えることができる。具体的には、制御部１０２は、剥離液供給部１６０のバルブ１６２ｂ、１６４ｂを制御して、バルブ１６２ｂまたは１６４ｂを開状態にすることによって、ノズル１６０ｎに向かって配管１６０ａおよび配管１６２ａまたは１６４ａ内を流れる第１剥離液および第２剥離液を通過させることができる。また、制御部１０２は、剥離液供給部１６０のバルブ１６２ｂ、１６４ｂを制御して、バルブ１６２ｂおよび１６４ｂを閉状態にすることによって、ノズル１６０ｎに向かって配管１６０ａおよび配管１６２ａまたは１６４ａ内を流れる第１剥離液および第２剥離液の供給をそれぞれ停止させることができる。
処理液が溶質として熱水溶性樹脂を含む場合、処理液を加熱する際に感熱水溶性樹脂の温度を変質温度未満にするためには、熱媒体として、沸点が当該変質温度未満である熱媒体を用いることが好ましい。例えば、変質温度が１８０℃である感熱水溶性樹脂の場合、熱媒体としてＤＩＷ（沸点：１００℃）等を用いることができる。なお、熱媒体の温度は、溶媒の沸点未満の温度にすることがさらに好ましい。処理液の温度を、溶媒の沸点未満の温度にすることにより、充填層中に溶媒を残留させることができる。そして、充填層中に残留した溶媒と、剥離液との相互作用によって、当該充填層を、基板Ｗの上面から剥離しやすくすることができる。
図１４は、本実施形態の半導体装置形成方法のフロー図である。図１４のフロー図は、充填層および部分充填層を除去するために除去液を供給するとともに除去液の供給前に剥離液を供給する点を除いて、図１２のフロー図と同様であり、冗長を避けるために重複する記載を省略する。
ステップＳ１２ｃにおいて基板Ｗを加熱した後、ステップＳ１３ａにおいて、第１剥離液を供給する。第１剥離液供給部１６２は、基板Ｗに第１剥離液を供給する。例えば、第１剥離液供給部１６２は、第１剥離液としてＤＩＷを供給する。
ステップＳ１３ｂにおいて、第２剥離液を供給する。第２剥離液供給部１６４は、基板Ｗに第２剥離液を供給する。例えば、第２剥離液供給部１６４は、第２剥離液としてＳＣ１を供給する。
ステップＳ１３ｃにおいて、リンス液を供給する。例えば、リンス液供給部１３７は、基板Ｗの上面Ｗａにリンス液を供給する。
その後、ステップＳ１４ａにおいて、除去液によって充填層Ｆを部分的に溶解させて部分充填層Ｆｐを形成する。除去液供給部１３４は、基板Ｗに除去液を所定期間にわたって供給する。除去液ＤｓがリセスＲの充填層Ｆに付与されることにより、充填層Ｆを部分的に溶解してリセスＲ内に部分充填層Ｆｐが形成される。第１剥離液供給部１６２、第２剥離液供給部１６４および除去液供給部１３４によって供給される第１剥離液、第２剥離液および除去液の濃度および処理時間を制御することにより、充填層Ｆから部分充填層Ｆｐを適切に形成できる。
また、ステップＳ１６において撥水剤を供給した後、ステップＳ１８ａにおいて除去液を供給して、被覆層Ｐｓを除く撥水剤Ｐおよび部分充填層Ｆｐを除去する。その後の処理は同様である。
なお、図１４に示したフロー図では、除去液で充填層Ｆを部分的に溶解する前に、第１剥離液および第２剥離液を供給したが、本実施形態はこれに限定されない。第１剥離液および第２剥離液は、充填層Ｆを部分的に溶解する前だけなく、部分充填層Ｆｐを溶解する前に供給されてもよい。あるいは、第１剥離液および第２剥離液は、充填層Ｆを部分的に溶解する前でなく、部分充填層Ｆｐを溶解する前に供給されてもよい。
また、図１４に示したフロー図では、第１剥離液および第２剥離液を供給したが、本実施形態はこれに限定されない。充填層Ｆおよび／または部分充填層Ｆｐを溶解する前に第１剥離液および第２剥離液の一方のみを供給してもよい。
なお、図１３および図１４を参照した上述の説明では、充填層Ｆおよび／または部分充填層Ｆｐは、剥離液および除去液によって除去されたが、本実施形態はこれに限定されない。充填層Ｆおよび／または部分充填層Ｆｐは、加熱によって除去されてもよい。
次に、図６、図１５および図１６を参照して本実施形態の半導体装置形成方法を説明する。図１５は、本実施形態の基板処理装置１００の模式図である。図１５の基板処理装置１００は、処理液が昇華性物質を含むこと、処理液から形成された充填層を冷却する点を除いて、図１１に示した基板処理装置１００と同様の構成を有しており、冗長を避けるために重複する記載を省略する。
本実施形態では、処理液供給部１３２は、昇華性物質を含む処理液を基板Ｗの上面Ｗａに供給する。また、融解状態の昇華性物質を混合させる場合、溶媒としては、融解状態の昇華性物質に対して相溶性を示す溶媒が好ましい。また、溶質としての昇華性物質を溶解させる場合には、当該昇華性物質に対し溶解性を示す溶媒が好ましい。
基板処理装置１００は、冷媒供給部１４４をさらに備える。冷媒供給部１４４は、基板Ｗに、室温よりも低い冷媒を供給する。冷媒は、例えば、室温よりも冷却されたＤＩＷである。
冷媒供給部１４４によって供給される冷媒は、液体または気体のいずれであってもよい。処理液供給部１３２が基板Ｗの上面Ｗａに処理液を供給して後に、冷媒供給部１４４は、スピンベース１２１およびチャック部材１２２に保持された基板Ｗを、基板Ｗの裏面Ｗｂ側から冷却する。
基板Ｗが回転している際に、冷媒供給部１４４は、基板Ｗの裏面Ｗｂの中心位置に向けて冷媒を供給する。供給された冷媒は、遠心力の働きによって基板Ｗの裏面Ｗｂの略全面に行き渡る。これにより、基板Ｗおよび基板Ｗの上面Ｗａの処理液が冷却されて凝固し、処理液から充填層を速やかに形成できる。
冷媒供給部１４４は、配管１４４ａと、バルブ１４４ｂとを含む。配管１４４ａには、供給源から冷媒が供給される。バルブ１４４ｂは、配管１４４ａ内の流路を開閉する。配管１４４ａは、熱媒体供給部１４０の配管１４０ａと接続される。冷媒は、熱媒体供給部１４０のノズル１４０ｎから基板Ｗの裏面Ｗｂに供給される。
なお、基板処理装置１００は、冷媒供給部１４４に加えて熱媒体供給部１４０を備えている。冷媒供給部１４４が基板Ｗの裏面Ｗｂに冷媒を供給する直前まで熱媒体供給部１４０が基板Ｗの裏面Ｗｂに熱媒体を供給することにより、充填層Ｆを薄く形成できる。このため、充填層Ｆ内に生じる内部応力を低減できる。
図１６は、本実施形態の半導体装置形成方法のフロー図である。図１６のフロー図は、処理液が昇華性物質を含有しており、部分充填層を除去する際に加熱する点を除いて、図８のフロー図と同様であり、冗長を避けるために重複する記載を省略する。
ステップＳ１２において充填層Ｆを形成する。処理液供給部１３２は、基板Ｗに処理液を供給する。ここで、処理液は、昇華性物質を含有する。処理液供給部１３２は、昇華性物質を含有する処理液を基板Ｗの上面Ｗａに供給する。
充填層Ｆを形成する際に、冷媒供給部１４４は、基板Ｗの裏面Ｗｂに冷媒を供給する。これにより、処理液は凝固して充填層Ｆが形成される。基板Ｗの裏面Ｗｂに供給された冷媒は、遠心力の働きにより、基板Ｗの裏面Ｗｂの略全域に行きわたる。これにより、基板Ｗの上面Ｗａに処理液の冷却を開始する。
また、ステップＳ１８ｂにおいて部分充填層Ｆｐを除去する際に、冷媒供給部１４４による冷媒の供給を停止し、熱媒体供給部１４０による熱媒体の供給を開始する。これにより、部分充填層Ｆｐが昇華するため、部分充填層Ｆｐを除去できる。
なお、図１～図１６を参照した上述の説明では、基板処理装置１００は枚葉式であり、基板処理装置１００は１枚ごとに基板Ｗを処理したが、本発明はこれに限定されない。基板処理装置はバッチ式であってもよい。
次に、図１７を参照して、本実施形態の基板処理装置１００を説明する。図１７は、基板処理装置１００の模式図である。基板処理装置１００は、複数枚の基板Ｗをまとめて処理できる。
基板処理装置１００は、基板保持部１２０と、液体供給部１３０とを備える。液体供給部１３０は、処理液供給部１３２と、除去液供給部１３４と、撥水剤供給部１３６と、薬液供給部１３８とを含む。処理液供給部１３２、除去液供給部１３４、撥水剤供給部１３６および薬液供給部１３８は、それぞれ液体を貯留する。
処理液供給部１３２は、処理液貯留槽１３２ｔを含む。処理液貯留槽１３２ｔには、処理液が貯留される。処理液から、充填層が形成される。例えば、処理液は、溶質および揮発性を有する溶媒を含む。あるいは、処理液は、昇華性物質を含む。
除去液供給部１３４は、除去液貯留槽１３４ｔを含む。除去液貯留槽１３４ｔには、除去液が貯留される。除去液により、処理液から形成された充填層を除去できる。除去液を供給する時間を制御することにより、基板Ｗから充填層を選択的に除去できる。
除去液としては、いずれかの樹脂に対する溶解性を有する任意の溶媒を用いることができる。除去液としては、例えばシンナー、トルエン、酢酸エステル類、アルコール類、グリコール類等の有機溶媒、酢酸、蟻酸、ヒドロキシ酢酸等の酸性液を用いることができる。
撥水剤供給部１３６は、撥水剤貯留槽１３６ｔを含む。撥水剤貯留槽１３６ｔには、液体の撥水剤が貯留される。撥水剤により、基板Ｗに撥水層を形成する。撥水剤は、シリコン（Ｓｉ）自体およびシリコンを含む化合物を疎水化させる撥水剤である。撥水剤は、例えば、シランカップリング剤である。シランカップリング剤は、例えば、ＨＭＤＳ（ヘキサメチルジシラザン）、ＴＭＳ（テトラメチルシラン）、フッ素化アルキルクロロシラン、アルキルジシラザン、および非クロロ系撥水剤の少なくとも１つを含む。非クロロ系撥水剤は、例えば、ジメチルシリルジメチルアミン、ジメチルシリルジエチルアミン、ヘキサメチルジシラザン、テトラメチルジシラザン、ビス（ジメチルアミノ）ジメチルシラン、Ｎ，Ｎ－ジメチルアミノトリメチルシラン、Ｎ－（トリメチルシリル）ジメチルアミンおよびオルガノシラン化合物の少なくとも１つを含む。
薬液供給部１３８は、薬液貯留槽１３８ｔを含む。薬液貯留槽１３８ｔには、薬液が貯留される。薬液を用いた薬液処理により、基板Ｗを薬液処理できる。薬液処理により、基板Ｗに対して、エッチング、表面処理、特性付与、処理膜形成および膜の少なくとも一部の除去のいずれかを行うことが可能である。典型的には、薬液は、基板Ｗのエッチング処理に用いられるエッチング液である。
薬液は、フッ酸を含む。例えば、フッ酸は、４０℃以上７０℃以下に加熱されてもよく、５０℃以上６０℃以下に加熱されてもよい。ただし、フッ酸は、加熱されなくてもよい。また、薬液は、水または燐酸を含んでもよい。
さらに、薬液は、過酸化水素水をさらに含んでもよい。また、薬液は、ＳＣ１（アンモニア過酸化水素水混合液）、ＳＣ２（塩酸過酸化水素水混合液）または王水（濃塩酸と濃硝酸との混合物）を含んでもよい。
基板保持部１２０は、基板Ｗを保持する。基板保持部１２０によって保持された基板Ｗの主面の法線方向はＹ方向に平行である。基板保持部１２０は、複数の基板Ｗを保持したまま基板Ｗを移動させる。例えば、基板保持部１２０は、基板Ｗを保持したまま鉛直上方または鉛直下方に移動する。あるいは、基板保持部１２０は、基板Ｗを保持したまま水平方向に移動してもよい。
基板保持部１２０は、本体板１２２ｂと、保持棒１２４ｂとを含む。本体板１２２ｂは、鉛直方向（Ｚ方向）に延びる板である。保持棒１２４ｂは、本体板１２２ｂの一方の主面から水平方向（Ｙ方向）に延びる。ここでは、２つの保持棒１２４ｂが本体板１２２ｂの一方の主面からＹ方向に延びる。複数の基板Ｗは、紙面の奥手前方向に複数の基板Ｗを配列した状態で、複数の保持棒１２４ｂによって各基板Ｗの下縁が当接されて起立姿勢（鉛直姿勢）で保持される。
基板処理装置１００は、制御装置１０１をさらに備える。制御装置１０１は、制御部１０２および記憶部１０４を含む。制御部１０２は、基板保持部１２０を制御する。
本実施形態の基板処理装置１００において、制御部１０２は、枚葉式と同様に、基板保持部１２０に保持される基板Ｗを異なる液体で処理することにより、枚葉式について図６～図１６を参照したのと同様に、基板Ｗの積層構造Ｌに設けられたリセスの径を調整できる。
なお、図１～図１７を参照した説明では、基板ＷのリセスＲには、記憶素子Ｓｅが配置されたが、本実施形態はこれに限定されない。基板ＷのリセスＲには、記憶素子Ｓｅと同様の構成を有するが、記憶素子としては用いられないダミー記憶素子が形成されてもよい。あるいは、基板ＷのリセスＲには、記憶素子Ｓｅと電気的に接続するためのコンタクトプラグが形成されてもよい。
次に、図１８を参照して本実施形態の半導体装置形成方法で形成された半導体装置３００を説明する。図１８は、半導体装置３００の模式図である。
半導体装置３００には、複数のリセスＲが設けられている。複数のリセスＲは、記憶素子Ｓｅの配置されたメモリリセスＲｓに加えて、コンタクトプラグＣｐの配置されたコンタクトリセスＲｃを含む。コンタクトリセスＲｃは、導電層Ｍと電気的に接続される。
本実施形態の半導体装置形成方法によれば、メモリリセスＲｓだけでなく、コンタクトリセスＲｃの径も表面部分から深部にわたって均一化できる。このため、コンタクトリセスＲｃによる半導体装置を支持する強度を均一化できる。
以上、図面を参照して本発明の実施形態を説明した。ただし、本発明は、上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。また、上記の実施形態に開示される複数の構成要素を適宜組み合わせることによって、種々の発明の形成が可能である。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。図面は、理解しやすくするために、それぞれの構成要素を主体に模式的に示しており、図示された各構成要素の厚み、長さ、個数、間隔等は、図面作成の都合上から実際とは異なる場合もある。また、上記の実施形態で示す各構成要素の材質、形状、寸法等は一例であって、特に限定されるものではなく、本発明の効果から実質的に逸脱しない範囲で種々の変更が可能である。
本発明は、半導体装置形成方法および基板処理装置に好適に用いられる。
１００ 基板処理装置
１１０ チャンバー
１２０ 基板保持部
１３０ 液体供給部
１３２ 処理液供給部
１３４ 除去液供給部
１３６ 撥水剤供給部
１３８ 薬液供給部
Ｗ 基板

Claims (12)

  1. 基材に支持された積層構造に設けられたリセスのうち、前記積層構造の表面側に位置する部分を選択的に被覆する被覆層を形成する工程と、
    前記リセスのうち前記被覆層よりも深部の径を広げるように、前記リセスの前記深部を薬液でエッチングする工程と
    を包含し、
    前記被覆層を形成する工程は、
    前記リセスのうちの深部を部分的に充填する部分充填層を形成する工程と、
    前記部分充填層を形成した後に撥水剤を供給する工程と、
    前記撥水剤を供給した後に、前記部分充填層を除去して前記撥水剤から前記被覆層を形成する工程と
    を含む、半導体装置形成方法。
  2. 基材に支持された積層構造に設けられたリセスのうち、深部を部分的に充填する部分充填層を形成する工程と、
    前記部分充填層を形成した後に、前記リセスのうちの前記部分充填層よりも表面側に位置する部分を選択的に被覆する被覆層を形成し、前記部分充填層を除去する工程と、
    前記部分充填層を除去した後、前記リセスのうち前記被覆層よりも深部の径を広げるように、前記リセスの前記深部を薬液でエッチングする工程と
    を包含する、半導体装置形成方法。
  3. 前記部分充填層を除去する工程は、除去液を供給して前記部分充填層を溶解させる工程を含む、請求項１または２に記載の半導体装置形成方法。
  4. 前記部分充填層は、昇華性物質を含み、
    前記部分充填層を除去する工程は、前記部分充填層を加熱する工程を含む、請求項１または２に記載の半導体装置形成方法。
  5. 前記部分充填層を形成する工程は、
    前記リセスを充填する充填層を形成する工程と、
    前記充填層を形成した後で前記充填層を部分的に除去する工程と
    を含む、請求項１から４のいずれかに記載の半導体装置形成方法。
  6. 前記充填層を部分的に除去する工程は、前記充填層を除去する除去液を供給する工程を含む、請求項５に記載の半導体装置形成方法。
  7. 前記エッチングする工程において、前記薬液は、フッ酸、水および燐酸のいずれかを含む、請求項１から６のいずれかに記載の半導体装置形成方法。
  8. 前記リセスに、複数の記憶素子が形成される、請求項１から７のいずれかに記載の半導体装置形成方法。
  9. 前記積層構造には前記リセスが複数設けられており、
    前記リセスのトップ径の差は５％以下である、請求項１から８のいずれかに記載の半導体装置形成方法。
  10. 前記リセスは、規則構造を有している、請求項９に記載の半導体装置形成方法。
  11. 前記基材と前記積層構造との間にはエッチング停止層が配置されている、請求項１から１０のいずれかに記載の半導体装置形成方法。
  12. 処理液を供給する処理液供給部と、
    前記処理液から形成された充填層を除去するための除去液を供給する除去液供給部と、
    撥水剤を供給する撥水剤供給部と、
    薬液を供給する薬液供給部と、
    前記処理液供給部、前記除去液供給部、前記撥水剤供給部および前記薬液供給部を制御する制御部と
    を備え、
    前記制御部は、
    （１）前記処理液を供給して基材に支持された積層構造に設けられたリセスを充填する充填層を形成し、
    （２）前記除去液を供給して前記リセス内の前記充填層を部分的に除去し、
    （３）前記撥水剤を供給して前記リセスのうちの前記充填層で覆われていない表面側に位置する部分を選択的に被覆する被覆層を形成し、
    （４）前記薬液を供給して前記リセスのうち前記被覆層よりも深部の径を広げる、
    ように、前記処理液供給部、前記除去液供給部、前記撥水剤供給部および前記薬液供給部を制御する、基板処理装置。
JP2019157007A 2019-08-29 2019-08-29 半導体装置形成方法および基板処理装置 Active JP7344049B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019157007A JP7344049B2 (ja) 2019-08-29 2019-08-29 半導体装置形成方法および基板処理装置
PCT/JP2020/025291 WO2021039089A1 (ja) 2019-08-29 2020-06-26 半導体素子形成方法および基板処理装置
CN202080060033.9A CN114303243A (zh) 2019-08-29 2020-06-26 半导体元件形成方法及基板处理装置
KR1020227008376A KR20220041221A (ko) 2019-08-29 2020-06-26 반도체 소자 형성 방법 및 기판 처리 장치
US17/638,879 US20220310406A1 (en) 2019-08-29 2020-06-26 Semiconductor device forming method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019157007A JP7344049B2 (ja) 2019-08-29 2019-08-29 半導体装置形成方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2021034691A JP2021034691A (ja) 2021-03-01
JP7344049B2 true JP7344049B2 (ja) 2023-09-13

Family

ID=74677732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019157007A Active JP7344049B2 (ja) 2019-08-29 2019-08-29 半導体装置形成方法および基板処理装置

Country Status (5)

Country Link
US (1) US20220310406A1 (ja)
JP (1) JP7344049B2 (ja)
KR (1) KR20220041221A (ja)
CN (1) CN114303243A (ja)
WO (1) WO2021039089A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023169532A (ja) * 2022-05-17 2023-11-30 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136097A (ja) 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2015084400A (ja) 2013-09-18 2015-04-30 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
JP2015153941A (ja) 2014-02-17 2015-08-24 東京エレクトロン株式会社 半導体装置の製造方法
US20160163556A1 (en) 2014-12-04 2016-06-09 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP2019519107A (ja) 2016-05-27 2019-07-04 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190988B1 (en) * 1998-05-28 2001-02-20 International Business Machines Corporation Method for a controlled bottle trench for a dram storage node
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
KR100744071B1 (ko) * 2006-03-31 2007-07-30 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
TW200837888A (en) * 2007-03-02 2008-09-16 Promos Technologies Inc Method for fabricating capacitor
US8759907B2 (en) * 2011-04-26 2014-06-24 Nanya Technology Corp. Memory device having buried bit line and vertical transistor and fabrication method thereof
TWI462274B (zh) * 2011-12-08 2014-11-21 Inotera Memories Inc 記憶體陣列與其製作方法
TWI506766B (zh) * 2013-03-27 2015-11-01 Inotera Memories Inc 半導體電子元件結構及其製造方法
JP6980518B2 (ja) 2017-12-27 2021-12-15 キオクシア株式会社 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136097A (ja) 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2015084400A (ja) 2013-09-18 2015-04-30 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
JP2015153941A (ja) 2014-02-17 2015-08-24 東京エレクトロン株式会社 半導体装置の製造方法
US20160163556A1 (en) 2014-12-04 2016-06-09 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP2019519107A (ja) 2016-05-27 2019-07-04 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法

Also Published As

Publication number Publication date
WO2021039089A1 (ja) 2021-03-04
US20220310406A1 (en) 2022-09-29
CN114303243A (zh) 2022-04-08
JP2021034691A (ja) 2021-03-01
KR20220041221A (ko) 2022-03-31

Similar Documents

Publication Publication Date Title
US11921428B2 (en) Substrate processing method and substrate processing apparatus
US11367630B2 (en) Substrate cleaning method, substrate cleaning system, and memory medium
US10043652B2 (en) Substrate cleaning method, substrate cleaning system, and memory medium
US9953840B2 (en) Substrate processing method and substrate processing system
JP6425517B2 (ja) 基板処理方法、基板処理装置および記憶媒体
CN109309032B (zh) 基板处理方法以及基板处理装置
JP6013289B2 (ja) 半導体基板の洗浄方法および半導体基板の洗浄装置
US11851745B2 (en) Substrate processing method, substrate processing apparatus and pre-drying processing liquid
US10403518B2 (en) Substrate processing method, substrate processing apparatus and recording medium
JP2018026520A (ja) 液処理方法、基板処理装置、及び記憶媒体
JP7344049B2 (ja) 半導体装置形成方法および基板処理装置
JP6948840B2 (ja) 基板処理方法および基板処理装置
WO2024117072A1 (ja) 半導体素子形成方法
JP2022099686A (ja) 半導体素子形成方法および基板処理装置
JP2024079201A (ja) 半導体素子形成方法
KR102518117B1 (ko) 기판 처리 방법 및 기판 처리 장치
US20220301880A1 (en) Substrate processing method and substrate processing apparatus
WO2023008529A1 (ja) 基板処理方法及び基板処理装置
KR20240043072A (ko) 기판 처리 방법, 기판 처리 장치 및 기판 처리액
JP2024078250A (ja) 基板処理方法および基板処理装置
TW202209430A (zh) 基板處理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230901

R150 Certificate of patent or registration of utility model

Ref document number: 7344049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150