JP2015153941A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015153941A
JP2015153941A JP2014027498A JP2014027498A JP2015153941A JP 2015153941 A JP2015153941 A JP 2015153941A JP 2014027498 A JP2014027498 A JP 2014027498A JP 2014027498 A JP2014027498 A JP 2014027498A JP 2015153941 A JP2015153941 A JP 2015153941A
Authority
JP
Japan
Prior art keywords
gas
multilayer film
etching
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014027498A
Other languages
English (en)
Other versions
JP6230930B2 (ja
Inventor
塁 ▲高▼橋
塁 ▲高▼橋
Rui Takahashi
竜宇 石田
Ryuu Ishita
竜宇 石田
和樹 成重
Kazuki Narushige
和樹 成重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014027498A priority Critical patent/JP6230930B2/ja
Priority to CN201510078894.0A priority patent/CN104851795B/zh
Priority to KR1020150023071A priority patent/KR102038174B1/ko
Priority to US14/623,006 priority patent/US9337056B2/en
Publication of JP2015153941A publication Critical patent/JP2015153941A/ja
Application granted granted Critical
Publication of JP6230930B2 publication Critical patent/JP6230930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチング停止層上に設けられ、且つ、互いに異なる誘電率を有し、交互に積層された第１の膜及び第２の膜を含む多層膜を多層膜を高速、且つ、選択的にエッチングする方法を提供する。【解決手段】この方法は、（ａ）水素、臭化水素、及び三フッ化窒素を含み、且つ、炭化水素、フルオロカーボン、及びフルオロハイドロカーボンの少なくとも何れか１つを含む第１のガスを処理容器内に供給し、該第１のガスを励起させて、多層膜の表面から積層方向の途中位置まで該多層膜をエッチングする工程と、（ｂ）臭化水素を実質的に含まず、水素及び三フッ化窒素を含み、且つ、炭化水素、フルオロカーボン、及びフルオロハイドロカーボンの少なくとも何れか１つを含む第２のガスを処理容器内に供給し、該第２のガスを励起させて、多層膜の途中位置からエッチング停止層の表面まで該多層膜をエッチングする工程と、を含む。【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関するものである。
半導体装置の一種として、３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスが知られている。３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスの製造においては、誘電率の異なる二つの層が交互に設けられることによって構成される多層膜のエッチングを行って、当該多層膜に深いホールを形成する工程が行われる。このようなエッチングについては、下記の特許文献１に記載されている。
具体的に、特許文献１には、多層膜上にアモルファスシリコン製のマスクを有する被処理体に、ＣＨ２Ｆ２ガス、Ｎ２ガス、及びＮＦ３を含む処理ガスのプラズマに晒すメインエッチング工程と、ＣＨ２Ｆ２ガス、ＮＦ３、ＣＨ３Ｆ、及びＣＨ４を含む処理ガスのプラズマに晒すオーバーエッチング工程とを実施することにより、当該多層膜をエッチングすることが記載されている。
米国特許出願公開第２０１３／００５９４５０号明細書
ところで、上記のような多層膜のエッチングでは、エッチング速度が高速であることが望ましい。一方、多層膜の下方に配置される配線等を保護するために多層膜の下層にエッチング停止層が設けられる場合がある。このようなエッチング停止層が設けられた多層膜においてもエッチング速度を向上することが望ましいが、例えばエッチング速度向上に寄与するエッチングガスを添加して当該多層膜をエッチングした場合には、エッチング停止層まで大きく削れてしまう恐れがある。
したがって、本技術分野においては、多層膜を高速、且つ、選択的にエッチングする方法が要請されている。
一側面においては、エッチング停止層上に設けられ、且つ、互いに異なる誘電率を有し、交互に積層された第１の膜及び第２の膜を含む多層膜を、プラズマ処理装置の処理容器内において、マスクを介してエッチングする半導体装置の製造方法が提供される。この方法は、（ａ）水素、臭化水素、及び三フッ化窒素を含み、且つ、炭化水素、フルオロカーボン、及びフルオロハイドロカーボンの少なくとも何れか１つを含む第１のガスを処理容器内に供給し、該第１のガスを励起させて、多層膜を該多層膜の表面から積層方向の途中位置までエッチングする工程と、（ｂ）臭化水素を実質的に含まず、水素及び三フッ化窒素を含み、且つ、炭化水素、フルオロカーボン、及びフルオロハイドロカーボンの少なくとも何れか１つを含む第２のガスを処理容器内に供給し、該第２のガスを励起させて、多層膜を該多層膜の途中位置からエッチング停止層の表面までエッチングする工程と、を含む。
上記方法の工程（ａ）では、第１のガスが励起されることによって、多層膜がその表面から積層方向の途中位置までエッチングされる。当該工程（ａ）では、主に臭素及びフッ素の活性種によって多層膜が高速にエッチングされる。次いで、工程（ｂ）では、第２のガスが励起されることによって、多層膜が前記途中位置からエッチング停止層の表面までエッチングされる。この第２のガスには臭化水素が実質的に含まれていないので、工程（ｂ）では、主にフッ素の活性種によって多層膜がエッチングされる。当該工程（ｂ）においてエッチング停止層までエッチングが達すると、フッ素とエッチング停止層の組成物との化合物が反応生成物として生成される。一般的に、この反応生成物の沸点は、臭素とエッチング停止層を構成する組成物との化合物の沸点よりも高い沸点を有している。このため、工程（ｂ）では、この反応生成物が揮発せずに、エッチング停止層の表面に大量に堆積し、その結果、エッチング停止層のエッチングが抑制される。このように、上記方法では、多層膜の途中位置まではエッチングガスとして臭化水素及び三フッ化窒素を用いてエッチングすることにより、多層膜のエッチング速度を向上することができる。一方、多層膜の途中位置からはエッチングガスとして三フッ化窒素を用いてエッチングすることによりエッチング停止層に対する多層膜のエッチングの選択比を確保することができる。したがって、上記方法では、多層膜を高速、且つ、選択的にエッチングすることができる。
一形態では、多層膜を該多層膜の表面から積層方向の途中位置までエッチングする工程においては、処理容器内の圧力を第１の圧力に設定し、多層膜を該多層膜の途中位置からエッチング停止層の表面までエッチングする工程においては、処理容器内の圧力を第１の圧力よりも高い圧力である第２の圧力に設定してもよい。高い圧力下では多層膜のエッチング速度は維持されるが、エッチング停止層のエッチング速度は相対的に低下する。本形態では、上記工程（ｂ）において、処理容器内の圧力が相対的に高い第２の圧力に設定されるので、エッチング停止層に対する多層膜のエッチングの選択比を改善することができる。即ち、本形態では、多層膜をより選択的にエッチングすることができる。
一形態では、エッチング停止層は、金属を含有する絶縁層であってもよい。また、一形態では、エッチング停止層は、酸化アルミニウムを含有していてもよい。
一形態では、第１のガス及び第２のガスには、実質的に窒素ガス（Ｎ２）が含まれないようにしてもよい。本形態によれば、被エッチング領域のエッチングが側方に進行することで発生する形状不良、いわゆるボーイングを抑制することができ、また、マスクに対する多層膜のエッチングの選択比を改善することができる。
一形態では、多層膜を該多層膜の表面から積層方向の途中位置までエッチングする工程、及び、多層膜を該多層膜の途中位置からエッチング停止層の表面までエッチングする工程においては、多層膜を摂氏１０度以下の温度に保った状態で該多層膜をエッチングしてもよい。多層膜の温度を低下させることにより、ガスの活性種が多層膜に対して吸着される確率を増加させることができるので、多層膜のエッチング速度を向上させることができる。また、多層膜の温度を低下させることよって反応生成物の揮発を抑制することができるので、エッチング停止層に対する多層膜のエッチングの選択比を改善することができる。したがって、本形態では、多層膜をより高速、且つ、選択的にエッチングすることができる。
一形態では、フルオロカーボンは、Ｃ３Ｆ８、Ｃ４Ｆ６、又はＣ４Ｆ８であってもよく、フルオロハイドロカーボンは、ＣＨ２Ｆ２、ＣＨ３Ｆ、又はＣＨＦ３であってもよい。また、一形態では、第１の膜は酸化シリコン膜であり、第２の膜は窒化シリコン膜であってもよく、第１の膜は酸化シリコン膜であり、第２の膜はポリシリコン膜であってもよい。一形態では、第１の膜と第２の膜は、合計２４層以上積層されていてもよい。一形態では、マスクは、アモルファスカーボン製であってもよい。
以上説明したように、本発明の種々の側面及び種々の形態によれば、多層膜を高速、且つ、選択的にエッチングすることができる。
一実施形態に係る半導体装置の製造方法を示す流れ図である。 工程ＳＴ１において準備されるウエハの一例を示す図である。 プラズマ処理装置の一例を概略的に示す図である。 図３に示すバルブ群、流量制御器群、及びガスソース群を詳細に示す図である。 工程ＳＴ２においてエッチングされたウエハを示す図である。 工程ＳＴ３においてエッチングされたウエハを示す図である。 実験例１〜４によって得られた結果を示す図である。 実験例５によって得られた結果を示す図である。 実験例６によって得られた結果を示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る半導体装置の製造方法、特に、一実施形態に係る多層膜のエッチング方法を示す流れ図である。具体的には、図１に示す方法ＭＴ１は、例えば、３次元構造を有するＮＡＮＤフラッシュメモリの製造に用いることができるものであり、工程ＳＴ１、工程ＳＴ２、工程ＳＴ３を含んでいる。
工程ＳＴ１は、被処理体（以下、「ウエハ」という）Ｗを準備する工程である。図２は、工程ＳＴ１において準備されるウエハＷの一例を示す図である。図２に示すウエハＷは、エッチング停止層ＥＳＬ、多層膜ＩＬ、及び、マスクＣＭを有する。エッチング停止層ＥＳＬは、基板上に設けられた金属を含有する絶縁膜であり得る。具体的には、エッチング停止層ＥＳＬは、酸化アルミニウム（ＡｌＯ）やジルコニア（ＺｒＯ）といった金属により構成され得る。エッチング停止層ＥＳＬは、多層膜ＩＬのエッチングをその表面で停止させるために設けられている。
エッチング停止層ＥＳＬ上には、多層膜ＩＬが設けられている。多層膜ＩＬは、誘電率の異なる二つの誘電体膜ＩＬ１及びＩＬ２が交互に積層された構造を有している。一実施形態では、誘電体膜ＩＬ１は酸化シリコン膜であり、誘電体膜ＩＬ２は窒化シリコン膜であり得る。別の一実施形態では、誘電体膜ＩＬ１は酸化シリコン膜であり、誘電体膜ＩＬ２はポリシリコン膜であり得る。誘電体膜ＩＬ１の厚みは、例えば、５ｎｍ〜５０ｎｍであり、誘電体膜ＩＬ２の厚みは、例えば、１０ｎｍ〜７５ｎｍである。誘電体膜ＩＬ１及びＩＬ２は、合計２４層以上積層されていてもよい。多層膜ＩＬ上には、マスクＣＭが設けられている。マスクＣＭは、多層膜ＩＬにホールといった深いスペースを形成するためのパターンを有している。マスクＣＭは、例えば、アモルファスカーボン製であり得る。
再び図１を参照する。方法ＭＴ１の工程ＳＴ１では、ウエハＷがプラズマ処理装置の処理容器内に準備される。一例においては、プラズマ処理装置は容量結合型プラズマ処理装置であり得る。以下、方法ＭＴ１の実施に用いることが可能なプラズマ処理装置の一例について説明する。図３は、プラズマ処理装置の一例を概略的に示す図であり、当該プラズマ処理装置の縦断面における構造を示している。
図３に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２の内壁面は、陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、絶縁材料から構成された略円筒上の支持部１４が設けられている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。支持部１４は、処理容器１２内に設けられた載置台ＰＤを支持している。具体的には、図３に示すように、支持部１４は、当該支持部１４の内壁面において載置台ＰＤを支持し得る。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極（電極部）１６及び支持部１８を含み得る。下部電極１６は、例えばアルミニウムといった金属から構成されており、略円盤形状をなしている。この下部電極１６の上面の上には、支持部１８が設けられている。
支持部１８は、ウエハＷを支持するものであり、ベース部１８ａ及び静電チャック１８ｂを含んでいる。ベース部１８ａは、例えばアルミニウムといった金属製から構成されており、略円盤形状をなしている。ベース部１８ａは、下部電極１６上に設置されており、下部電極１６に電気的に接続されている。静電チャック１８ｂは、ベース部１８ａの上に設けられている。静電チャック１８ｂは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャック１８ｂの電極には、直流電源２２が電気的に接続されている。この静電チャック１８ｂは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着保持することができる。
支持部１８のベース部１８ａの周縁部上には、ウエハＷの周縁及び静電チャック１８ｂを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
ベース部１８ａの内部には、冷媒流路２４が設けられている。冷媒流路２４は、一実施形態に係る温調機構を構成している。冷媒流路２４には、外部に設けられたチラーユニットから配管２６ａ，２６ｂを介して所定温度の冷媒が循環供給される。このように循環される冷媒の温度を制御することにより、支持部１８上によって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック１８ｂの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極１６と上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極１６との間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが画成されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。この上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は、処理空間Ｓに面しており、複数のガス吐出孔３４ａを画成している。この電極板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から構成され得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。図４は、図３に示すバルブ群、流量制御器群、及びガスソース群を詳細に示す図である。図４に示すように、ガスソース群４０は、複数（Ｎ個）のガスソース４０１〜４０６を含んでいる。ガスソース４０１〜４０６はそれぞれ、水素ガス（Ｈ２）、臭化水素ガス（ＨＢｒ）、三フッ化窒素ガス（ＮＦ３）、炭化水素ガス、フルオロカーボンガス、及びフルオロハイドロカーボンガスのソースである。なお、炭化水素ガスとしては、メタンガス（ＣＨ４）が例示される。また、フルオロカーボンガスとしては、Ｃ３Ｆ８ガス、Ｃ４Ｆ６ガス、又はＣ４Ｆ８ガスが例示され、フルオロハイドロカーボンガスとしては、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、又はＣＨＦ３ガスが例示される。
流量制御器群４４は、複数（Ｎ個）の流量制御器４４１〜４４６を含んでいる。流量制御器４４１〜４４６は、対応のガスソースから供給されるガスの流量を制御する。これら流量制御器４４１〜４４６は、マスフローコントローラ（ＭＦＣ）であってもよく、ＦＣＳであってもよい。バルブ群４２は、複数（Ｎ個）のバルブ４２１〜４２６を含んでいる。ガスソース４０１〜４０６はそれぞれ、流量制御器４４１〜４４６及びバルブ４２１〜４２６を介して、ガス供給管３８に接続されている。ガスソース４０１〜４０６のガスは、ガス供給管３８からガス拡散室３６ａに至り、ガス通流孔３６ｂ及びガス吐出孔３４ａを介して処理空間Ｓに吐出される。
図３に戻り、プラズマ処理装置１０は、接地導体１２ａを更に備え得る。接地導体１２ａは、略円筒状をなしており、処理容器１２の側壁から上部電極３０の高さ位置よりも上方に延びるように設けられている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側においては、支持部１４と処理容器１２の内壁との間に排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方において処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
処理容器１２の内壁には、導電性部材（ＧＮＤブロック）５６が設けられている。導電性部材５６は、高さ方向においてウエハＷと略同じ高さに位置するように、処理容器１２の内壁に取り付けられている。この導電性部材５６は、グランドにＤＣ的に接続されており、異常放電防止効果を発揮する。なお、導電性部材５６はプラズマ生成領域に設けられていればよく、その設置位置は図３に示す位置に限られるものではない。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては６０ＭＨｚの高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して下部電極１６に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、即ち高周波バイアス電力を発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、一例においては４００ｋＨｚの高周波電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極１６に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路である。
また、プラズマ処理装置１０は、直流電源部７０を更に備えている。直流電源部７０は、上部電極３０に接続されている。直流電源部７０は、負の直流電圧を発生し、当該直流電圧を上部電極３０に与えることが可能である。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示すことができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
具体的に、制御部Ｃｎｔは、流量制御器４４１〜４４６、バルブ４２１〜４２６、排気装置５０、チラーユニットに制御信号を送出し、工程ＳＴ２及び工程ＳＴ３のエッチング時に処理ガスが処理容器１２内に供給され、当該処理容器１２内の圧力が設定された圧力となり、且つ、ウエハＷの温度が設定された温度となるように、制御を実行する。
また、一実施形態において、制御部Ｃｎｔは、第１の高周波電源６２からの高周波電力が、当該高周波電力のＯＮとＯＦＦがパルス状に切り換えられて下部電極１６に供給されるよう、第１の高周波電源６２に制御信号を送出することができる。また、制御部Ｃｎｔは、高周波電力がＯＮとなっている期間よりも絶対値の大きな負の直流電圧が、高周波電力がＯＦＦになっている期間に上部電極３０に印加されるよう、直流電源部７０に制御信号を送出することができる。なお、第１の高周波電源６２の高周波電力のＯＮ及びＯＦＦの周波数は、例えば、１ｋＨｚ〜９０ｋＨｚである。ここで、高周波電力のＯＮ及びＯＦＦの周波数とは、第１の高周波電源６２の高周波電力がＯＮの期間とＯＦＦの期間とからなる期間を１周期とする周波数である。また、１周期において高周波電力がＯＮの期間が占めるデューティー比は、例えば、５０％〜９０％である。また、直流電源部の直流電圧値の切り替えは、第１の高周波電源６２の高周波電力のＯＮ及びＯＦＦの切り換えに同期され得る。
再び図１を参照して、方法ＭＴ１の説明を続ける。工程ＳＴ１では、載置台ＰＤ上に配置されたウエハＷが静電チャック１８ｂによって吸着保持される。次いで、方法ＭＴ１では、工程ＳＴ２が行われる。
工程ＳＴ２では、第１のガスが処理容器１２内で励起され、多層膜ＩＬの表面から積層方向の途中位置まで多層膜ＩＬがエッチングされる。このため、ガスソース群４０からの第１のガスが処理容器１２内に供給される。この第１のガスは、水素（Ｈ２）、臭化水素（ＨＢｒ）、及び三フッ化窒素（ＮＦ３）を含み、且つ、炭化水素、フルオロカーボン、及びフルオロハイドロカーボンの少なくとも何れか１つを含む。なお、炭化水素ガスとしては、メタンガス（ＣＨ４）を用い得る。また、フルオロカーボンガスとしては、Ｃ３Ｆ８ガス、Ｃ４Ｆ６ガス、又はＣ４Ｆ８ガスを、フルオロハイドロカーボンガスとしては、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、又はＣＨＦ３ガスを用い得る。一例では、第１のガスは、Ｈ２ガス、ＨＢｒガス、ＮＦ３ガス、ＣＨ２Ｆ２ガス、ＣＨ４ガスを含む混合ガスである。工程ＳＴ２においては、例えばＨ２ガスの流量が１００ｓｃｃｍ〜３４０ｓｃｃｍの範囲の流量に設定され、ＨＢｒガスの流量が５０ｓｃｃｍ〜１００ｓｃｃｍの範囲に設定され、ＮＦ３ガスの流量が８０ｓｃｃｍ〜１８０ｓｃｃｍの範囲の流量に設定され、ＣＨ２Ｆ２ガスの流量が５０ｓｃｃｍ〜１２０ｓｃｃｍの範囲の流量に設定され、ＣＨ４ガスの流量が４０ｓｃｃｍ〜９０ｓｃｃｍの範囲の流量に設定されてもよい。一実施形態においては、工程ＳＴ２では処理容器１２内の圧力が第１の圧力に設定される。第１の圧力は、例えば６５ｍＴｏｒｒ（８．６７Ｐａ）とすることができる。また、工程ＳＴ２では、第１の高周波電源６２及び第２の高周波電源６４からの高周波電力が下部電極１６に与えられる。
この工程ＳＴ２では、処理容器１２内において第１のガスのプラズマが生成される。即ち、水素の活性種、フッ素の活性種、及び臭素の活性種等が発生する。これらの活性種によって、図５に示すように、マスクＣＭの開口部の下方において、多層膜ＩＬがエッチングされる。これにより、多層膜ＩＬにホールＨＬが形成される。多層膜ＩＬがエッチングされる際には、第１のガスに由来する堆積物がホールＨＬを画成する側壁面ＩＬａに形成される。これにより、側壁面ＩＬａが側方にエッチングされることが抑制され、側壁面ＩＬａにボーイングが発生することが抑制される。また、工程ＳＴ２では、第１のガスに含まれる臭化水素によって多層膜ＩＬのエッチングが促進されるので、多層膜ＩＬのエッチングレートが高められる。更に、第１のガスには、水素の活性種が含まれているので、誘電体膜ＩＬ２が窒化シリコン膜である場合には、当該誘電体膜ＩＬ２のエッチングレートが大きくなる。その結果、多層膜ＩＬのエッチングレートが更に高められる。
次いで、方法ＭＴ１では工程ＳＴ３が行われる。工程ＳＴ３では、第２のガスが処理容器１２内で励起され、工程ＳＴ２においてエッチングが終了した位置、即ち多層膜ＩＬの積層方向の途中位置からエッチング停止層ＥＳＬの表面まで多層膜ＩＬがエッチングされる。このため、ガスソース群４０から第２のガスが処理容器１２内に供給される。この第２のガスは、水素（Ｈ２）、及び三フッ化窒素（ＮＦ３）を含み、且つ、炭化水素、フルオロカーボン、及びフルオロハイドロカーボンの少なくとも何れか１つを含むが、臭化水素（ＨＢｒ）を実質的に含んでいない。ここで、ＨＢｒを含んでいないとは、ＨＢｒを一切含まないことのみならず、工程ＳＴ３のエッチングに影響を与えない程度に極めて微量のＨＢｒを含んでいることを包含する意味である。一実施形態においては、工程ＳＴ３では処理容器１２内の圧力が第２の圧力に設定される。第２の圧力は、第１の圧力よりも高い圧力であり、例えば８０ｍＴｏｒｒ（１０．６７Ｐａ）とすることができる。
なお、第２のガスにおいて炭化水素ガスとしては、メタンガス（ＣＨ４）を用い得る。また、フルオロカーボンガスとしては、Ｃ３Ｆ８ガス、Ｃ４Ｆ６ガス、又はＣ４Ｆ８ガスを、フルオロハイドロカーボンガスとしては、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、又はＣＨＦ３ガスを用い得る。一例では、第２のガスは、Ｈ２ガス、ＮＦ３ガス、ＣＨ２Ｆ２ガス、ＣＨ４ガスを含む混合ガスである。工程ＳＴ３においては、例えばＨ２ガスの流量が１００ｓｃｃｍ〜３４０ｓｃｃｍの範囲の流量に設定され、ＮＦ３ガスの流量が８０ｓｃｃｍ〜１８０ｓｃｃｍの範囲の流量に設定され、ＣＨ２Ｆ２ガスの流量が５０ｓｃｃｍ〜１２０ｓｃｃｍの範囲の流量に設定され、ＣＨ４ガスの流量が４０ｓｃｃｍ〜９０ｓｃｃｍの範囲の流量に設定されてもよい。また、工程ＳＴ３では、第１の高周波電源６２及び第２の高周波電源６４からの高周波電力が下部電極１６に与えられる。
この工程ＳＴ３では、処理容器１２内において第２のガスのプラズマが生成される。即ち、主にフッ素の活性種、及び水素の活性種が発生する。これらの活性種によって、マスクＣＭの開口部の下方において、多層膜ＩＬがその積層方向の途中位置からエッチングされる。多層膜ＩＬがエッチングされる際には、第２のガスに由来する堆積物がホールＨＬを画成する側壁面ＩＬａに形成される。これにより、側壁面ＩＬａが側方にエッチングされることが抑制され、側壁面ＩＬａにボーイングが発生することが抑制される。この工程ＳＴ３によって、図６に示すように、多層膜ＩＬのマスクＣＭの開口部の下方に位置する部分がエッチング停止層ＥＳＬの表面までエッチングされる。
工程ＳＴ３において、エッチング停止層ＥＳＬまでエッチングが達すると、第２のガスに含まれるフッ素とエッチング停止層ＥＳＬに含まれる組成物との化合物が反応生成物として生成される。一般的にフッ素の化合物は、臭素の化合物よりも高い沸点を有しているので、この化合物は揮発せずにエッチング停止層ＥＳＬの表面に大量に堆積する。これにより、エッチング停止層ＥＳＬの表面には、フッ素とエッチング停止層ＥＳＬに含まれる組成物との化合物によって構成される保護膜ＰＦが形成される。エッチング停止層ＥＳＬが酸化アルミニウムによって構成されている場合には、この保護膜ＰＦはフッ化アルミニウム（ＡｌＦ）膜となる。このフッ化アルミニウムの沸点は、臭素と酸化アルミニウムとの化合物である臭化アルミニウム（ＡｌＢｒ）の沸点よりもおよそ５倍高く、揮発しにくい性質を有している。工程ＳＴ３では、エッチング停止層ＥＳＬまでエッチングが達した以降は、この保護膜ＰＦによりエッチング停止層ＥＳＬのエッチングが抑制される。その結果、エッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比が向上する。
なお、第１のガス及び第２のガスには、窒素ガス（Ｎ２）が実質的に含まれないようにしてもよい。第１のガス及び第２のガスにＮ２ガスが実質的に含まれないようにすることで、側壁面ＩＬａにボーイングが発生することを抑制でき、また、マスクＣＭに対する多層膜ＩＬのエッチングの選択比を改善することができる。
また、一実施形態では、ウエハＷ、即ち多層膜ＩＬの温度を摂氏１０度以下に保った状態で工程ＳＴ２及び工程ＳＴ３におけるエッチングを行ってもよい。このようにウエハＷの温度を低温にした状態でエッチングをすることにより、多層膜ＩＬのエッチングレートを低減させることなく、エッチング停止層ＥＳＬのエッチングレートを低減することができる。その結果、エッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比を向上することができる。
次に、上述した実施形態の方法を用いた実験例について説明する。
まず、エッチングレート及び選択比の処理ガスに対する依存性について評価した。実験例１〜４では、配合が異なるガスのプラズマを図１に示すプラズマ処理装置１０の処理容器１２内で発生させ、多層膜ＩＬ及びエッチング停止層ＥＳＬをそれぞれエッチングした。そして、これらの実験例によって得られた多層膜ＩＬ及びエッチング停止層ＥＳＬのエッチングレート、並びにエッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比について評価した。実験例１〜４では、多層膜ＩＬの誘電体膜ＩＬ１としては酸化シリコン膜を用い、誘電体膜ＩＬ２としてはポリシリコン膜を用いた。エッチング停止層ＥＳＬとしては、ＡｌＯ膜を用いた。
実験例１〜４では、エッチング用の処理ガスとして、それぞれ以下のような流量で各種ガスを処理容器１２内に供給した。処理ガスの流量を除く処理条件については全て同一の条件とした。
（実験例１の処理条件）
・Ｈ２ガスの流量：１７０ｓｃｃｍ
・ＨＢｒガスの流量：８０ｓｃｃｍ
・ＮＦ３ガスの流量：１４０ｓｃｃｍ
・ＣＨ４ガスの流量：７０ｓｃｃｍ
・ＣＨ２Ｆ２ガスの流量：９０ｓｃｃｍ
・Ｎ２ガスの流量：０ｓｃｃｍ
（実験例２の処理条件）
・Ｈ２ガスの流量：１７０ｓｃｃｍ
・ＨＢｒガスの流量：０ｓｃｃｍ
・ＮＦ３ガスの流量：１４０ｓｃｃｍ
・ＣＨ４ガスの流量：７０ｓｃｃｍ
・ＣＨ２Ｆ２ガスの流量：９０ｓｃｃｍ
・Ｎ２ガスの流量：０ｓｃｃｍ
（実験例３の処理条件）
・Ｈ２ガスの流量：１７０ｓｃｃｍ
・ＨＢｒガスの流量：０ｓｃｃｍ
・ＮＦ３ガスの流量：１４０ｓｃｃｍ
・ＣＨ４ガスの流量：７０ｓｃｃｍ
・ＣＨ２Ｆ２ガスの流量：９０ｓｃｃｍ
・Ｎ２ガスの流量：１２０ｓｃｃｍ
（実験例４の処理条件）
・Ｈ２ガスの流量：２９０ｓｃｃｍ
・ＨＢｒガスの流量：０ｓｃｃｍ
・ＮＦ３ガスの流量：１４０ｓｃｃｍ
・ＣＨ４ガスの流量：７０ｓｃｃｍ
・ＣＨ２Ｆ２ガスの流量：９０ｓｃｃｍ
・Ｎ２ガスの流量：０ｓｃｃｍ
図７（ａ）は実験例１〜４によって得られた多層膜ＩＬ及びエッチング停止層ＥＳＬのエッチングレートを示している。図７（ｂ）は実験例１〜４によって得られたエッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比を示している。図７（ａ）に示すように、ＨＢｒガスが添加された処理ガスを用いた実験例１では、実験例２〜４と比較して多層膜ＩＬのエッチングレートが向上したが、エッチング停止層ＥＳＬのエッチングレートも増加した。その結果、実験例１では、図７（ｂ）に示すように、エッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比が低くなることが確認された。これに対し、ＨＢｒガスを含まない処理ガスを用いた実験例２〜４では、実験例１と比較して多層膜ＩＬのエッチングレートが若干減少したものの、エッチング停止層ＥＳＬのエッチングレートが相対的に大きく減少した。その結果、図７（ｂ）に示すように、エッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比が向上することが確認された。特に、Ｈ２ガスが最も多く添加された処理ガスを用いた実験例４では、実験例１と比較してエッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比をおよそ４．２倍に向上できることが確認された。
次に、エッチングレート及び選択比の温度依存性について評価した。実験例５では、多層膜ＩＬの温度を摂氏３０度、摂氏２０度、摂氏１０度、摂氏０度に変化させて、図１に示すプラズマ処理装置１０により多層膜ＩＬ及びエッチング停止層ＥＳＬをそれぞれエッチングした。そして、多層膜ＩＬ及びエッチング停止層ＥＳＬのエッチングレート、並びにエッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比について評価した。なお、多層膜ＩＬの温度を除く処理条件については全て同一の条件とした。
図８（ａ）は、実験例５によって得られた多層膜ＩＬ及びエッチング停止層ＥＳＬのエッチングレートを示している。図８（ｂ）は、実験例５によって得られたエッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比を示している。図８（ａ）に示すように、多層膜ＩＬの温度を低下させると、多層膜ＩＬのエッチングレートは向上するが、エッチング停止層ＥＳＬのエッチングレートは減少することが確認された。この結果から、多層膜ＩＬの温度を低下させることにより、エッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比を向上できることが確認された。
次に、エッチングレート及び選択比の圧力依存性について評価した。実験例６では、処理容器１２内の圧力を４０ｍＴｏｒｒ（５．３３Ｐａ）、６５ｍＴｏｒｒ（８．６７Ｐａ）、９０ｍＴｏｒｒ（１．２０Ｐａ）に設定した状態で、プラズマ処理装置１０により多層膜ＩＬ及びエッチング停止層ＥＳＬをエッチングした。そして、多層膜ＩＬ及びエッチング停止層ＥＳＬのエッチングレート、並びにエッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比について評価した。なお、処理容器１２内の圧力を除く処理条件については全て同一の条件とした。
図９（ａ）は、実験例６によって得られた多層膜ＩＬ及びエッチング停止層ＥＳＬのエッチングレートを示している。図９（ｂ）は、実験例６によって得られたエッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比を示している。図９（ａ）に示すように、多層膜ＩＬのエッチングレートは圧力依存性が低いのに対し、エッチング停止層ＥＳＬのエッチングレートは圧力に依存し、圧力が高いほどエッチングレートが低下する傾向があることが確認された。この結果から、図９（ｂ）に示すように、処理容器１２内の圧力を高く設定することにより、エッチング停止層ＥＳＬに対する多層膜ＩＬのエッチングの選択比を向上することができることが確認された。
以上、実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、プラズマ処理装置は、容量結合型プラズマ処理装置に限定されるものではなく、誘導結合型プラズマ処理装置であってもよく、或いは、マイクロ波を導波管及びアンテナを介して処理容器内に導入してプラズマを形成するプラズマ処理装置であってもよい。
１０…プラズマ処理装置、１２…処理容器、１６…下部電極、３０…上部電極、３８…ガス供給管、４０…ガスソース群、４２…バルブ群、４４…流量制御器群、６２…第１の高周波電源、６４…第２の高周波電源、ＣＭ…マスク、Ｃｎｔ…制御部、ＥＳＬ…エッチング停止層、ＩＬ…多層膜、ＩＬ１…誘電体膜、ＩＬ２…誘電体膜、ＰＤ…載置台、ＰＦ…保護膜、Ｓ…処理空間、Ｗ…ウエハ。

Claims (12)

  1. エッチング停止層上に設けられ、且つ、互いに異なる誘電率を有し、交互に積層された第１の膜及び第２の膜を含む多層膜を、プラズマ処理装置の処理容器内において、マスクを介してエッチングする半導体装置の製造方法であって、
    水素、臭化水素、及び三フッ化窒素を含み、且つ、炭化水素、フルオロカーボン、及びフルオロハイドロカーボンの少なくとも何れか１つを含む第１のガスを前記処理容器内に供給し、該第１のガスを励起させて、前記多層膜を該多層膜の表面から積層方向の途中位置までエッチングする工程と、
    臭化水素を実質的に含まず、水素及び三フッ化窒素を含み、且つ、炭化水素、フルオロカーボン、及びフルオロハイドロカーボンの少なくとも何れか１つを含む第２のガスを前記処理容器内に供給し、該第２のガスを励起させて、前記多層膜を該多層膜の前記途中位置から前記エッチング停止層の表面までエッチングする工程と、
    を含む、
    半導体装置の製造方法。
  2. 前記多層膜を該多層膜の表面から積層方向の途中位置までエッチングする工程においては、前記処理容器内の圧力を第１の圧力に設定し、
    前記多層膜を該多層膜の前記途中位置から前記エッチング停止層の表面までエッチングする工程においては、前記処理容器内の圧力を前記第１の圧力よりも高い圧力である第２の圧力に設定する、
    請求項１に記載の半導体装置の製造方法。
  3. 前記エッチング停止層は、金属を含有する絶縁層である、
    請求項１又は２に記載の半導体装置の製造方法。
  4. 前記エッチング停止層は、酸化アルミニウムを含有する、
    請求項１〜３の何れか一項に記載の半導体装置の製造方法。
  5. 前記第１のガス及び前記第２のガスは、実質的に窒素ガスを含まない、
    請求項１〜４の何れか一項に記載の半導体装置の製造方法。
  6. 前記多層膜を該多層膜の表面から積層方向の途中位置までエッチングする工程、及び、前記多層膜を該多層膜の前記途中位置から前記エッチング停止層の表面までエッチングする工程においては、前記多層膜を摂氏１０度以下の温度に保った状態で該多層膜をエッチングする、
    請求項１〜５の何れか一項に記載の半導体装置の製造方法。
  7. 前記フルオロカーボンは、Ｃ３Ｆ８、Ｃ４Ｆ６、又はＣ４Ｆ８である、
    請求項１〜６の何れか一項に記載の半導体装置の製造方法。
  8. 前記フルオロハイドロカーボンは、ＣＨ２Ｆ２、ＣＨ３Ｆ、又はＣＨＦ３である、
    請求項１〜７の何れか一項に記載の半導体装置の製造方法。
  9. 前記第１の膜は酸化シリコン膜であり、前記第２の膜は窒化シリコン膜である、
    請求項１〜８の何れか一項に記載の半導体装置の製造方法。
  10. 前記第１の膜は酸化シリコン膜であり、前記第２の膜はポリシリコン膜である、
    請求項１〜８の何れか一項に記載の半導体装置の製造方法。
  11. 前記第１の膜と前記第２の膜は、合計２４層以上積層されている、
    請求項１〜１０の何れか一項に記載の半導体装置の製造方法。
  12. 前記マスクは、アモルファスカーボン製である、
    請求項１〜１１の何れか一項に記載の半導体装置の製造方法。
JP2014027498A 2014-02-17 2014-02-17 半導体装置の製造方法 Active JP6230930B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014027498A JP6230930B2 (ja) 2014-02-17 2014-02-17 半導体装置の製造方法
CN201510078894.0A CN104851795B (zh) 2014-02-17 2015-02-13 半导体器件的制造方法
KR1020150023071A KR102038174B1 (ko) 2014-02-17 2015-02-16 반도체 장치의 제조 방법
US14/623,006 US9337056B2 (en) 2014-02-17 2015-02-16 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014027498A JP6230930B2 (ja) 2014-02-17 2014-02-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015153941A true JP2015153941A (ja) 2015-08-24
JP6230930B2 JP6230930B2 (ja) 2017-11-15

Family

ID=53798717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027498A Active JP6230930B2 (ja) 2014-02-17 2014-02-17 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9337056B2 (ja)
JP (1) JP6230930B2 (ja)
KR (1) KR102038174B1 (ja)
CN (1) CN104851795B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170073504A (ko) * 2015-12-18 2017-06-28 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20170074784A (ko) 2015-12-22 2017-06-30 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2018026381A (ja) * 2016-08-08 2018-02-15 株式会社アルバック 半導体デバイス及びエッチングストップ層の形成方法
JP2018195846A (ja) * 2018-08-08 2018-12-06 東京エレクトロン株式会社 エッチング装置
JP2019117876A (ja) * 2017-12-27 2019-07-18 東京エレクトロン株式会社 エッチング方法
US10381237B2 (en) 2015-12-18 2019-08-13 Tokyo Electron Limited Etching method
JP2021507538A (ja) * 2017-12-21 2021-02-22 マイクロン テクノロジー，インク． 半導体デバイス構造を処理する方法および関連するシステム
JP2021034691A (ja) * 2019-08-29 2021-03-01 株式会社Ｓｃｒｅｅｎホールディングス 半導体装置形成方法および基板処理装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6410592B2 (ja) * 2014-12-18 2018-10-24 東京エレクトロン株式会社 プラズマエッチング方法
JP6604833B2 (ja) * 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
JP2019121750A (ja) * 2018-01-11 2019-07-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN109461743A (zh) * 2018-10-16 2019-03-12 武汉华星光电半导体显示技术有限公司 显示面板、等离子体蚀刻方法以及系统
JP6778822B2 (ja) * 2018-10-26 2020-11-04 株式会社日立ハイテク プラズマ処理方法
US11488859B2 (en) * 2019-12-27 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2022034956A (ja) * 2020-08-19 2022-03-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
TW202232567A (zh) * 2020-10-30 2022-08-16 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
CN114908326B (zh) * 2022-05-06 2024-06-21 北京北方华创微电子装备有限公司 半导体工艺设备及形成叠层薄膜结构的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265724A (ja) * 1986-03-27 1987-11-18 ゼネラル・エレクトリツク・カンパニイ 誘電体エツチング停止材を用いたフレ−ムなしのビア開口形成法
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
JP2006041523A (ja) * 2004-07-23 2006-02-09 Air Products & Chemicals Inc フッ素利用率を増大させる方法
JP2012505530A (ja) * 2008-10-07 2012-03-01 アプライド マテリアルズ インコーポレイテッド 窒化シリコンの選択エッチング
WO2013046050A2 (en) * 2011-09-30 2013-04-04 Tokyo Electron Limited Dry cleaning method for recovering etch process condition
JP2013080909A (ja) * 2011-09-06 2013-05-02 Lam Research Corporation ３ｄフラッシュ構造用のエッチングプロセス
JP2013529838A (ja) * 2010-06-11 2013-07-22 東京エレクトロン株式会社 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法
JP2014017406A (ja) * 2012-07-10 2014-01-30 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
JP5623104B2 (ja) * 2010-03-18 2014-11-12 東京エレクトロン株式会社 基板洗浄装置及び基板洗浄方法
JP5537324B2 (ja) * 2010-08-05 2014-07-02 株式会社東芝 半導体装置の製造方法
CN102826504B (zh) * 2011-06-14 2014-05-21 中国科学院微电子研究所 纳米线制造方法
WO2013118660A1 (ja) * 2012-02-09 2013-08-15 東京エレクトロン株式会社 半導体製造装置の製造方法及び半導体製造装置
JP6004420B2 (ja) * 2012-03-14 2016-10-05 国立研究開発法人産業技術総合研究所 不揮発性化合物の除去方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265724A (ja) * 1986-03-27 1987-11-18 ゼネラル・エレクトリツク・カンパニイ 誘電体エツチング停止材を用いたフレ−ムなしのビア開口形成法
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
JP2006041523A (ja) * 2004-07-23 2006-02-09 Air Products & Chemicals Inc フッ素利用率を増大させる方法
JP2012505530A (ja) * 2008-10-07 2012-03-01 アプライド マテリアルズ インコーポレイテッド 窒化シリコンの選択エッチング
JP2013529838A (ja) * 2010-06-11 2013-07-22 東京エレクトロン株式会社 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法
JP2013080909A (ja) * 2011-09-06 2013-05-02 Lam Research Corporation ３ｄフラッシュ構造用のエッチングプロセス
WO2013046050A2 (en) * 2011-09-30 2013-04-04 Tokyo Electron Limited Dry cleaning method for recovering etch process condition
JP2014528642A (ja) * 2011-09-30 2014-10-27 東京エレクトロン株式会社 エッチング処理条件を回復させる乾式クリーニング方法
JP2014017406A (ja) * 2012-07-10 2014-01-30 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017118091A (ja) * 2015-12-18 2017-06-29 東京エレクトロン株式会社 エッチング方法
KR20170073504A (ko) * 2015-12-18 2017-06-28 도쿄엘렉트론가부시키가이샤 에칭 방법
TWI723096B (zh) * 2015-12-18 2021-04-01 日商東京威力科創股份有限公司 蝕刻方法
KR102100011B1 (ko) * 2015-12-18 2020-04-10 도쿄엘렉트론가부시키가이샤 에칭 방법
US10381237B2 (en) 2015-12-18 2019-08-13 Tokyo Electron Limited Etching method
US10410877B2 (en) 2015-12-22 2019-09-10 Tokyo Electron Limited Etching method
KR20170074784A (ko) 2015-12-22 2017-06-30 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2018026381A (ja) * 2016-08-08 2018-02-15 株式会社アルバック 半導体デバイス及びエッチングストップ層の形成方法
JP2021507538A (ja) * 2017-12-21 2021-02-22 マイクロン テクノロジー，インク． 半導体デバイス構造を処理する方法および関連するシステム
JP7065192B2 (ja) 2017-12-21 2022-05-11 マイクロン テクノロジー，インク． 半導体デバイス構造を処理する方法および関連するシステム
JP2019117876A (ja) * 2017-12-27 2019-07-18 東京エレクトロン株式会社 エッチング方法
JP2018195846A (ja) * 2018-08-08 2018-12-06 東京エレクトロン株式会社 エッチング装置
JP2021034691A (ja) * 2019-08-29 2021-03-01 株式会社Ｓｃｒｅｅｎホールディングス 半導体装置形成方法および基板処理装置
WO2021039089A1 (ja) * 2019-08-29 2021-03-04 株式会社Ｓｃｒｅｅｎホールディングス 半導体素子形成方法および基板処理装置
JP7344049B2 (ja) 2019-08-29 2023-09-13 株式会社Ｓｃｒｅｅｎホールディングス 半導体装置形成方法および基板処理装置

Also Published As

Publication number Publication date
US20150235862A1 (en) 2015-08-20
KR102038174B1 (ko) 2019-10-29
US9337056B2 (en) 2016-05-10
KR20150097416A (ko) 2015-08-26
CN104851795B (zh) 2017-10-20
JP6230930B2 (ja) 2017-11-15
CN104851795A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
JP6230930B2 (ja) 半導体装置の製造方法
JP6211947B2 (ja) 半導体装置の製造方法
JP6423643B2 (ja) 多層膜をエッチングする方法
JP6568822B2 (ja) エッチング方法
JP6140575B2 (ja) 半導体装置の製造方法
JP6267953B2 (ja) 半導体装置の製造方法
JP6328524B2 (ja) エッチング方法
JP6529357B2 (ja) エッチング方法
JP2016225437A (ja) エッチング方法
JP6339961B2 (ja) エッチング方法
JP6454492B2 (ja) 多層膜をエッチングする方法
JP6255187B2 (ja) シリコン酸化膜をエッチングする方法
JP6289996B2 (ja) 被エッチング層をエッチングする方法
JP6578145B2 (ja) エッチング方法
JP2015115541A (ja) エッチング方法
JP6494424B2 (ja) エッチング方法
JP6670672B2 (ja) エッチング方法
JP2014175521A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171018

R150 Certificate of patent or registration of utility model

Ref document number: 6230930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250