JP2021507538A - 半導体デバイス構造を処理する方法および関連するシステム - Google Patents

半導体デバイス構造を処理する方法および関連するシステム Download PDF

Info

Publication number
JP2021507538A
JP2021507538A JP2020534527A JP2020534527A JP2021507538A JP 2021507538 A JP2021507538 A JP 2021507538A JP 2020534527 A JP2020534527 A JP 2020534527A JP 2020534527 A JP2020534527 A JP 2020534527A JP 2021507538 A JP2021507538 A JP 2021507538A
Authority
JP
Japan
Prior art keywords
semiconductor device
frequency
plasma
gas
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020534527A
Other languages
English (en)
Other versions
JP7065192B2 (ja
Inventor
渡嘉敷　健
健 渡嘉敷
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2021507538A publication Critical patent/JP2021507538A/ja
Application granted granted Critical
Publication of JP7065192B2 publication Critical patent/JP7065192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3348—Problems associated with etching control of ion bombardment energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

半導体デバイス構造を処理する方法は、少なくとも１つの誘電材料を含む交互の材料の層を含む半導体デバイス構造に対する静電チャック（ＥＳＣ）を、−３０℃以下の温度に冷却するステップと、水素系ガスとフッ素系ガスとを含むガスのプラズマによって半導体デバイス構造内に開口部を形成するステップであって、そのガス内で水素系ガスは、約１０ｖｏｌ％から９０ｖｏｌ％の間を占める、形成するステップとを含む。半導体デバイス構造を処理する他の方法は、半導体デバイス構造に対するＥＳＣを、−３０℃以下の温度に冷却するステップと、非正弦波形を有する低周波数無線周波数（ＲＦ）をＥＳＣに印加するステップと、生成されるプラズマによって半導体デバイス構造内に開口部を形成するステップとを含む。処理システムは、ＥＳＣと、クーラント・システムと、複数個の正弦波形の組み合わせを含む非正弦波形を生成する低周波数ＲＦ電源とを含む。

Description

優先権主張
本出願は、「ＭＥＴＨＯＤＳ ＯＦ ＰＲＯＣＥＳＳＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥ ＳＴＲＵＣＴＵＲＥＳ ＡＮＤ ＲＥＬＡＴＥＤ ＳＹＳＴＥＭＳ」に対する、２０１７年１２月２１日に出願された米国特許出願第１５／８５１，１７８号の出願日の利益を主張するものである。
様々な実施形態において本開示は、一般的には、半導体デバイス製作の分野に関する。より詳細には、本開示は、半導体デバイス構造をエッチングする方法に、および、関連するエッチング・システムに関する。
メモリ・デバイスは、典型的には、コンピュータまたは他の電子デバイス内で、内部の半導体集積回路として設けられる。ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）、およびフラッシュ・メモリを含む、多くの異なるタイプのメモリが存在する。
フラッシュ・メモリ・デバイスは、広い範囲の電子用途に対する不揮発性メモリの普及した源泉へと発展した。不揮発性メモリは、そのデータ値を、電力の印加なしに、相当の長期の期間の間保持することができるメモリである。フラッシュ・メモリ・デバイスは、典型的には、高いメモリ密度、高い信頼性、および、低い電力消費を可能とする、１トランジスタ・メモリ・セルを使用する。電荷蓄積構造（例えば、浮遊ゲートまたは電荷捕獲）のプログラミング（時には、書き込みと呼称される）、または他の物理的現象（例えば、相変化または分極）を通しての、セルのしきい値電圧の変化が、各々のセルのデータ値を決定する。フラッシュ・メモリおよび他の不揮発性メモリに対する、よく目にする使用は、パーソナル・コンピュータ、携帯情報端末（ＰＤＡ）、デジタル・カメラ、デジタル・メディア・プレーヤ、デジタル・レコーダ、ゲーム、アプライアンス、乗物、ワイヤレス・デバイス、移動電話、およびリムーバブル・メモリ・モジュールを含み、不揮発性メモリに対する使用は、拡大し続ける。
ＮＡＮＤフラッシュ・メモリ・デバイスは、基本的メモリ・セル構成が配置構成される論理形式に対してそのように呼ばれる、よく目にするタイプのフラッシュ・メモリ・デバイスである。典型的には、ＮＡＮＤフラッシュ・メモリ・デバイスに対するメモリ・セルのアレイは、アレイの行の、各々のメモリ・セルの制御ゲートが、ワード線などのアクセス線を形成するために一体に接続されるように配置構成される。アレイの列は、選択線の対、ソース選択線およびドレイン選択線の間で、ソースからドレインに、直列で一体に接続されるメモリ・セルのストリング（しばしばＮＡＮＤストリングと称される）を含む。
いわゆる「列」は、ローカル・ビット線などのローカル・データ線に共通に結合されるメモリ・セルの群を指す。それは、いかなる個別の向きまたは直線的関係性も要するのではなく、代わりに、メモリ・セルとデータ線との間の論理的関係性を指す。ソース選択線は、ＮＡＮＤストリングとソース選択線との間の各々の交差点においてのソース選択ゲートを含み、ドレイン選択線は、ＮＡＮＤストリングとドレイン選択線との間の各々の交差点においてのドレイン選択ゲートを含む。各々のソース選択ゲートは、ソース線に接続され、一方で、各々のドレイン選択ゲートは、列ビット線などのデータ線に接続される。
半導体業界の継続する目標は、不揮発性メモリ・デバイス（例えば、ＮＡＮＤフラッシュ・メモリ・デバイス）などのメモリ・デバイスのメモリ密度（例えば、メモリ・ダイあたりのメモリ・セルの数）を増大することであった。不揮発性メモリ・デバイスにおいてメモリ密度を増大することの１つの手立ては、垂直メモリ・アレイ（さらには、「３次元（３Ｄ）メモリ・アレイ」と呼称される）アーキテクチャを利用することである。従来の垂直メモリ・アレイは、導電構造（例えば、ワード線プレート、制御ゲート・プレート）の層内の開口部を通って延在する半導体ピラーと、半導体ピラーおよび導電構造の、各々の接合点においての誘電材料とを含む。そのような構成は、トランジスタの従来のプレーナ（例えば、２次元）配置構成を伴う構造と比較して、より大きい数のトランジスタが、ダイ上で上の方に（例えば、縦方向に、垂直に）アレイを構築することにより、ダイ面積の単位内に配置されることを可能にする。
メモリ密度を増大することは、導電および誘電材料の層内に形成される開口部のアスペクト比（すなわち、深さ対幅の比）を増大することにより達成され得る。しかしながら、開口部のアスペクト比が増大するにつれて、従来の反応性イオン・エッチ技術を使用して開口部を形成することに対するエッチ・レートは有意に減少する。この現象は、開口部が、それらの意図される深さに達することを妨げ、開口部が、追加的なプロセス・ステップを要することで、時間の容認可能な期間の中で形成されることを妨げる。加えて、エッチ・レートが減少するにつれて、プラズマが開口部の側壁をエッチングするレートは増大する。開口部の側壁のエッチングは、「ボーイング」と一般には呼称される現象である、弓形に曲がった側壁の望ましくない形成を結果的に生じさせ、一貫性のない直径を開口部が有することを結果的に生じさせる。
一部の実施形態において、半導体デバイス構造を処理する方法は、水素系ガスとフッ素系ガスとを含むガスのプラズマを生成するステップを含む。水素系ガスは、ガスの約１０体積パーセント（ｖｏｌ％）から９０ｖｏｌ％の間を占める。方法は、上に半導体デバイス構造が布置される静電チャックを、約−３０℃以下の温度に冷却するステップと、プラズマによって半導体デバイス構造内に開口部を形成するステップとをさらに含む。半導体デバイス構造は、少なくとも１つの誘電材料を含む交互の材料の層を含む。
他の実施形態において、半導体デバイス構造を処理する方法は、ガスのプラズマを生成するステップと、上に半導体デバイス構造が布置される静電チャックを、約−３０℃以下の温度に冷却するステップと、非正弦波形を有する低周波数無線周波数を静電チャックに印加するステップと、プラズマによって半導体デバイス構造内に開口部を形成するステップとを含む。半導体デバイス構造は、少なくとも１つの誘電材料を含む交互の材料の層を含む。
なおもさらなる実施形態において、半導体デバイス構造を処理するためのシステムは、チャンバと、チャンバ内の電極と、電極に動作可能に結合される少なくとも１つのＤＣ電源と、電極より下でチャンバ内に配置され、上に半導体デバイス構造を受け入れるように構成される静電チャックと、静電チャックに動作可能に結合され、静電チャックを約−３０℃以下の温度に至らせるように構成されるクーラント・システムと、静電チャックに結合される少なくとも１つの低周波数無線周波数（ＲＦ）電源とを含む。低周波数ＲＦ電源は、約１００Ｈｚから約３．２ＭＨｚの間の周波数を生成し、複数の正弦波形の組み合わせを含む非正弦波形を出すように構成される。
本開示の実施形態による、半導体デバイスを製作するためのエッチング・システムの単純化された概略図である。 本開示の実施形態によって、製作され得る、部分的に形成された半導体デバイスの単純化された概略図である。 本開示の実施形態によって、製作され得る、部分的に形成された半導体デバイスの単純化された概略図である。 それぞれ、静電チャック温度の関数としての、図２および３の半導体デバイスの材料に対する、ならびに、いかなる水素系ガスも欠くプラズマ・ガスを使用する、および、５０ｖｏｌ％水素系ガスを含むプラズマ・ガスを使用する、エッチ・レートを図解する図である。 それぞれ、静電チャック温度の関数としての、図２および３の半導体デバイスの材料に対する、ならびに、いかなる水素系ガスも欠くプラズマ・ガスを使用する、および、５０ｖｏｌ％水素系ガスを含むプラズマ・ガスを使用する、エッチ・レートを図解する図である。 本開示の実施形態による、それぞれ、エッチング・プロセスの間に印加される、方形波形および平底波形を図解する図である。 本開示の実施形態による、それぞれ、エッチング・プロセスの間に印加される、方形波形および平底波形を図解する図である。 本開示の実施形態による、その間に方形波形または正弦波形が印加されるエッチング・プロセスの間に生成されるプラズマのイオン・エネルギーの関数としてのイオン・フラックスを図解するグラフである。 それぞれ、正弦波形および非正弦波形を使用して孔を形成するためにエッチングされる半導体デバイス構造の比較ＳＥＭ画像の図である。 エッチ深さの関数としての、３ｋＷのイオン・エネルギーを有するプラズマを使用して室温で実行されたプラズマ・エッチング・プロセス、３ｋＷのイオン・エネルギーを有するプラズマを使用して−６０℃で実行されたプラズマ・エッチング・プロセス、および、９ｋＷのイオン・エネルギーを有するプラズマを使用して−６０℃で実行されたプラズマ・エッチング・プロセスの、実験的に取得されたエッチ・レートを比較するグラフである。 本開示の実施形態による、３ガス・プラズマ組成を使用する、図２および３の半導体デバイスの材料に対するエッチ・レートを図解するグラフである。 本開示の実施形態による、別の３ガス・プラズマ組成を使用する、図２および３の半導体デバイスの材料に対するエッチ・レートを図解するグラフである。 本開示の実施形態による、８ガス・プラズマ組成を使用する、図２および３の半導体デバイスの材料に対するエズ・レートを図解するグラフである。
本明細書とともに含まれる図解は、何らかの個別のシステムまたは半導体デバイス構造の実際の視図であるように定められるものではなく、単に、本明細書においての実施形態を説明するために用いられる理想化された表現である。複数の図の間で共通な要素および特徴は、説明についてゆくことの容易さのために、大部分は、要素が紹介される、または最も十二分に説明される、図面の番号から参照番号が始まるということを除いて、同じ数値的名称を保持し得る。
後に続く説明は、本明細書において説明される実施形態の徹底した説明を提供するために、材料タイプおよび処理条件などの具体的な詳細を提供する。しかしながら、当業者は、本明細書において開示される実施形態は、これらの具体的な詳細を用いることなく実践され得るということを理解するであろう。さらに言えば、実施形態は、半導体業界内で用いられる従来の製作技法と連関して実践され得る。加えて、本明細書において提供される説明は、半導体デバイスを製作するためのエッチ・ツールの完全な説明、または、そのような半導体デバイスを製造するためのプロセス・フローの完全な説明を形成しない。下記で説明される構造は、完全な半導体デバイス構造を形成しない。本明細書において説明される実施形態を理解するために必要な、それらのプロセス行為および構造のみが、下記で詳細に説明される。本明細書において説明されるエッチ・ツールまたは半導体デバイスに対する完全なシステムを形成するための追加的な行為は、従来の技法により実行され得る。
本明細書において使用される際、所与のパラメータ、特質、または条件に言及しての用語「実質的に」は、所与のパラメータ、特質、または条件が、容認可能な製造公差の中にあるなど、ある程度の分散を伴って満たされるということを当業者が理解することになるということを、ある程度まで意味し、含む。例として、実質的に満たされる個別のパラメータ、特質、または条件に依存して、パラメータ、特質、または条件は、少なくとも９０．０％満たされる、少なくとも９５．０％満たされる、少なくとも９９．０％満たされる、またはさらには、少なくとも９９．９％満たされることがある。
本明細書において使用される際、所与のパラメータに言及して使用される用語「約」は、説述される値を含んでおり、文脈により決定付けられる意味を有する（例えば、その用語は、所与のパラメータの測定と関連付けられる誤差の程度を含む）。
本明細書において使用される際、「第１の」、「第２の」、「上方の」、「下方の」、「上の」、「下方にある」、「上方にある」、その他などの、任意の関係を示す用語は、本開示および図面を理解することにおいての、明確性および利便性のために使用され、任意の特定の優先度、向き、または順序を含蓄もしなければ、それらに依存もしない。
本開示の実施形態による、半導体デバイス構造を処理する方法は、半導体デバイス構造の交互の材料の層の、１つまたは複数の材料の除去を、それらの材料のエッチ・レートを増大することにより手助けする。これらの材料のエッチ・レートを増大することにより、半導体デバイス構造内に形成される開口部のボーイングが減少され、開口部が形成される際に到達する深さが増大され、そのことは、高アスペクト比（ＨＡＲ：ｈｉｇｈ ａｓｐｅｃｔ ｒａｔｉｏ）、少なくとも約５０：１、または、少なくとも約１００：１のＨＡＲなどを有する開口部の形成を結果的に生じさせる。
少なくとも一部の実施形態において、半導体デバイス構造を処理する方法は、水素系ガスとフッ素系ガスとを含むガスのプラズマを生成するステップを含む。水素系ガスは、ガスの約１０体積パーセント（ｖｏｌ％）から９０ｖｏｌ％の間を占める。方法は、上に半導体デバイス構造が布置される静電チャックを、約−３０℃以下の温度に冷却するステップであって、半導体デバイス構造は、少なくとも１つの誘電材料を含む交互の材料の層を含む、冷却するステップと、プラズマによって半導体デバイス構造内に開口部を形成するステップとをさらに含む。
本開示の追加的な実施形態による、半導体デバイス構造を処理する方法は、ガスのプラズマを生成するステップと、上に半導体デバイス構造が布置される静電チャックを、−−３０℃以下の温度に冷却するステップであって、半導体デバイス構造は、少なくとも１つの誘電材料を含む交互の材料の層を含む、冷却するステップと、非正弦波形を有する低周波数無線周波数を静電チャックに印加するステップと、プラズマによって半導体デバイス構造内に開口部を形成するステップとを含む。
図１は、本開示の実施形態による、除去（例えば、パターニング、エッチング）プロセスを実行するための「エッチ・ツール」としてさらには特徴付けられ得る、エッチング・システム１００の概略図解である。エッチング・システム１００は、２つ以上の無線周波数ＲＦ電源を有する、容量結合されるプラズマ・エッチング・デバイスを含む。エッチング・システム１００は、エッチング・チャンバ１０２であって、エッチング・チャンバ１０２内で半導体デバイス構造１０４が、台座１０８の上方の静電チャック１０６などの支持構造上に布置され得る、エッチング・チャンバ１０２を含む。エッチング・システム１００は、１つまたは複数のガスを、ガス供給源１１２から、ガス分配シャワーヘッド１１０内の開孔部１１４を通し、エッチング・チャンバ１０２内へと分配するためのガス分配シャワーヘッド１１０をさらに含む。
第１の電力供給部１１６は、エッチング・システム１００の上部電極を含み得る、ガス分配シャワーヘッド１１０に電気的に結合され得る。他の実施形態において、ガス分配シャワーヘッド１１０とは別個である上部電極が設けられ得る。なおも他の実施形態において、第１の電力供給部１１６は、静電チャック１０６に電気的に結合され得る。第１の電力供給部１１６は、直流（ＤＣ）電源１１８と、任意選択で、無線周波数（ＲＦ）電源１２０とを含み得る。ＲＦ電源１２０は、高周波数ＲＦ電源を含み得る。上部電極および第１の電力供給部１１６は、電気的接地に電気的に接続され得る。
第２の電力供給部１２２は、エッチング・システム１００の下部電極を含み得る、静電チャック１０６に電気的に結合され得る。他の実施形態において、静電チャック１０６とは別個である下部電極が設けられ得る。第２の電力供給部１２２は、第１の低周波数ＲＦ電源１２４と、任意選択で、第２の低周波数ＲＦ電源１２６となどの、少なくとも１つのＲＦ電源を含む。第２の電力供給部１２２は、さらには任意選択で、第１の電力供給部１１６のＲＦ電源１２０に代えて、高周波数ＲＦ電源１２８を含み得るものであり、逆もしかりである。ブロック・コンデンサＢＣＡが、それぞれのＲＦ電源１２４、１２６、１２８の各々と静電チャック１０６との間に設けられ得る。それぞれのＲＦ電源１２４、１２６、１２８の各々は、各々の電源１２４、１２６、１２８と静電チャック１０６との間にそれぞれ設けられる、マッチング・ボックス１３０、１３２、１３４を通して、静電チャック１０６にさらに接続され得る。マッチング・ボックス１３０、１３２、１３４は、プラズマがチャンバ１０２内で生成されるとき、電源１２４、１２６、１２８の負荷切迫が、それらのマッチング・ボックスの内部（または出力）切迫とマッチングすることを引き起こすように構成される。第２の電力供給部１２２および静電チャック１０６は、電気的接地に電気的に接続され得る。
クーラント・システム１４０が、静電チャック１０６に接続される。クーラント・システム１４０は、クーラント・タンク１４４から静電チャック１０６を通って延在するクーラント・チャネル１４２と、静電チャック１０６からクーラント・タンク１４４へと延在する戻りチャネル１４６とを含む。冷却媒体は、クーラント・チャネル１４２および戻りチャネル１４６を通って流れて、半導体デバイス構造１０４および静電チャック１０６のうちの少なくとも１つの温度を低減する。一部の実施形態において、冷却媒体は、冷水、冷塩水溶液、液体二酸化炭素、液体窒素、ヘリウム、または別の材料を含み得る。クーラント・システム１４０は、半導体デバイス構造１０４および静電チャック１０６のうちの少なくとも１つの温度を、除去（例えば、パターニング、エッチング）プロセスの間、約０℃以下の、約−３０℃以下の、約−５０℃以下の、または、約−６０℃以下の温度に低減するように構成される。本明細書において論考されるように、半導体デバイス構造１０４および／または静電チャック１０６の温度を、エッチング・プロセスの間低減することは、減少する温度によって材料のエッチ・レートを増大することにより、半導体デバイス構造の材料のスタックの、１つまたは複数の材料の除去を手助けする。
図２は、本開示の実施形態によって、少なくとも部分的に形成された半導体デバイス構造２００を図解する。より詳しくは、半導体デバイス構造２００は、エッチング・システム１００を使用してスタック２０６を通る開口部２０１を創出するために、本開示の実施形態による除去プロセス（例えば、エッチ・プロセス）を受けた。そのような実施形態において、開口部２０１は、高アスペクト比（ＨＡＲ）、少なくとも約５０：１、または、少なくとも約１００：１のＨＡＲなどを有するように形成され得る。図２の構造２００は、１つの開口部２０１のみを示すが、半導体デバイス構造２００は、２つ以上の開口部を含み得るということが理解される。半導体デバイス構造２００は、当技術分野において知られているような「リプレースメント・ゲート」プロセスを使用して３Ｄ ＮＡＮＤフラッシュ・メモリ・デバイスを形成し得る構造を含み得る。そのような実施形態において、構造２００は、基板２０２と、任意選択で、エッチ・ストップ材料２０４と、基板２０２の上方に形成される第１および第２の誘電材料２０８、２１０の交互の水平面の層を含むスタック２０６と、スタック２０６の上方に形成されるエッチ・マスク材料２１２とを含み得る。第１および第２の誘電材料２０８、２１０の形成は、従来の技法により処され、本明細書において詳細には説明されない。
エッチ・ストップ材料２０４は、スタック２０６の材料が、半導体デバイス構造２００の他の材料を除去することなく選択的に除去され得るように選択される、酸化アルミニウム、または、他の従来のエッチ・ストップ材料であり得る。任意の知られている誘電材料が、スタック２０６内の交互の層誘電材料２０８、２１０に対して使用され得る。一部の実施形態において、第１の誘電材料２０８は、酸化物材料を含み得るものであり、第２の誘電材料２１０は、窒化物材料を含み得るものであり、そのことによって、スタック２０６は、酸化物−窒化物−酸化物（ＯＮＯ）構造を含む。そのような実施形態において、第１の誘電材料２０８の酸化物材料は、二酸化ケイ素（ＳｉＯ２）などの酸化ケイ素（ＳｉＯｘ）、リンケイ酸ガラス、ホウケイ酸ガラス、ホウリンケイ酸ガラス、フルオロケイ酸ガラス、またはそれらの組み合わせを含み得るが、それらに制限されない。第２の誘電材料２１０の窒化物材料は、窒化ケイ素または酸窒化ケイ素などの窒化ケイ素を含み得るが、それらに制限されない。リプレースメント・ゲート・プロセスにおいて、窒化物材料は、引き続いて、処理のより後期の段階において導電材料によって置換される。交互の層誘電材料２０８、２１０の一部分は、プラズマへの露出により除去され、そのことがＨＡＲ開口部２０１を形成する。
図３は、本開示の実施形態によって、その内に開口部３０１を形成するためにエッチングされた半導体デバイス構造３００を図解する。より詳しくは、半導体デバイス構造３００は、エッチング・システム１００を使用してスタック３０６を通る開口部３０１を創出するために、本開示の実施形態による除去プロセスを受けた。そのような実施形態において、開口部３０１は、少なくとも約１００：１などの、少なくとも約５０：１のＨＡＲを有するように形成され得る。図３の構造３００は、１つの開口部３０１のみを示すが、半導体デバイス構造３００は、２つ以上の開口部を含み得るということが理解される。半導体デバイス構造３００は、当技術分野において知られているような浮遊ゲート・プロセスを使用して３Ｄ ＮＡＮＤフラッシュ・メモリ・デバイスを形成し得る構造を含み得る。そのような実施形態において、構造３００は、基板３０２と、任意選択で、エッチ・ストップ材料３０４と、基板３０２の上方に形成される誘電材料３０８および導電材料３１０の交互の水平面の層を含むスタック３０６と、スタック３０６の上方に形成されるエッチ・マスク３１２とを含み得る。誘電材料３０８および導電材料３１０の形成は、従来の技法により処され、本明細書において詳細には説明されない。
エッチ・ストップ材料３０４は、本明細書において先に説明されたエッチ・ストップ材料２０４のものと同様の材料を含み得る。誘電材料３０８は、スタック２０６内の交互の層誘電材料２０８、２１０に関して先に説明されたような誘電材料を含み得る。一部の実施形態において、誘電材料３０８は、非制限的な例として、二酸化ケイ素（ＳｉＯ２）、リンケイ酸ガラス、ホウケイ酸ガラス、ホウリンケイ酸ガラス、フルオロケイ酸ガラス、またはそれらの組み合わせを含む、酸化ケイ素（ＳｉＯｘ）などの酸化物材料を含み得る。導電材料３１０は、ポリシリコン材料を含み得る。ポリシリコン材料は、非ドープ、ｎ−ドープ、またはｐ−ドープ・ポリシリコンであり得る。一部の実施形態において、誘電材料３０８は、酸化物材料を含み得るものであり、導電材料３１０は、ポリシリコン材料を含み得るものであり、そのことによって、スタック３０６は、酸化物−ポリシリコン−酸化物（ＯＰＯ）構造を含む。交互の層誘電材料３０８および導電材料３１０の一部分は、プラズマへの露出により除去され、そのことがＨＡＲ開口部３０１を形成する。
図１ないし３を参照すると、エッチング・システム１００の使用および動作において、第２の電力供給部１２２のＲＦ電源１２８、または、第１の電力供給部１１６のＲＦ電源１２０のいずれかの高周波数ＲＦにより、ガス供給源１１２から供給されるガスのプラズマが生成される。高周波数ＲＦは、最高で約６０ＭＨｚの周波数を有し得る。一部の実施形態において、高周波数ＲＦは、約１３．６８ＭＨｚ、約４０ＭＨｚ、または約６０ＭＨｚなどの、初めと終わりを含めて、約１３ＭＨｚから約６０ＭＨｚまでの範囲内にわたるように選択され得る。高周波数ＲＦの周波数の調整は、システム１００内で生成されるプラズマのイオン・フラックスを変更し得る。第１の低周波数ＲＦ電源１２４または第２の低周波数ＲＦ電源１２６のうちの１つまたは複数の低周波数は、高周波数ＲＦの周波数未満であり得る。一部の実施形態において、第１の低周波数ＲＦ電力源１２４または第２の低周波数電源１２６の周波数は、初めと終わりを含めて、約１００Ｈｚから約３．２ＭＨｚの間の範囲内にわたり得る。
ガス供給源１１２から供給されるガスは、半導体デバイス構造２００、３００のスタック２０６、３０６の材料組成に基づいて選択され得る。一部の実施形態において、プラズマは、フッ素系ガスおよび水素系ガスのうちの少なくとも１つから生成され得る。フッ素系ガスは、四フッ化炭素（ＣＦ４）、トリフルオロメタン（ＣＨＦ３）、ジフルオロメタン（ＣＨ２Ｆ２）、フルオロメタン（ＣＨ３Ｆ）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、ヘキサフルオロ−２−ブチン（Ｃ４Ｆ６）、ペルフルオロシクロペンテン（Ｃ５Ｆ８）、三フッ化窒素（ＮＦ３）、三フッ化硫黄（ＳＦ６）、トリフルオロヨードメタン（ＣＦ３Ｉ）、ブロモトリフルオロメタン（ＣＦ３Ｂｒ）、三フッ化ホウ素（ＢＦ３）、および他のハロゲン・ガスのうちの１つまたは複数を含み得るが、それらに制限されない。水素系ガスは、水素（Ｈ２）、フッ化水素（ＨＦ）、硫化水素（Ｈ２Ｓ）、アンモニア（ＮＨ３）、メタノール（ＣＨ３ＯＨ）、水（Ｈ２Ｏ）、および他の炭化水素を含み得る。一部の実施形態において、エッチング・ガスは、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）を含むが、それらに制限されない、貴ガスなどのキャリア・ガスをさらに含み得る。
本開示の実施形態によれば、ガス源内の水素系ガスの濃度は、プラズマの約１０ｖｏｌ％から９０ｖｏｌ％の間を占めるように選択され得る。他の実施形態において、プラズマ内の水素系ガスの濃度は、約４０ｖｏｌ％または約５０ｖｏｌ％などの、約４０ｖｏｌ％から約７５ｖｏｌ％までの範囲内にわたるように選択され得る。図４および５を参照して解説されるように、プラズマ内に水素を含むことは、半導体デバイス構造２００、３００の材料のスタック２０６、３０６の、１つまたは複数の材料の除去を、材料のエッチ・レートを増大することにより手助けし得る。図４および５は、クーラント・システム１４０により提供される静電チャック１０６の温度の関数としての、半導体デバイス構造３００のエッチ・レートの関係性を図解するグラフである。半導体デバイス構造３００は、エッチ・マスク３１２としてのフォトレジスト材料と、誘電材料３０８としての二酸化ケイ素と、導電材料３１０としてのポリシリコンとを含む。酸化ケイ素およびポリシリコンは、いかなる水素系ガスも欠くプラズマ・ガス（図２）、および、５０ｖｏｌ％水素系ガスを含むプラズマ・ガス（図５）を使用してエッチングされる。より詳しくは、図５において図解されるプラズマ・ガス組成は、等しい割合の水素（Ｈ２）および四フッ化炭素（ＣＦ４）を含む。図４において図解されるように、エッチ・マスク３１２、誘電材料３０７、および導電材料３１０のいずれのエッチ・レートも、減少する温度に関して実質的に一定のままである。図５において図解されるように、５０ｖｏｌ％水素系ガスの組成によって、エッチ・マスク３１２のエッチ・レートは、実質的に一定のままであり、一方で、誘電材料３０８および導電材料３１０のエッチ・レートは、減少する温度に関して増大する。よって、半導体デバイス構造２００、３００の、１つまたは複数の材料のエッチ・レートは、プラズマ・エッチング組成において水素を含むことにより、および、静電チャック１０６の温度を低減することにより増大され得る。誘電材料の結果的に生じるエッチ・レートは、より高い温度で、および、水素系ガスを欠くプラズマを使用して処される、同じ材料のエッチ・レートより少なくとも３倍大きいことがある。エッチ・レートを増大することにより、半導体デバイス構造を形成することの生産性およびスループットは増大され得る。
本開示の実施形態によれば、第１の電力供給部１１６および第２の電力供給部１２２のうちの少なくとも１つの電力は、半導体デバイス構造２００、３００の誘電材料のエッチ・レートを増大するように選択され得る。一部の実施形態において、第１の低周波数ＲＦ源１２４の波形の周波数および／または形状は、半導体デバイス構造２００、３００に向かうプラズマのイオン・エネルギー（例えば、衝撃エネルギー）を調整するように選択され得る。より詳しくは、エッチング・プロセスの間の低周波数の印加は、プラズマ・イオンのイオン・エネルギーを増大し得るものであり、結果として、半導体デバイス構造２００、３００の、１つまたは複数の材料のエッチ・レートは増大され得る。
一部の実施形態において、第１の低周波数ＲＦ電源１２４の低周波数ＲＦは、非正弦波形を有する。本明細書において使用される際、用語「非正弦」は、正弦波形以外の形状を有する任意の波形を意味し、含む。図６および７は、低周波数ＲＦ電源１２４の例示的な非正弦波形を図解する。一部の実施形態において、非正弦波形は、図６において図解されるような方形波形、または、図７において図解されるような平底波形を含み得る。
非正弦低周波数波形は、互いとは異なる周波数および／または異なる振幅を有する複数の正弦波形を組み合わせる（例えば、重ね合わせる）ことにより形成される。制限ではなく例として、非正弦波形は、少なくとも３つの異なる無線周波数を有する波を組み合わせることにより形成され得る。一部の実施形態において、非正弦波形は、基本周波数、および、基本周波数の少なくとも２つの高調波周波数を組み合わせることにより形成され得る。特に、非正弦波形は、基本周波数、第３高調波、および第５高調波を組み合わせて、非正弦波形を形成することにより形成され得る。一部の実施形態において、非正弦波形は、約４００ｋＨｚ、約１．２ＭＨｚ、および約２ＭＨｚそれぞれの周波数を伴う、基本周波数、第３高調波周波数、および第５高調波周波数を有するサイン波を組み合わせることにより形成され得る。形成されると、組み合わされた周波数は、低周波数ＲＦ周波数電源１２４により静電チャック１０６にエッチング・プロセスの間印加され得る。
さらに、非正弦波形の形状は、非正弦波形の、各々のサイン波の振幅を調整することにより選択され得る。一部の実施形態において、基本周波数を有するサイン波は、非正弦波形を形成する個々のサイン波の最も大きい振幅を有し得るものであり、第５高調波周波数を有するサイン波は、最も低い振幅を有し得る。
非正弦波形を選択的に形成し、非正弦波形を有する低周波数ＲＦ電力を静電チャック１０６に除去プロセスの間印加することの結果として、半導体デバイス構造の材料のエッチ・レートは、より高い温度で、および、低周波数正弦波形を静電チャック１０６に除去プロセスの間印加して処される同じ材料のエッチ・レートより少なくとも３３％大きいことがある。さらにまた、非正弦波形を有する低周波数ＲＦ電力を静電チャック１０６に除去プロセスの間印加することの結果として、半導体デバイス構造をエッチングするために使用されるプラズマのイオン・エネルギーは、本開示の実施形態によって増大され得る。図８は、図６において図解されるような方形波形３５０を有する低周波数ＲＦ、および、正弦波形３６０を有する低周波数ＲＦの、イオン・エネルギーの関数としてのイオン・フラックスを比較する。図８において図解されるように、方形波形３５０のイオン・エネルギー分布は、正弦波形３６０と比較して、より高いイオン・エネルギーにおいて集中させられる。半導体デバイス構造２００、３００材料のエッチ・レートが、プラズマ・イオン・エネルギーおよびイオン・フラックスの積であるということを与えられれば、プラズマのイオン・エネルギーを増大することは、エッチ・レートを効果的に増大し得る。エッチ・レートを増大することにより、半導体デバイス構造を形成することの生産性およびスループットは増大され得る。
図９は、正弦低周波数ＲＦ波形を使用して高アスペクト比（ＨＡＲ）開口部４０２を形成するためにエッチングされた半導体デバイス構造４００、および、非正弦低周波数ＲＦ波形を使用してＨＡＲ開口部４１２を形成するためにエッチングされた半導体デバイス構造４１０の比較図解である。各々の半導体デバイス構造４００、４１０は、同じ材料を含み、同じプラズマ・ガス組成を使用して、および、室温（例えば、約２０℃）でエッチングされた。正弦波形によるプラズマ・エッチングの間、プラズマ・エッチング・ガスは、エッチ・マスク材料４０４と反応し、材料４０６をエッチ・マスク材料４０４の側壁上に堆積させて、「ネッキング」として知られている現象を結果的に生じさせ得る。堆積させられた材料４０６は、プラズマが孔をエッチングすることを阻害し得るものであり、なぜならば、堆積させられた材料４０６は、半導体デバイス構造４００の、層にされた材料をエッチングするためにプラズマが通過するエッチ・マスク材料４０４の中の開口部のサイズを低減するからであり、そのことは、制限される深さの開口部４０２、および、増大するボーイングを結果的に生じさせる。その間に非正弦低周波数ＲＦ波形が静電チャック１０６に印加されるプラズマ・エッチングが、エッチ・マスク材料４０４上の材料の実質的な堆積（例えば、堆積物）を結果的に生じさせないということが、本開示の利点である。よって、実質的なボーイングを伴わない、より大きい深さおよび均一性のＨＡＲ開口部４１２が形成され得る。
さらには、本開示の実施形態によれば、エッチング・プロセスの間の静電チャック１０６への非正弦低周波数波形の印加、および、エッチング・プロセスを、クーラント・システム１４０を使用して本明細書において先に説明されたように、約０℃以下の、約−３０℃以下の、または、約−６０℃以下の温度などの低い温度で実行することは、半導体デバイス構造２００、３００のエッチ・レートを増大し得る。加えて、エッチング・プロセスの間の静電チャック１０６への非正弦低周波数波形の印加、および、エッチング・プロセスを低い温度で実行することは、エッチ深さ、すなわち、ＨＡＲ開口部２０１、３０１が半導体デバイス構造２００、３００内に形成され得る際に到達する深さを増大し得る。図１０は、エッチ深さの関数としての、３ｋＷのイオン・エネルギーを有するプラズマを使用して２０℃で実行されたプラズマ・エッチング・プロセス、３ｋＷのイオン・エネルギーを有するプラズマを使用して−６０℃で実行されたプラズマ・エッチング・プロセス、および、９ｋＷのイオン・エネルギーを有するプラズマを使用して−６０℃で実行されたプラズマ・エッチング・プロセスの、実験的に取得されたエッチ・レートを比較する。エッチング・プロセスは、水素（Ｈ２）、三フッ化窒素（ＮＦ３）、トリフルオロヨードメタン（ＣＦ３Ｉ）、ジフルオロメタン（ＣＨ２Ｆ２）、およびフルオロメタン（ＣＨ３Ｆ）のガス組み合わせ、ならびに、６０ＭＨｚおよび４００ｋＨｚのＲＦを有する波形を使用して完了された。図１０において図解されるように、静電チャック１０６の温度を２０℃から−６０℃に減少し、プラズマのイオン・エネルギーを維持することは、エッチ深さを増大することなく、増大されたエッチ・レートを結果的に生じさせた。図１０においてさらに図解されるように、温度を２０℃から−６０℃に減少し、プラズマのイオン・エネルギーを増大することは、室温プラズマ・エッチング・プロセスと比較してエッチ・レートの増大を、ならびに、２０℃および−６０℃で実行された、いずれの比較的低いエネルギー・プラズマ・エッチング・プロセスにも勝る、エッチ深さの増大を結果的に生じさせた。図８に関して先に論考および図解されたように、プラズマのイオン・エネルギーは、非正弦低周波数ＲＦ波形を静電チャック１０６に印加することにより増大され得る。よって、温度を低下させること、および、例えば、プラズマ・エッチング・プロセスの間印加される非正弦波形を有するように低ＲＦ電源を形成することにより、プラズマのイオン・エネルギーを増大することの組み合わされた効果は、単独で例えば−６０℃に静電チャックの温度を減少することと比較しての、半導体デバイス構造の材料の増大されるエッチ・レート、および、増大されるエッチ深さである。エッチ・レートおよびエッチ深さを増大することにより、半導体デバイス構造を形成することの生産性、および、半導体デバイス構造内に形成される開口部のアスペクト比は増大され得る。
後に続く実施例は、本開示の実施形態をより詳細に解説する働きをする。実施例は、本開示の範囲に関して網羅的または排他的であると解釈されることにはならない。
減少する温度の関数としての、３ガス組み合わせによる、二酸化ケイ素、アモルファス・シリコン、窒化ケイ素、および、アッシャブル・ハード・マスク材料などの化学蒸気堆積（ＣＶＤ）炭素膜へのプラズマ・エッチングの効果を分析した。二酸化ケイ素、アモルファス・シリコン、窒化ケイ素、およびＣＶＤ炭素膜のブランケット膜を、ジフルオロメタン（ＣＨ２Ｆ２）と、水素（Ｈ２）と、三フッ化窒素（ＮＦ３）とを含むプラズマを使用してエッチングした。プラズマは、あらゆる１の割合のジフルオロメタン（ＣＨ２Ｆ２）に対して、２の割合の水素（Ｈ２）、および、４の割合の三フッ化窒素（ＮＦ３）を含んだ。エッチング・プロセスを、０℃より上および下の複数個の異なる静電チャック１０６温度で、前に述べられたガス組み合わせを使用して完了した。温度を、クーラント・システム１４０により、エッチング・プロセスの間制御した。図１１において図解されるように、酸化ケイ素のエッチ・レートは、減少する静電チャック１０６温度に関して増大したものであり、一方で、アモルファス・シリコン、窒化ケイ素、およびＣＶＤ炭素膜のエッチ・レートは、実質的に変化させられないままであった。よって、酸化物材料を含む半導体デバイスのエッチ・レートは、プラズマ・エッチング・プロセスが実行される温度を低下させることにより、および、水素系ガスをプラズマ内に含むことにより、効果的に増大され得る。
減少する温度の関数としての、３ガス組み合わせによる、二酸化ケイ素、アモルファス・シリコン、窒化ケイ素、およびＣＶＤ炭素膜へのプラズマ・エッチングの効果を分析した。二酸化ケイ素、アモルファス・シリコン、窒化ケイ素、およびＣＶＤ炭素膜のブランケット膜を、メタン（ＣＨ４）と、水素（Ｈ２）と、三フッ化窒素（ＮＦ３）とを含むプラズマを使用してエッチングした。特に、プラズマは、あらゆる１の割合のジフルオロメタン（ＣＨ２Ｆ２）に対して、２の割合の水素（Ｈ２）、および、４の割合の三フッ化窒素（ＮＦ３）を含んだ。図１２において図解されるように、酸化ケイ素のエッチ・レートは、減少する静電チャック１０６温度に関して増大したものであり、一方で、アモルファス・シリコン、窒化ケイ素、およびＣＶＤ炭素膜のエッチ・レートは、実質的に変化させられないままであった。
減少する温度の関数としての、８ガス組み合わせによる、二酸化ケイ素、アモルファス・シリコン、窒化ケイ素、およびＣＶＤ炭素膜へのプラズマ・エッチングの効果を分析した。二酸化ケイ素、アモルファス・シリコン、窒化ケイ素、およびＣＶＤ炭素膜のブランケット膜を、等しい割合の硫化カルボニル（ＣＯＳ）と、臭化水素（ＨＢｒ）と、メタン（ＣＨ４）と、オクタフルオロシクロブタン（Ｃ４Ｆ８）と、フルオロメタン（ＣＨ３Ｆ）と、水素（Ｈ２）と、三フッ化窒素（ＮＦ３）と、トリフルオロヨードメタン（ＣＦ３Ｉ）とを含むプラズマを使用してエッチングした。図１３において図解されるように、酸化ケイ素のエッチ・レートは、減少する静電チャック１０６温度に関して増大したものであり、一方で、アモルファス・シリコン、窒化ケイ素、およびＣＶＤ炭素膜のエッチ・レートは、実質的に変化させられないままであった。
図１１〜１３のエッチ結果を考慮すると、酸化ケイ素などの酸化物材料を含む半導体デバイスのエッチ・レートは、プラズマ・エッチング・プロセスが実行される温度を低下させることにより、および、水素系ガスをプラズマ内に含むことにより、効果的に増大され得る。
所定の図解的な実施形態が、図と関連して説明されたが、当業者は、本開示により包含される実施形態が、本明細書において明示的に示され説明された実施形態に制限されないということを認識および察知するであろう。むしろ、本明細書において説明された実施形態に対する多くの追加、削除、および修正が、法的均等物を含む、本明細書において以降で請求されるものなどの、本開示により包含される実施形態の範囲から逸脱することなく為され得る。加えて、１つの開示される実施形態からの特徴は、依然として本開示の範囲の中に包含されながら、別の開示される実施形態の特徴と組み合わされ得る。
優先権主張
本出願は、日本を指定し、２０１９年６月２７日に英語で国際公開ＷＯ２０１９／１２５９４２として公開された、２０１８年１２月１４日に出願された国際特許出願ＰＣＴ／ＵＳ２０１８／０６５６９３の３５Ｕ．Ｓ．Ｃ．３７１の下での国内段階への移行であり、「ＭＥＴＨＯＤＳ ＯＦ ＰＲＯＣＥＳＳＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥ ＳＴＲＵＣＴＵＲＥＳ ＡＮＤ ＲＥＬＡＴＥＤ ＳＹＳＴＥＭＳ」に対する、２０１７年１２月２１日に出願された米国特許出願第１５／８５１，１７８号の出願日の特許協力条約第８条下の利益を主張するものである。
本開示の実施形態による、半導体デバイスを製作するためのエッチング・システムの単純化された概略図である。 本開示の実施形態によって、製作され得る、部分的に形成された半導体デバイスの単純化された概略図である。 本開示の実施形態によって、製作され得る、部分的に形成された半導体デバイスの単純化された概略図である。 それぞれ、静電チャック温度の関数としての、図２および３の半導体デバイスの材料に対する、ならびに、いかなる水素系ガスも欠くプラズマ・ガスを使用する、および、５０ｖｏｌ％水素系ガスを含むプラズマ・ガスを使用する、エッチ・レートを図解する図である。 それぞれ、静電チャック温度の関数としての、図２および３の半導体デバイスの材料に対する、ならびに、いかなる水素系ガスも欠くプラズマ・ガスを使用する、および、５０ｖｏｌ％水素系ガスを含むプラズマ・ガスを使用する、エッチ・レートを図解する図である。 本開示の実施形態による、それぞれ、エッチング・プロセスの間に印加される、方形波形および平底波形を図解する図である。 本開示の実施形態による、それぞれ、エッチング・プロセスの間に印加される、方形波形および平底波形を図解する図である。 本開示の実施形態による、その間に方形波形または正弦波形が印加されるエッチング・プロセスの間に生成されるプラズマのイオン・エネルギーの関数としてのイオン・フラックスを図解するグラフである。 それぞれ、正弦波形および非正弦波形を使用して孔を形成するためにエッチングされる半導体デバイス構造の比較ＳＥＭ画像の図である。 エッチ深さの関数としての、３ｋＷのイオン・エネルギーを有するプラズマを使用して室温で実行されたプラズマ・エッチング・プロセス、３ｋＷのイオン・エネルギーを有するプラズマを使用して−６０℃で実行されたプラズマ・エッチング・プロセス、および、９ｋＷのイオン・エネルギーを有するプラズマを使用して−６０℃で実行されたプラズマ・エッチング・プロセスの、実験的に取得されたエッチ・レートを比較するグラフである。 本開示の実施形態による、３ガス・プラズマ組成を使用する、図２および３の半導体デバイスの材料に対するエッチ・レートを図解するグラフである。 本開示の実施形態による、別の３ガス・プラズマ組成を使用する、図２および３の半導体デバイスの材料に対するエッチ・レートを図解するグラフである。 本開示の実施形態による、８ガス・プラズマ組成を使用する、図２および３の半導体デバイスの材料に対するエッチ・レートを図解するグラフである。
本開示の追加的な実施形態による、半導体デバイス構造を処理する方法は、ガスのプラズマを生成するステップと、上に半導体デバイス構造が布置される静電チャックを、−３０℃以下の温度に冷却するステップであって、半導体デバイス構造は、少なくとも１つの誘電材料を含む交互の材料の層を含む、冷却するステップと、非正弦波形を有する低周波数無線周波数を静電チャックに印加するステップと、プラズマによって半導体デバイス構造内に開口部を形成するステップとを含む。
本開示の実施形態によれば、ガス源内の水素系ガスの濃度は、プラズマの約１０ｖｏｌ％から９０ｖｏｌ％の間を占めるように選択され得る。他の実施形態において、プラズマ内の水素系ガスの濃度は、約４０ｖｏｌ％または約５０ｖｏｌ％などの、約４０ｖｏｌ％から約７５ｖｏｌ％までの範囲内にわたるように選択され得る。図４および５を参照して解説されるように、プラズマ内に水素を含むことは、半導体デバイス構造２００、３００の材料のスタック２０６、３０６の、１つまたは複数の材料の除去を、材料のエッチ・レートを増大することにより手助けし得る。図４および５は、クーラント・システム１４０により提供される静電チャック１０６の温度の関数としての、半導体デバイス構造３００のエッチ・レートの関係性を図解するグラフである。半導体デバイス構造３００は、エッチ・マスク３１２としてのフォトレジスト材料と、誘電材料３０８としての二酸化ケイ素と、導電材料３１０としてのポリシリコンとを含む。酸化ケイ素およびポリシリコンは、いかなる水素系ガスも欠くプラズマ・ガス（図４）、および、５０ｖｏｌ％水素系ガスを含むプラズマ・ガス（図５）を使用してエッチングされる。より詳しくは、図５において図解されるプラズマ・ガス組成は、等しい割合の水素（Ｈ２）および四フッ化炭素（ＣＦ４）を含む。図４において図解されるように、エッチ・マスク３１２、誘電材料３０８および導電材料３１０のいずれのエッチ・レートも、減少する温度に関して実質的に一定のままである。図５において図解されるように、５０ｖｏｌ％水素系ガスの組成によって、エッチ・マスク３１２のエッチ・レートは、実質的に一定のままであり、一方で、誘電材料３０８および導電材料３１０のエッチ・レートは、減少する温度に関して増大する。よって、半導体デバイス構造２００、３００の、１つまたは複数の材料のエッチ・レートは、プラズマ・エッチング組成において水素を含むことにより、および、静電チャック１０６の温度を低減することにより増大され得る。誘電材料の結果的に生じるエッチ・レートは、より高い温度で、および、水素系ガスを欠くプラズマを使用して処される、同じ材料のエッチ・レートより少なくとも３倍大きいことがある。エッチ・レートを増大することにより、半導体デバイス構造を形成することの生産性およびスループットは増大され得る。

Claims (20)

  1. ガスのプラズマを生成するステップと、
    上に半導体デバイス構造が布置される静電チャックを、約−３０℃以下の温度に冷却するステップであって、前記半導体デバイス構造は、少なくとも１つの誘電材料を含む交互の材料の層を含む、冷却するステップと、
    非正弦波形を有する低周波数無線周波数を前記静電チャックに印加するステップと、
    前記プラズマによって前記半導体デバイス構造内に開口部を形成するステップと
    を含む、半導体デバイス構造を処理する方法。
  2. ガスのプラズマを生成するステップは、水素系ガスとフッ素系ガスとを含むガスのプラズマを生成するステップを含み、前記水素系ガスは、前記ガスの約１０体積パーセント（ｖｏｌ％）から９０ｖｏｌ％の間を占める、請求項１に記載の方法。
  3. ガスのプラズマを生成するステップは、約５０ｖｏｌ％水素系ガスを含むガスのプラズマを生成するステップを含む、請求項１に記載の方法。
  4. ガスのプラズマを生成するステップは、ジフルオロメタン（ＣＨ２Ｆ２）と、水素（Ｈ２）と、三フッ化窒素（ＮＦ３）とを含むガスのプラズマを生成するステップを含む、請求項１に記載の方法。
  5. ガスのプラズマを生成するステップは、メタン（ＣＨ４）と、水素（Ｈ２）と、三フッ化窒素（ＮＦ３）とを含むガスのプラズマを生成するステップを含む、請求項１に記載の方法。
  6. ガスのプラズマを生成するステップは、水素（Ｈ２）と、四フッ化炭素（ＣＦ４）とを含むガスのプラズマを生成するステップを含む、請求項１に記載の方法。
  7. ガスのプラズマを生成するステップは、硫化カルボニル（ＣＯＳ）と、臭化水素（ＨＢｒ）と、メタン（ＣＨ４）と、オクタフルオロシクロブトン（Ｃ４Ｆ８）と、フルオロメタン（ＣＨ３Ｆ）と、水素（Ｈ２）と、三フッ化窒素（ＮＦ３）と、トリフルオロヨードメタン（ＣＦ３Ｉ）とを含むガスのプラズマを生成するステップを含む、請求項１に記載の方法。
  8. 静電チャックを冷却するステップは、前記静電チャックを、約−６０℃以下の温度に冷却するステップを含む、請求項１に記載の方法。
  9. 前記半導体デバイス構造は、前記少なくとも１つの誘電材料および別の誘電材料の交互の層を含む、請求項１に記載の方法。
  10. 前記半導体デバイス構造は、前記少なくとも１つの誘電材料および導電材料の交互の層を含む、請求項１に記載の方法。
  11. 前記少なくとも１つの誘電材料は、酸化ケイ素を含む、請求項１に記載の方法。
  12. 低周波数無線周波数を印加するステップは、複数の正弦波形を組み合わせて、前記非正弦波形を有する前記低周波数無線周波数を生成するステップを含む、請求項１に記載の方法。
  13. 複数の正弦波形を組み合わせて、前記低周波数無線周波数を生成するステップは、基本周波数、および、前記基本周波数の少なくとも２つの高調波周波数を組み合わせるステップを含む、請求項１２に記載の方法。
  14. 複数の正弦波形を組み合わせて、前記低周波数無線周波数を生成するステップは、少なくとも基本周波数、前記基本周波数の第３高調波周波数、および、前記基本周波数の第５高調波周波数を組み合わせるステップを含む、請求項１２に記載の方法。
  15. 低周波数無線周波数を前記静電チャックに印加するステップは、約１００Ｈｚから約３．２ＭＨｚ以下の間の周波数を有する無線周波数を印加するステップを含む、請求項１に記載の方法。
  16. チャンバと、
    前記チャンバ内の電極と、
    前記電極に動作可能に結合される少なくとも１つのＤＣ電源と、
    前記電極より下で前記チャンバ内に配置され、上に半導体デバイス構造を受け入れるように構成される静電チャックと、
    前記静電チャックに動作可能に結合され、前記静電チャックを約−３０℃以下の温度に至らせるように構成されるクーラント・システムと、
    前記静電チャックに結合される少なくとも１つの低周波数無線周波数（ＲＦ）電源であって、複数の正弦波形の組み合わせを含む非正弦波形を示す約１００Ｈｚから約３．２ＭＨｚの間の周波数を生成するように構成される、少なくとも１つの低周波数ＲＦ電源と
    を含む、半導体デバイス構造を処理するためのシステム。
  17. 前記少なくとも１つの低周波数ＲＦ電源は、基本周波数を、前記基本周波数の少なくとも２つの高調波周波数と組み合わせることにより、非正弦波形を有する周波数を生成するように構成される、請求項１６に記載のシステム。
  18. 前記基本周波数の前記少なくとも２つの高調波周波数は、前記基本周波数の第３高調波周波数および第５高調波周波数を含む、請求項１７に記載のシステム。
  19. 前記少なくとも１つの低周波数ＲＦ電源は、方形波形形状および平底波形形状のうちの１つを有する非正弦波形を生成するように構成される、請求項１６に記載のシステム。
  20. 前記電極および前記静電チャックのうちの１つは、約１３ＭＨｚから約６０ＭＨｚまでの周波数を生成するように構成される高周波数ＲＦ電源に動作可能に結合される、請求項１６に記載のシステム。
JP2020534527A 2017-12-21 2018-12-14 半導体デバイス構造を処理する方法および関連するシステム Active JP7065192B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/851,178 2017-12-21
US15/851,178 US10811267B2 (en) 2017-12-21 2017-12-21 Methods of processing semiconductor device structures and related systems
PCT/US2018/065693 WO2019125942A1 (en) 2017-12-21 2018-12-14 Methods of processing semiconductor device structures and related systems

Publications (2)

Publication Number Publication Date
JP2021507538A true JP2021507538A (ja) 2021-02-22
JP7065192B2 JP7065192B2 (ja) 2022-05-11

Family

ID=66950586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020534527A Active JP7065192B2 (ja) 2017-12-21 2018-12-14 半導体デバイス構造を処理する方法および関連するシステム

Country Status (7)

Country Link
US (1) US10811267B2 (ja)
EP (1) EP3729493A4 (ja)
JP (1) JP7065192B2 (ja)
KR (1) KR20200092411A (ja)
CN (1) CN111542913B (ja)
SG (1) SG11202005198SA (ja)
WO (1) WO2019125942A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US10868185B2 (en) * 2018-11-27 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
WO2020154310A1 (en) 2019-01-22 2020-07-30 Applied Materials, Inc. Feedback loop for controlling a pulsed voltage waveform
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
JP7229033B2 (ja) * 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
US11581264B2 (en) * 2019-08-21 2023-02-14 Micron Technology, Inc. Electronic devices comprising overlay marks, memory devices comprising overlay marks, and related methods
US11361976B2 (en) * 2019-11-25 2022-06-14 Tokyo Electron Limited Substrate processing method and plasma processing apparatus
CN112992634B (zh) * 2019-12-12 2023-10-31 中微半导体设备(上海)股份有限公司 用于等离子体处理设备的下电极组件和等离子体处理设备
JP6956288B2 (ja) * 2020-04-30 2021-11-02 東京エレクトロン株式会社 基板処理方法、プラズマ処理装置、及びエッチングガス組成物
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US12106938B2 (en) 2021-09-14 2024-10-01 Applied Materials, Inc. Distortion current mitigation in a radio frequency plasma processing chamber
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US12111341B2 (en) 2022-10-05 2024-10-08 Applied Materials, Inc. In-situ electric field detection method and apparatus
CN115818580B (zh) * 2022-11-28 2024-07-26 华中科技大学 用介质阻挡放电等离子体来制备纳米硫材料的方法及产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338476A (ja) * 1993-03-31 1994-12-06 Tokyo Electron Ltd プラズマ処理方法
JP2015153941A (ja) * 2014-02-17 2015-08-24 東京エレクトロン株式会社 半導体装置の製造方法
JP2017220649A (ja) * 2016-06-10 2017-12-14 東京エレクトロン株式会社 エッチング処理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US7811410B2 (en) 2008-06-19 2010-10-12 Lam Research Corporation Matching circuit for a complex radio frequency (RF) waveform
US9435029B2 (en) 2010-08-29 2016-09-06 Advanced Energy Industries, Inc. Wafer chucking system for advanced plasma ion energy processing systems
US8791021B2 (en) * 2011-03-01 2014-07-29 King Abdullah University Of Science And Technology Silicon germanium mask for deep silicon etching
US9673037B2 (en) * 2011-05-31 2017-06-06 Law Research Corporation Substrate freeze dry apparatus and method
US8709953B2 (en) 2011-10-27 2014-04-29 Applied Materials, Inc. Pulsed plasma with low wafer temperature for ultra thin layer etches
US10283615B2 (en) 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
CN103915308B (zh) * 2012-12-31 2016-06-29 中微半导体设备(上海)有限公司 一种双射频脉冲等离子体的刻蚀方法及其刻蚀装置
US9460894B2 (en) * 2013-06-28 2016-10-04 Lam Research Corporation Controlling ion energy within a plasma chamber
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
KR20160028612A (ko) 2014-09-03 2016-03-14 삼성전자주식회사 반도체 제조 장치 및 이를 이용한 반도체 소자의 제조 방법
JP6408903B2 (ja) 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP6498022B2 (ja) 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US9922806B2 (en) 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus
US9761459B2 (en) * 2015-08-05 2017-09-12 Lam Research Corporation Systems and methods for reverse pulsing
JP6604833B2 (ja) 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
US9997374B2 (en) 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6385915B2 (ja) 2015-12-22 2018-09-05 東京エレクトロン株式会社 エッチング方法
US9640409B1 (en) 2016-02-02 2017-05-02 Lam Research Corporation Self-limited planarization of hardmask
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US10847374B2 (en) * 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338476A (ja) * 1993-03-31 1994-12-06 Tokyo Electron Ltd プラズマ処理方法
JP2015153941A (ja) * 2014-02-17 2015-08-24 東京エレクトロン株式会社 半導体装置の製造方法
JP2017220649A (ja) * 2016-06-10 2017-12-14 東京エレクトロン株式会社 エッチング処理方法

Also Published As

Publication number Publication date
SG11202005198SA (en) 2020-07-29
US10811267B2 (en) 2020-10-20
CN111542913B (zh) 2022-08-23
KR20200092411A (ko) 2020-08-03
CN111542913A (zh) 2020-08-14
WO2019125942A1 (en) 2019-06-27
US20190198333A1 (en) 2019-06-27
EP3729493A4 (en) 2021-09-29
JP7065192B2 (ja) 2022-05-11
EP3729493A1 (en) 2020-10-28

Similar Documents

Publication Publication Date Title
JP7065192B2 (ja) 半導体デバイス構造を処理する方法および関連するシステム
CN104364886B (zh) 等离子体处理方法
US20180374863A1 (en) 3d flash memory cells which discourage cross-cell electrical tunneling
CN103390581A (zh) 硅通孔刻蚀方法
US10361092B1 (en) Etching features using metal passivation
US20070197033A1 (en) High aspect ratio contacts
CN101911263A (zh) 蚀刻高纵横比接触的方法
US11367832B2 (en) Method of making magnetoresistive random access memory device
CN109997225A (zh) 三维存储器件及其制作方法
TW201436033A (zh) 利用採用非腐蝕性蝕刻劑之電漿蝕刻腔室之二氧化矽－多晶矽多層堆疊蝕刻
CN102412128A (zh) 倒梯形替代栅极及倒梯形金属栅电极的制作方法
CN108666274A (zh) 半导体存储装置的形成方法
CN108461449B (zh) 半导体元件及其制作方法
CN102054674B (zh) 金属栅电极和金属栅电极的制作方法
US20210111033A1 (en) Isotropic silicon nitride removal
US10128086B1 (en) Silicon pretreatment for nitride removal
US20210408006A1 (en) Semiconductor structure and forming method thereof
WO2021204288A1 (zh) 半导体结构及其形成方法
KR101094960B1 (ko) 반도체 소자의 커패시터 형성방법
US11380697B2 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
KR20130037519A (ko) 캐패시터 및 그 제조 방법
CN106783739B (zh) 垂直存储单元的半导体元件及其制造方法
WO2024059467A1 (en) Method for etching features using hf gas
KR100291410B1 (ko) 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법
CN113517230A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220425

R150 Certificate of patent or registration of utility model

Ref document number: 7065192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150