JP6604833B2 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP6604833B2
JP6604833B2 JP2015236624A JP2015236624A JP6604833B2 JP 6604833 B2 JP6604833 B2 JP 6604833B2 JP 2015236624 A JP2015236624 A JP 2015236624A JP 2015236624 A JP2015236624 A JP 2015236624A JP 6604833 B2 JP6604833 B2 JP 6604833B2
Authority
JP
Japan
Prior art keywords
plasma
frequency power
film
gas
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015236624A
Other languages
English (en)
Other versions
JP2017103388A (ja
JP2017103388A5 (ja
Inventor
航 ▲高▼山
翔 冨永
義樹 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015236624A priority Critical patent/JP6604833B2/ja
Priority to TW105138041A priority patent/TWI706460B/zh
Priority to US15/361,675 priority patent/US9966273B2/en
Priority to KR1020160160127A priority patent/KR102363783B1/ko
Priority to SG10201610044VA priority patent/SG10201610044VA/en
Priority to CN201611078504.0A priority patent/CN106992121B/zh
Publication of JP2017103388A publication Critical patent/JP2017103388A/ja
Priority to US15/949,185 priority patent/US10707090B2/en
Publication of JP2017103388A5 publication Critical patent/JP2017103388A5/ja
Application granted granted Critical
Publication of JP6604833B2 publication Critical patent/JP6604833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、プラズマエッチング方法に関する。
３Ｄ−ＮＡＮＤフラッシュメモリ等の三次元積層半導体メモリの製造において、プラズマエッチングを行うことによって、シリコン酸化膜とシリコン窒化膜との積層膜をエッチングし、高アスペクト比のホール（穴）やトレンチ（溝）を形成する方法が知られている。
この方法では、シリコン酸化膜のエッチング速度とシリコン窒化膜のエッチング速度とが異なる場合、シリコン酸化膜とシリコン窒化膜との界面に段差（スキャロッピング）が生じる。このように段差が生じると、例えば後の工程においてホールやトレンチに形成される膜が剥がれやすくなる等、信頼性が低下する。
そこで、従来では、例えばＮＦ３ガスとＣＨ３Ｆガスとの混合ガスを用いてプラズマエッチングを行うことで、段差の発生を抑制しながら積層膜をエッチングしている（例えば、特許文献１参照）。
特開２０１５−１４４１５８号公報
しかしながら、上記方法においては、積層膜のエッチングの際に生じる段差が抑制されるが、段差が生じた場合に段差を除去する方法については開示されていない。このため、上記方法では、シリコン酸化膜とシリコン窒化膜との積層膜をエッチングすることでシリコン酸化膜とシリコン窒化膜との界面に段差が生じた場合、エッチング形状が悪くなる。
上記課題に対して、一側面では、本発明は、シリコン酸化膜とシリコン窒化膜との界面に生じる段差を除去することを目的とする。
上記課題を解決するために、一の態様によれば、開口を有するエッチングマスクを用いてシリコン酸化膜とシリコン窒化膜との積層膜をエッチングするプラズマエッチング方法であって、プラズマ生成用の高周波電力を用いて、臭素含有ガスを含まず、フッ素含有ガス及び水素含有ガスを含む第１の処理ガスからプラズマを生成し、生成されたプラズマにより前記積層膜をエッチングする第１の工程と、前記第１の工程の後、プラズマ生成用の高周波電力を用いて、フッ素含有ガス、水素含有ガス及びＨＢｒを含む第２の処理ガスからプラズマを生成し、生成されたプラズマにより前記積層膜をエッチングする第２の工程と、を有し、前記第１の工程において、バイアス電圧発生用の高周波電力を印加し、前記第１の工程において、前記シリコン酸化膜と前記シリコン窒化膜との界面に前記シリコン酸化膜が凹部を形成し且つ前記シリコン窒化膜が凸部を形成する段差が生じ、前記第２の工程において、前記段差を除去する、プラズマエッチング方法が提供される。
一の側面によれば、シリコン酸化膜とシリコン窒化膜との界面に生じる段差を除去することができる。
本実施形態のプラズマエッチング装置の縦断面の一例を示す図 エッチング前後の積層膜の断面形状を説明する図 シリコン酸化膜とシリコン窒化膜との界面に生じる段差を説明する図 第１実施形態のプラズマエッチング方法の一例を示すフローチャート 第１実施形態のプラズマエッチングの効果を説明する図 第２実施形態のプラズマエッチングの効果を説明する図
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［プラズマエッチング装置の全体構成］
まず、本発明の一実施形態のプラズマエッチング装置について、図１に基づき説明する。図１は、本実施形態のプラズマエッチング装置の縦断面の一例を示す図である。
プラズマエッチング装置１は、例えば表面がアルマイト処理（陽極酸化処理）されたアルミニウムからなる円筒形のチャンバ１０を有している。チャンバ１０は、接地されている。
チャンバ１０の内部には載置台１２が設けられている。載置台１２は、例えばアルミニウム（Ａｌ）やチタン（Ｔｉ）、炭化ケイ素（ＳｉＣ）等の材質からなり、絶縁性の保持部１４を介して支持部１６に支持されている。これにより、載置台１２は、チャンバ１０の底部に設置される。
チャンバ１０の底部には、排気管２６が設けられ、排気管２６は排気装置２８に接続されている。排気装置２８は、ターボ分子ポンプやドライポンプ等の真空ポンプから構成され、チャンバ１０内の処理空間を所定の真空度まで減圧すると共に、チャンバ１０内のガスを排気路２０及び排気口２４に導き、排気する。排気路２０にはガスの流れを制御するためのバッフル板２２が取り付けられている。
チャンバ１０の側壁にはゲートバルブ３０が設けられている。ゲートバルブ３０の開閉によりチャンバ１０からウェハＷの搬入及び搬出が行われる。
載置台１２には、プラズマを生成するための第１高周波電源３１が整合器３３を介して接続され、ウェハＷにプラズマ中のイオンを引き込むための第２高周波電源３２が整合器３４を介して接続されている。例えば、第１高周波電源３１は、チャンバ１０内にてプラズマを生成するために適した第１周波数、例えば１００ＭＨｚの第１高周波電力ＨＦ（プラズマ生成用の高周波電力）を載置台１２に印加する。第２高周波電源３２は、載置台１２上のウェハＷにプラズマ中のイオンを引き込むのに適した第１周波数よりも低い第２周波数、例えば３．２ＭＨｚの第２高周波電力ＬＦ（バイアス電圧発生用の高周波電力）を載置台１２に印加する。第２高周波電力ＬＦは、例えば第１高周波電力ＨＦに同期させて印加される。このようにして載置台１２は、ウェハＷを載置すると共に、下部電極としての機能を有する。
載置台１２の上面にはウェハＷを静電吸着力で保持するための静電チャック４０が設けられている。静電チャック４０は導電膜からなる電極４０ａを一対の絶縁層４０ｂ（又は絶縁シート）の間に挟み込んだものであり、電極４０ａには直流電圧源４２がスイッチ４３を介して接続されている。静電チャック４０は、直流電圧源４２からの電圧により、クーロン力によってウェハＷを静電チャック上に吸着して保持する。静電チャック４０には温度センサ７７が設けられ、静電チャック４０の温度を測定するようになっている。これにより、静電チャック４０上のウェハＷの温度が測定される。
静電チャック４０の周縁部には、載置台１２の周囲を囲むようにフォーカスリング１８が配置されている。フォーカスリング１８は、例えばシリコンや石英から形成されている。フォーカスリング１８は、エッチングの面内均一性を高めるように機能する。
チャンバ１０の天井部には、ガスシャワーヘッド３８が接地電位の上部電極として設けられている。これにより、第１高周波電源３１から出力される第１高周波電力ＨＦが載置台１２とガスシャワーヘッド３８との間に容量的に印加される。
ガスシャワーヘッド３８は、多数のガス通気孔５６ａを有する電極板５６と、電極板５６を着脱可能に支持する電極支持体５８とを有する。ガス供給源６２は、ガス供給配管６４を介してガス導入口６０ａからガスシャワーヘッド３８内に処理ガスを供給する。処理ガスは、ガス拡散室５７にて拡散され、多数のガス通気孔５６ａからチャンバ１０内に導入される。チャンバ１０の周囲には、環状又は同心円状に延在する磁石６６が配置され、磁力により上部電極と下部電極とのプラズマ生成空間に生成されるプラズマを制御する。
静電チャック４０には、ヒータ７５が埋め込まれていてもよい。ヒータ７５は、静電チャック４０内に埋め込む替わりに静電チャック４０の裏面に貼り付けるようにしてもよい。ヒータ７５には、給電線を介して交流電源４４から出力された電流が供給される。これにより、ヒータ７５は、載置台１２を加熱する。
載置台１２の内部には冷媒管７０が形成されている。チラーユニット７１から供給された冷媒（以下、「ブライン（Ｂｒｉｎｅ）」ともいう。）は冷媒管７０及び冷媒循環管７３を循環し、載置台１２を冷却する。
係る構成により、載置台１２は、所定温度のブラインが載置台１２内の冷媒管７０を流れることにより冷却される。これにより、ウェハＷが所望の温度に調整される。また、静電チャック４０の上面とウェハＷの裏面との間には、伝熱ガス供給ライン７２を介してヘリウム（Ｈｅ）ガス等の伝熱ガスが供給される。
制御部５０は、ＣＰＵ５１、ＲＯＭ（Read Only Memory）５２、ＲＡＭ（Random Access Memory）５３及びＨＤＤ（Hard Disk Drive）５４を有する。ＣＰＵ５１は、ＲＯＭ５２、ＲＡＭ５３又はＨＤＤ５４の記録部に記録されたレシピに設定された手順に従い、エッチング等のプラズマエッチングを行う。また、記録部には、後述されるデータテーブル等の各種データが記録される。制御部５０は、ヒータ７５による加熱機構やブラインによる冷却機構の温度を制御する。
プラズマエッチングを行う際には、ゲートバルブ３０の開閉が制御され、ウェハＷがチャンバ１０内に搬入され、静電チャック４０上に載置される。ゲートバルブ３０は、ウェハＷを搬入後に閉じられる。チャンバ１０内の圧力は、排気装置２８により設定値に減圧される。静電チャック４０の電極４０ａに直流電圧源４２からの電圧を印加することで、ウェハＷは、静電チャック４０上に静電吸着される。
次いで、所定のガスがガスシャワーヘッド３８からシャワー状にチャンバ１０内に導入され、所定パワーのプラズマ生成用の第１高周波電力ＨＦが載置台１２に印加される。導入されたガスが第１高周波電力ＨＦにより電離及び解離することによりプラズマが生成され、プラズマの作用によりウェハＷにエッチング等のプラズマエッチングが施される。載置台１２には、バイアス電圧発生用の第２高周波電力ＬＦが印加されてもよい。プラズマエッチング終了後、ウェハＷはチャンバ１０外に搬出される。
［プラズマエッチング方法］
次に、フッ素含有ガスを用いたシリコン酸化膜（ＳｉＯ２）とシリコン窒化膜（ＳｉＮ）との積層膜のエッチングについて、図２に基づき説明する。図２はエッチング前後の積層膜の断面形状を説明する図であり、図２（ａ）はエッチング前の積層膜の概略断面を示し、図２（ｂ）はエッチング後の積層膜の概略断面を示している。
図２（ａ）に示すように、ウェハＷの上に、シリコン酸化膜２０１とシリコン窒化膜２０２とが交互に複数層積層された積層膜２００が形成され、積層膜２００の上に、開口３００ａを有するマスク膜３００が形成されている。ウェハＷは、例えばシリコンウェハである。マスク膜３００は、例えばポリシリコン膜、有機膜、アモルファスカーボン膜、窒化チタン膜である。
図２（ｂ）に示すように、マスク膜３００をエッチングマスクとして、フッ素含有ガスを含む第１の処理ガスから生成されたプラズマにより積層膜２００をエッチングすると、積層膜２００にホール２００ｈが形成される。このとき、積層膜２００に形成されるホール２００ｈの側壁２００ｓｗにおいて、シリコン酸化膜２０１とシリコン窒化膜２０２との界面に段差（スキャロッピング）が生じる場合がある。これは、エッチングの際に、シリコン酸化膜２０１がエッチングされる速度（エッチング速度）とシリコン窒化膜２０２がエッチングされる速度（エッチング速度）とが異なるからである。このようにシリコン酸化膜２０１とシリコン窒化膜２０２との界面に段差が生じると、ホール２００ｈを形成した後の工程においてホール２００ｈに膜を形成する場合、形成された膜が剥がれやすくなる等、信頼性が低下する。このようなシリコン酸化膜２０１とシリコン窒化膜２０２との界面の段差は、ウェハＷの温度が−３０℃以下の極低温環境下においてエッチングを行う場合に生じやすい。なお、第１の処理ガスは、水素含有ガスを含んでいてもよい。
一例として、下記に示す極低温環境下のプロセス条件にて、シリコン酸化膜２０１とシリコン窒化膜２０２との積層膜２００をエッチングすることにより形成されたホール２００ｈの形状について説明する。プロセス条件は以下の通りである。
・チラーユニットの設定温度：−６０℃
・ガス：水素（Ｈ２）／四フッ化炭素（ＣＦ４）／トリフルオロメタン（ＣＨＦ３）
・圧力：６０ｍＴｏｒｒ（８．０Ｐａ）
・第１高周波電力ＨＦ：２５００Ｗ、連続波
・第２高周波電力ＬＦ：４０００Ｗ、パルス波、周波数０．３ｋＨｚ、デューティ比５５％
図３は、シリコン酸化膜とシリコン窒化膜との界面に生じる段差を説明する図であり、下図は上図における領域Ａを拡大した断面を示している。
図３に示すように、マスク膜３００をエッチングマスクとして、フッ素含有ガスを含む第１処理ガスから生成されたプラズマにより積層膜２００をエッチングした場合、積層膜２００に形成されたホール２００ｈの側壁２００ｓｗにおいて、段差が生じた。
そこで、以下では、積層膜２００のエッチングにおいてシリコン酸化膜２０１とシリコン窒化膜２０２との界面に生じる段差を除去することが可能な、第１実施形態及び第２実施形態のプラズマエッチング方法について説明する。
＜第１実施形態＞
第１実施形態のプラズマエッチング方法について、図４に基づき説明する。図４は、第１実施形態のプラズマエッチング方法の一例を示すフローチャートである。
図４に示すように、本実施形態のプラズマエッチング方法では、まず、ウェハ表面の温度を−３０℃以下の極低温に制御する（ステップＳ２）。次いで、フッ素含有ガスを含む第１の処理ガスをチャンバ１０内に供給する（ステップＳ４）。例えば、Ｈ２／ＣＦ４／ＣＨＦ３を含む処理ガスが供給される。
次いで、第１の処理ガスを用いて、シリコン酸化膜２０１とシリコン窒化膜２０２との積層膜２００をエッチングする（ステップＳ６：第１の工程）。具体的には、第１高周波電源３１から第１高周波電力ＨＦを出力（オン）し、プラズマ生成用の高周波電力を載置台１２に印加する。また、第２高周波電源３２から第２高周波電力ＬＦを出力（オン）し、バイアス電圧発生用の高周波電力を載置台１２に印加する。このとき、第１高周波電力ＨＦ及び第２高周波電力ＬＦは、連続波であってもよく、パルス波であってもよい。第１の工程の実行時間（所定時間）は、積層膜２００に形成するホール２００ｈの深さ、第１高周波電力ＨＦの出力、第２高周波電力ＬＦの出力等に応じて定められる。所定時間が経過すると、第１高周波電力ＨＦ及び第２高周波電力をオフする（ステップＳ８）。
次いで、フッ素含有ガスを含む第１の処理ガスに臭素含有ガスを添加した第２の処理ガスをチャンバ１０内に供給する（ステップＳ１０）。例えば、Ｈ２／ＣＦ４／ＣＨＦ３／臭化水素（ＨＢｒ）を含む処理ガスが供給される。
次いで、第２の処理ガスを用いて、シリコン酸化膜２０１とシリコン窒化膜２０２との積層膜２００をエッチングする（ステップＳ１２：第２の工程）。具体的には、第１高周波電源３１から第１高周波電力ＨＦを出力（オン）し、プラズマ生成用の高周波電力を載置台１２に印加する。また、第２高周波電源３２から第２高周波電力ＬＦを出力（オン）し、バイアス電圧発生用の高周波電力を載置台１２に印加する。このとき、第１高周波電力ＨＦは、連続波であってもよく、パルス波であってもよいが、第２高周波電力ＬＦは、連続波であることが好ましい。第２の工程の実行時間（所定時間）は、第１高周波電力ＨＦの出力、第２高周波電力ＬＦの出力等に応じて定められる。所定時間が経過すると、第１高周波電力ＨＦ及び第２高周波電力をオフする（ステップＳ１４）。
以上により、積層膜２００にホール２００ｈが形成される。
なお、本実施形態では、第１の工程の後、第１高周波電力ＨＦ及び第２高周波電力ＬＦを一旦オフした後、第２の工程において、第１高周波電力ＨＦ及び第２高周波電力ＬＦを再びオンしたが、これに限定されない。例えば、第１の工程の後、第１高周波電力ＨＦ及び第２高周波電力ＬＦをオフすることなく継続して第２の工程を行ってもよい。
具体的には、下記に示すプロセス条件により、マスク膜３００をエッチングマスクとしてシリコン酸化膜２０１とシリコン窒化膜２０２との積層膜２００にプラズマエッチングを行った。プロセス条件は以下の通りである。
（第１の工程）
・チラーユニットの設定温度：−６０℃
・ガス：Ｈ２／ＣＦ４／ＣＨＦ３
・圧力：６０ｍＴｏｒｒ（８．０Ｐａ）
・第１高周波電力ＨＦ：２５００Ｗ、連続波
・第２高周波電力ＬＦ：４０００Ｗ、パルス波、周波数０．３ｋＨｚ、デューティ比５５％
（第２の工程）
・チラーユニットの設定温度：−６０℃
・ガス：Ｈ２／ＣＦ４／ＣＨＦ３／ＨＢｒ
・圧力：６０ｍＴｏｒｒ（８．０Ｐａ）
・第１高周波電力ＨＦ：２５００Ｗ、連続波
・第２高周波電力ＬＦ：５５００Ｗ、連続波
このとき、比較例として、第２の工程において、ＨＢｒを添加しなかった以外は、第１実施形態と同様の工程により、プラズマエッチングを行った。プロセス条件は以下の通りである。
（第１の工程）
・チラーユニットの設定温度：−６０℃
・ガス：Ｈ２／ＣＦ４／ＣＨＦ３
・圧力：６０ｍＴｏｒｒ（８．０Ｐａ）
・第１高周波電力ＨＦ：２５００Ｗ、連続波
・第２高周波電力ＬＦ：４０００Ｗ、パルス波、周波数０．３ｋＨｚ、デューティ比５５％
（第２の工程）
・チラーユニットの設定温度：−６０℃
・ガス：Ｈ２／ＣＦ４／ＣＨＦ３
・圧力：６０ｍＴｏｒｒ（８．０Ｐａ）
・第１高周波電力ＨＦ：２５００Ｗ、連続波
・第２高周波電力ＬＦ：５５００Ｗ、連続波
図５は、第１実施形態のプラズマエッチングの効果を説明する図であり、下図は上図における領域Ａを拡大した断面を示している。具体的には、図５（ａ）は第１の工程の後に本実施形態の第２の工程のエッチングを行った後の積層膜２００の断面を示し、図５（ｂ）は第１の工程の後に比較例の第２の工程のエッチングを行った後の積層膜２００の断面を示している。
図５（ａ）に示すように、第２の工程においてエッチングガスとしてＨＢｒを含む第２の処理ガスを用いて積層膜２００をエッチングすることにより、第１の工程において発生したシリコン酸化膜２０１とシリコン窒化膜２０２との界面に生じる段差を除去することができる。これは、第２の工程においてＨＢｒを添加することにより、積層膜２００からシリコンが叩き出され、シリコン酸化膜２０１とシリコン窒化膜２０２との界面に生じる段差の凹部にシリコン含有物として堆積すると共に、段差の凸部が削ぎ落とされ、段差が平坦化されるからである。このとき、段差の凸部の削ぎ落としを促進するという観点から、第２の工程においては、第２高周波電力ＬＦを印加することが好ましく、第２高周波電力ＬＦは第１高周波電力ＨＦよりも大きいことが特に好ましい。

また、第１の工程においては、ＨＢｒを添加することなく積層膜２００をエッチングしている。このため、積層膜２００に対するマスク膜３００の選択比（マスク選択比）を低下させることなく、積層膜２００にホール２００ｈを形成することができる。
これに対して、図５（ｂ）に示すように、第２の工程においてエッチングガスとしてＨＢｒを添加しなかった場合、シリコン酸化膜２０１とシリコン窒化膜２０２との界面に生じる段差に改善はほとんど見られない。
なお、本実施形態では、第２の工程におけるチャンバ１０内の圧力を６０ｍＴｏｒｒ（８．０Ｐａ）としたが、チャンバ１０内の圧力は６０ｍＴｏｒｒ（８．０Ｐａ）以下であってもよく、例えば、２５ｍＴｏｒｒ（３．３Ｐａ）、１５ｍＴｏｒｒ（２．０Ｐａ）であってもよい。第２の工程におけるチャンバ１０内の圧力を低くすることにより、積層膜２００に形成されるホール２００ｈの底部の直径（ボトムＣＤ）を拡大することができる。その結果、シリコン酸化膜２０１とシリコン窒化膜２０２との界面に生じる段差の除去に加えて、積層膜２００に形成されるホール２００ｈの側壁２００ｓｗの垂直性を向上させることができる。
以上に説明したように、第１実施形態のプラズマエッチング方法では、フッ素含有ガスを含む第１の処理ガスのプラズマを用いて積層膜２００をエッチングした後、臭素含有ガスを含む第２の処理ガスのプラズマを用いて積層膜２００をエッチングする。これにより、シリコン酸化膜２０１とシリコン窒化膜２０２との界面に生じる段差を除去することができる。
＜第２実施形態＞
第２実施形態のプラズマエッチング方法について説明する。第１実施形態では、第２の工程において使用する第２の処理ガスが、第１の工程で使用する第１の処理ガスに臭素含有ガスを添加した処理ガスである形態について説明した。これに対して、第２実施形態では、第２の工程において使用する第２の処理ガスが、第１の工程で使用する第１の処理ガスとは異なる処理ガスに臭素含有ガスを添加する形態について説明する。
具体的には、下記に示すプロセス条件により、マスク膜３００をエッチングマスクとしてシリコン酸化膜２０１とシリコン窒化膜２０２との積層膜２００にプラズマエッチングを行った。プロセス条件は以下の通りである。
（第１の工程）
・チラーユニットの設定温度：−６０℃
・ガス：Ｈ２／ＣＦ４／ＣＨＦ３
・圧力：６０ｍＴｏｒｒ（８．０Ｐａ）
・第１高周波電力ＨＦ：２５００Ｗ、連続波
・第２高周波電力ＬＦ：４０００Ｗ、パルス波、周波数０．３ｋＨｚ、デューティ比５５％
（第２の工程）
・チラーユニットの設定温度：−６０℃
・ガス：ジフルオロメタン（ＣＨ２Ｆ２）／メタン（ＣＨ４）／三フッ化窒素（ＮＦ３）／ＨＢｒ
・圧力：６０ｍＴｏｒｒ（８．０Ｐａ）
・第１高周波電力ＨＦ：２５００Ｗ、連続波
・第２高周波電力ＬＦ：５５００Ｗ、連続波
図６は、第２実施形態のプラズマエッチングの効果を説明する図であり、下図は上図における領域Ａを拡大した断面を示している。具体的には、図６は第１の工程の後に本実施形態の第２の工程のエッチングを行った後の積層膜２００の断面を示している。
図６に示すように、エッチングガスとしてＨＢｒを含む第２の処理ガスを用いて積層膜２００をエッチングすることにより、第１実施形態と同様に、シリコン酸化膜２０１とシリコン窒化膜２０２との界面に生じる段差を除去することができる。
以上に説明したように、第２実施形態のプラズマエッチング方法では、フッ素含有ガスを含む第１の処理ガスのプラズマを用いて積層膜２００をエッチングした後、臭素含有ガスを含む第２の処理ガスのプラズマを用いて積層膜２００をエッチングする。これにより、シリコン酸化膜２０１とシリコン窒化膜２０２との界面に生じる段差を除去することができる。
以上、プラズマエッチング方法を上記実施形態により説明したが、本発明のプラズマエッチング方法は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
例えば、本発明のプラズマエッチング方法は、積層膜にホールを形成する場合だけでなく、積層膜にトレンチを形成する場合にも適用可能である。
また、例えば本発明のプラズマエッチング方法は、容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置だけでなく、その他のエッチング処理装置に適用可能である。その他のエッチング処理装置としては、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたプラズマエッチング装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Resonance Plasma）装置等であってもよい。
また、例えば本発明のエッチング処理装置により処理される基板は、ウェハに限られず、例えば、フラットパネルディスプレイ（Flat Panel Display)用の大型基板、ＥＬ（Electro Luminescence）素子又は太陽電池用の基板であってもよい。
１ プラズマエッチング装置
３１ 第１高周波電源
３２ 第２高周波電源
２００ 積層膜
２０１ シリコン酸化膜
２０２ シリコン窒化膜
ＨＦ 第１高周波電力
ＬＦ 第２高周波電力

Claims (10)

  1. 開口を有するエッチングマスクを用いてシリコン酸化膜とシリコン窒化膜との積層膜をエッチングするプラズマエッチング方法であって、
    プラズマ生成用の高周波電力を用いて、臭素含有ガスを含まず、フッ素含有ガス及び水素含有ガスを含む第１の処理ガスからプラズマを生成し、生成されたプラズマにより前記積層膜をエッチングする第１の工程と、
    前記第１の工程の後、プラズマ生成用の高周波電力を用いて、フッ素含有ガス、水素含有ガス及びＨＢｒを含む第２の処理ガスからプラズマを生成し、生成されたプラズマにより前記積層膜をエッチングする第２の工程と、
    を有し、
    前記第１の工程において、バイアス電圧発生用の高周波電力を印加し、
    前記第１の工程において、前記シリコン酸化膜と前記シリコン窒化膜との界面に前記シリコン酸化膜が凹部を形成し且つ前記シリコン窒化膜が凸部を形成する段差が生じ、
    前記第２の工程において、前記段差を除去する、
    プラズマエッチング方法。
  2. 前記第１の工程及び前記第２の工程は、−３０℃以下において実行される、請求項１に記載のプラズマエッチング方法。
  3. 前記第２の処理ガスは、前記第１の処理ガスを含む、請求項１又は２に記載のプラズマエッチング方法。
  4. 前記第２の処理ガスは、前記第１の処理ガスとは異なる処理ガスを含む、請求項１又は２に記載のプラズマエッチング方法。
  5. 前記第１の工程及び前記第２の工程の少なくとも一方において、前記プラズマ生成用の高周波電力よりも大きいバイアス電圧発生用の高周波電力をさらに印加する、請求項１から４のいずれか一項に記載のプラズマエッチング方法。
  6. 前記フッ素含有ガスはＣＦ４であり、前記水素含有ガスはＨ２である、請求項１乃至５のいずれか一項に記載のプラズマエッチング方法。
  7. 前記第２の工程において、バイアス電圧発生用の高周波電力を印加する、
    請求項１から６のいずれか一項に記載のプラズマエッチング方法。
  8. 前記第１の工程では、バイアス電圧発生用の高周波電力をパルス波で印加し、
    前記第２の工程では、バイアス電圧発生用の高周波電力を連続波で印加する、
    請求項７に記載のプラズマエッチング方法。
  9. 前記第１の工程及び前記第２の工程を１回ずつ行う、
    請求項１から８のいずれか一項に記載のプラズマエッチング方法。
  10. 開口を有するエッチングマスクを用いてシリコン酸化膜とシリコン窒化膜との積層膜をエッチングする方法であって、
    臭素を含まず、フッ素及び水素を含むプラズマにより前記積層膜をエッチングする第１の工程と、
    フッ素、水素及びＨＢｒを含むプラズマにより前記積層膜をエッチングする第２の工程と、
    を有し、
    前記第１の工程において、バイアス電圧発生用の高周波電力を印加し、
    前記第１の工程において、前記シリコン酸化膜と前記シリコン窒化膜との界面に前記シリコン酸化膜が凹部を形成し且つ前記シリコン窒化膜が凸部を形成する段差が生じ、
    前記第２の工程において、前記段差を除去する、
    方法。
JP2015236624A 2015-12-03 2015-12-03 プラズマエッチング方法 Active JP6604833B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015236624A JP6604833B2 (ja) 2015-12-03 2015-12-03 プラズマエッチング方法
TW105138041A TWI706460B (zh) 2015-12-03 2016-11-21 電漿蝕刻方法
US15/361,675 US9966273B2 (en) 2015-12-03 2016-11-28 Plasma etching method
KR1020160160127A KR102363783B1 (ko) 2015-12-03 2016-11-29 플라즈마 에칭 방법
SG10201610044VA SG10201610044VA (en) 2015-12-03 2016-11-30 Plasma etching method
CN201611078504.0A CN106992121B (zh) 2015-12-03 2016-11-30 等离子体蚀刻方法
US15/949,185 US10707090B2 (en) 2015-12-03 2018-04-10 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015236624A JP6604833B2 (ja) 2015-12-03 2015-12-03 プラズマエッチング方法

Publications (3)

Publication Number Publication Date
JP2017103388A JP2017103388A (ja) 2017-06-08
JP2017103388A5 JP2017103388A5 (ja) 2018-07-19
JP6604833B2 true JP6604833B2 (ja) 2019-11-13

Family

ID=58799166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015236624A Active JP6604833B2 (ja) 2015-12-03 2015-12-03 プラズマエッチング方法

Country Status (6)

Country Link
US (2) US9966273B2 (ja)
JP (1) JP6604833B2 (ja)
KR (1) KR102363783B1 (ja)
CN (1) CN106992121B (ja)
SG (1) SG10201610044VA (ja)
TW (1) TWI706460B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6945388B2 (ja) * 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
IL274331B2 (en) * 2017-11-02 2023-04-01 Showa Denko Kk Burning method and semiconductor manufacturing method
US10811267B2 (en) 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
JP7018801B2 (ja) 2018-03-29 2022-02-14 東京エレクトロン株式会社 プラズマ処理装置、及び被処理体の搬送方法
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
CN111373511B (zh) 2018-10-26 2023-12-26 株式会社日立高新技术 等离子体处理方法
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN118315254A (zh) 2019-01-22 2024-07-09 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
CN113614891A (zh) * 2019-03-22 2021-11-05 中央硝子株式会社 干蚀刻方法及半导体装置的制造方法
WO2021171458A1 (ja) 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
JP2022021226A (ja) 2020-07-21 2022-02-02 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
CN118414691A (zh) * 2022-01-04 2024-07-30 应用材料公司 电极调谐、沉积与蚀刻方法
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
WO2024073390A1 (en) * 2022-09-29 2024-04-04 Lam Research Corporation Post etch plasma treatment for reducing sidewall contaminants and roughness

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200624A (ja) * 1988-02-05 1989-08-11 Toshiba Corp ドライエッチング方法
JPH05326499A (ja) * 1992-05-19 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
US6686292B1 (en) * 1998-12-28 2004-02-03 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
US6287974B1 (en) * 1999-06-30 2001-09-11 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
JP2007081383A (ja) * 2005-08-15 2007-03-29 Fujitsu Ltd 微細構造の製造方法
JP2012079792A (ja) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP5981106B2 (ja) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
TWI497586B (zh) * 2011-10-31 2015-08-21 Hitachi High Tech Corp Plasma etching method
KR102034556B1 (ko) * 2012-02-09 2019-10-21 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
JP6277004B2 (ja) * 2014-01-31 2018-02-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法

Also Published As

Publication number Publication date
US20170162399A1 (en) 2017-06-08
TW201721739A (zh) 2017-06-16
KR102363783B1 (ko) 2022-02-15
KR20170065449A (ko) 2017-06-13
CN106992121A (zh) 2017-07-28
US20180226264A1 (en) 2018-08-09
SG10201610044VA (en) 2017-07-28
US9966273B2 (en) 2018-05-08
CN106992121B (zh) 2020-10-09
JP2017103388A (ja) 2017-06-08
US10707090B2 (en) 2020-07-07
TWI706460B (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
JP6604833B2 (ja) プラズマエッチング方法
TWI743072B (zh) 蝕刻方法及蝕刻裝置
US10381237B2 (en) Etching method
JP6498022B2 (ja) エッチング処理方法
JP6604911B2 (ja) エッチング処理方法
JP6498152B2 (ja) エッチング方法
JP2016122774A (ja) エッチング処理方法及びエッチング処理装置
JP6621882B2 (ja) エッチング装置
JP2023041914A (ja) エッチング方法及びプラズマ処理装置
JP2017098323A (ja) プラズマエッチング方法
TW200414344A (en) Method and apparatus for etching Si
JP2019009189A (ja) エッチング方法
JP7195113B2 (ja) 処理方法及び基板処理装置
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
TW202213502A (zh) 蝕刻方法及電漿蝕刻裝置
JP2022032965A (ja) エッチング方法及びプラズマエッチング装置
JP2019134107A (ja) エッチング方法及びエッチング装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180604

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180907

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191015

R150 Certificate of patent or registration of utility model

Ref document number: 6604833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250