TW202213502A - 蝕刻方法及電漿蝕刻裝置 - Google Patents

蝕刻方法及電漿蝕刻裝置 Download PDF

Info

Publication number
TW202213502A
TW202213502A TW110127810A TW110127810A TW202213502A TW 202213502 A TW202213502 A TW 202213502A TW 110127810 A TW110127810 A TW 110127810A TW 110127810 A TW110127810 A TW 110127810A TW 202213502 A TW202213502 A TW 202213502A
Authority
TW
Taiwan
Prior art keywords
etching
gas
substrate
plasma
temperature
Prior art date
Application number
TW110127810A
Other languages
English (en)
Inventor
田中康基
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021103362A external-priority patent/JP7325477B2/ja
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202213502A publication Critical patent/TW202213502A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32743—Means for moving the material to be treated for introducing the material into processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供對蝕刻形狀的底部有效率地供給蝕刻劑而使蝕刻率提升之技術。本發明提供一種蝕刻方法，包含下述步驟：(a)將含矽的基板提供至支持台上；(b)利用從包含含氟氣體的第1氣體所產生的電漿蝕刻該基板，而形成具有底部的蝕刻形狀；(c)從包含氟化氫(HF)氣體的第2氣體產生電漿，並於該蝕刻形狀的底部選擇性地形成HF的凝結層或凝固層；及(d)對該支持台供給偏壓電力，並利用所產生的該電漿蝕刻該底部；於該(c)步驟～該(d)步驟中，將該基板的溫度保持於0℃以下。

Description

蝕刻方法及電漿蝕刻裝置
本發明係關於蝕刻方法及電漿蝕刻裝置。
於專利文獻1中，記載有下述技術：對於作為蝕刻對象膜的矽氧化膜，為了形成高深寬比的凹部，而進行電漿蝕刻。於此技術中，藉由產生包含例如氟碳化合物氣體、氫氟碳化合物氣體等含氟氣體及氫氣的處理氣體的電漿，而將矽氧化膜加以蝕刻。於記憶體元件的接觸孔等的高深寬比結構中，隨著蝕刻的進行，深寬比變大，蝕刻劑供給量減少。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開2016－122774號公報
［發明欲解決之課題］
本發明提供一種技術，其對蝕刻形狀(凹部)的底部有效率地供給蝕刻劑而使蝕刻率提升。 ［解決課題之手段］
依據本發明的一態樣，提供一種蝕刻方法，包括下述步驟：(a)將含矽的基板提供至支持台上；(b)利用從包含含氟氣體的第1氣體所產生的電漿蝕刻該基板，而形成具有底部的蝕刻形狀；(c)從包含氟化氫(HF)氣體的第2氣體產生電漿，並於該蝕刻形狀的底部選擇性地形成HF的凝結層或凝固層；及(d)對該支持台供給偏壓電力，並利用所產生的該電漿蝕刻該底部；於該(c)步驟～該(d)步驟中，將該基板的溫度保持於0℃以下。 ［發明效果］
依據一態樣，可對蝕刻形狀的底部有效率地供給蝕刻劑，而使蝕刻率提升。
於一例示的實施形態中，提供蝕刻膜的方法。該方法包括下述步驟：(a)將含矽的基板提供至支持台上；(b)利用從包含含氟氣體的第1氣體所產生的電漿蝕刻該基板，而形成具有底部的蝕刻形狀；(c)從包含氟化氫(HF)氣體的第2氣體產生電漿，並於該蝕刻形狀的底部選擇性地形成HF的凝結層或凝固層；及(d)對該支持台供給偏壓電力，並利用所產生的該電漿蝕刻該底部；於(c)步驟～(d)步驟中，將該基板的溫度保持於0℃以下。依據此實施形態，可對蝕刻形狀的底部有效率地供給蝕刻劑，而提高蝕刻率。
於一例示的實施形態中，亦可重複(c)步驟及(d)步驟。又於一例示的實施形態中，亦可同時進行(c)步驟及(d)步驟。
於一例示的實施形態中，(c)步驟及(d)步驟，亦可於蝕刻形狀的開口徑為200nm以下、且深寬比為20以上的情形下進行。
於一例示的實施形態中，亦可於(a)步驟之後，將基板的溫度設定為－40℃以下。
於一例示的實施形態中，於(d)步驟中，亦可利用第2氣體的電漿或稀有氣體的電漿，蝕刻底部。
於一例示的實施形態中，亦可供給偏壓電力，將電漿中的離子引入至底部，以使形成於底部的凝結層或凝固層與底部反應而使蝕刻繼續進行。
於一例示的實施形態中，提供蝕刻膜的方法。該方法包括下述步驟：提供步驟，將含矽的基板提供至腔室內的支持台上；設定步驟，將基板的溫度設定為0℃以下的溫度；供給步驟，將包含對於處理氣體的全流量的體積流量比為30%以上的氟化氫(HF)氣體之混合氣體，供給至腔室內；及蝕刻步驟，供給電漿產生用的射頻電力(Radio-frequency power)，並利用從混合氣體所產生的電漿蝕刻基板；於供給步驟及蝕刻步驟中，使基板的溫度保持於0℃以下。依據此實施形態，可提高蝕刻率。
於一例示的實施形態中，亦可於設定步驟中，將基板的溫度設定為－40℃以下，並於該供給步驟及該蝕刻步驟中，使該基板的溫度保持於0℃以下。
於一例示的實施形態中，含矽的基板，亦可包含氧化矽膜或氮化矽膜。
於一例示的實施形態中，含矽的基板，亦可包含氧化矽膜和氮化矽膜的疊層膜。
於一例示的實施形態中，含矽的基板，亦可包含氧化矽膜和多晶矽的疊層膜。
於一例示的實施形態中，提供一種電漿蝕刻裝置，該電漿蝕刻裝置包括：腔室；支持台，設於腔室內並支持基板；電漿產生部，於腔室內產生電漿；及控制部。該裝置的控制部執行下述步驟：(a)接受含矽的基板，並將其支持於該支持台上；(b)利用從包含含氟氣體的第1氣體所產生的電漿，蝕刻該基板，而形成具有底部的蝕刻形狀；(c)從包含氟化氫(HF)氣體的第2氣體產生電漿，並於蝕刻形狀的底部選擇性地形成HF的凝結層或凝固層；及(d)對該支持台供給偏壓電力，並利用所產生的電漿蝕刻底部；於(c)步驟～(d)步驟中，將基板的溫度保持於0℃以下。
以下，參考圖式說明用以實施本發明的形態。各圖式中，有時會對相同構成部分附加相同符號，而省略重複說明。
於以下說明中，將從圖5中之二個射頻電源(RF電源)的一者供給至電漿蝕刻裝置內的電力，亦稱為HF功率，而將從另一者供給至電漿蝕刻裝置內的下部電極的電力，亦稱為LF功率(亦稱為偏壓電力。)。HF功率係主要貢獻於電漿產生的電漿產生用的射頻電力。LF功率係主要貢獻於將離子引入至基板W的偏壓用的射頻電力。在此，處理對象的基板W係直徑300mm的晶圓。亦可利用透過矽凝膠等黏接劑而貼於基板W表面的溫度感測器，量測基板W的表面溫度，藉此而控制基板W的溫度。又，於本說明書中，所謂「混合氣體」係指將2種以上的氣體加以混合而成的氣體(蝕刻氣體)。
於本實施形態中，參考圖1說明蝕刻基板的方法MT。於以下說明中，除了圖1之外，亦參考圖5。又，以下，以使用電漿蝕刻裝置10將方法MT應用於基板W的情形為例，說明方法MT。方法MT包含步驟S1～S5。又，步驟S5至少包含圖2的步驟S51～S53。
於步驟S1中，如圖5所示，包含蝕刻對象膜的基板W於腔室1內係由支持台ST所支持。支持台ST包括靜電吸盤5，利用靜電力保持基板W。蝕刻對象膜係含矽膜。含矽膜包含氧化矽膜(SiO 2)或氮化矽膜(SiN)。再者，含矽膜亦可包含氧化矽膜以外的含矽膜。含矽膜亦可包含2種以上的含矽膜。2種以上的含矽膜，亦可包含氧化矽膜和多晶矽膜的疊層膜、或氧化矽膜和氮化矽膜的疊層膜。於本實施形態中，作為蝕刻對象膜，係以將氧化矽膜加以蝕刻為例。例如，可用於3D-NAND或DRAM用的深寬比為20以上的蝕刻。
基板W亦可於蝕刻對象膜上更包括具有開口的遮罩。遮罩可由與蝕刻對象膜亦即含矽膜能得到選擇比的各種膜所形成。遮罩可為含碳的膜。含碳的膜的一例，包括光阻或非晶系碳。遮罩亦可為含矽的膜，例如可為多晶矽遮罩。
蝕刻係使用包含含氟氣體的氣體。包含含氟氣體的氣體，可為CF 4、C 2F 6、C 4F 6、C 4F 8等氟碳化合物、CH 3F、CH 2F 2、CHF 3等氫氟碳化合物、SF 6、NF 6等氣體、氟化氫(HF)氣體、或選自此等中1種以上的氣體的組合。包含含氟氣體的氣體，亦可更包含含氫氣體。含氫氣體亦可為H 2、CH 4等。又，除了此等氣體之外，亦可包含Ar等稀有氣體。由於從包含氟的氣體或包含氟及氫的氣體所產生的電漿的氟離子及氫離子為輕，故不易對遮罩造成損傷。因此，可得到高的遮罩選擇比。於一例中，深寬比為既定值(例如，20)以上，係使用包含氟化氫氣體的混合氣體作為蝕刻氣體。於包含氟化氫氣體的混合氣體中，亦可包含對於混合氣體(處理氣體)的全流量的體積流量比為30%以上的氟化氫氣體。於本例中，深寬比A1～A3係不包含遮罩而計算。而如圖4的深寬比A1～A3所示，深寬比亦可包含遮罩而計算。只要可判定形成後述氟化氫的凝結層或凝固層的深寬比即可。
含矽膜上的遮罩，可為含金屬遮罩。含金屬遮罩，可由鎢(W)系、鈦(Ti)系、鉬(Mo)系、釕(Ru)系、鉿(Hf)系或鋁(Al)系的材料所形成。
接著，於步驟S2中，將基板的溫度控制於0℃以下。例如，於蝕刻開始前將基板的溫度(支持台ST的溫度)設為－40℃以下(在此，蝕刻開始前的基板的溫度，係與蝕刻開始前的支持台ST的溫度大致相同。)。藉由將基板的溫度設為0℃以下，於一例中為－40℃以下，可促進蝕刻劑往蝕刻形狀的底部的供給，而使蝕刻率提升。又，亦可於蝕刻開始前將基板的溫度設定為－70℃以下。可使用冷卻器將支持台ST冷卻，亦可藉由將液體氮或氟龍類等冷媒流通至支持台ST中使支持台ST冷卻，藉此而調整基板的溫度。考量電漿所導致的熱量輸入，於蝕刻中將使流通至支持台ST中的冷媒的溫度設定為比基板的目標溫度(靶材溫度)低10℃～50℃的溫度。於一例中，將－120℃～－40℃的冷媒供給至支持台ST內的流動路徑18。又，將基板的目標溫度，事先設定為0℃以下的任一溫度。又，除了將冷媒供給至支持台ST之外，亦可從支持台ST的傳熱氣體配管19將傳熱氣體供給至靜電吸盤5的表面和保持於其上的基板W的背面之間。藉由控制供給至靜電吸盤5的表面和保持於其上的基板W的背面之間的傳熱氣體的壓力，可控制熱傳導而調整基板的溫度。可使用鈍性氣體作為傳熱氣體。於一例中，亦可使用稀有氣體例如氦氣。藉此，可將基板W的溫度控制於0℃以下的溫度。
接著，於步驟S3中，蝕刻基板W。將步驟S3的蝕刻稱為「第1蝕刻」。於步驟S3中，亦可從氣體源8將包含含氟氣體的氣體作為蝕刻氣體供給至腔室內，並從RF源6對上部電極3供給27MHz～100MHz的電漿產生用的射頻電力，而從蝕刻氣體產生電漿。於另一例中，亦可從RF源6對支持台ST(下部電極)供給電漿產生用的射頻電力。從RF源6所供給的射頻電力的大小，於一例中，可為0.1kW～5kW。再者，亦可從RF源7對支持台ST(下部電極)供給200kHz～13.56MHz的偏壓電力，而進行蝕刻。偏壓電力的大小可為5kW以上。不限於射頻電力，亦可使用電壓脈衝。於一例中，亦可施加直流電壓(DC)脈衝。於步驟S3中供給至腔室內的包含含氟氣體的氣體，係「第1氣體」的一例。
可使用氟碳化合物氣體(例如CF 4)作為蝕刻氣體。再者，亦可供給含氫氣體(例如，H 2氣體)。又，亦可添加稀有氣體。於蝕刻對象膜包含氮化矽膜的情形時，可使用氟碳化合物、或氫氟碳化合物氣體(例如CHF 3)作為蝕刻氣體。電漿產生用的射頻電力不限於連續波，亦可為具有既定工作比(所謂工作比，係由導通時間／(導通時間＋斷開時間)所定義)的脈衝波。亦可使工作比於蝕刻中變化。於步驟S3中，利用從包含含氟氣體的氣體所產生的電漿，將基板W加以蝕刻，而形成具有底部的蝕刻形狀。藉此，如圖3(a)所示，隔著遮罩20，電漿中的離子及自由基作用，而將蝕刻對象膜21加以蝕刻。於圖3中，蝕刻形狀的例為包含孔洞H及線狀。於第1蝕刻中，於一例中，大概蝕刻至深寬比為20左右的深度A1。
接著，於步驟S4中，判定蝕刻形狀的開口徑是否為既定值以下且深寬比是否為既定值以上。例如，判定蝕刻形狀的開口徑是否為200nm以下且深寬比是否為20以上。在此，深寬比的既定值，只要是可將圖3(b)的氟化氫的凝結層或凝固層22形成於凹部的底部的值即可。於一實施形態中，亦可利用設於腔室內或腔室外的光學手段量測深寬比(開口徑等)。
於蝕刻形狀的開口徑大於既定值(例如，200nm)的情形時，或深寬比小於既定值(例如深寬比20)的情形時，返回至步驟S3，持續進行第1蝕刻。另一方面，於蝕刻形狀的開口徑為既定值(例如，200nm)以下，且深寬比為既定值(例如，深寬比20)以上的情形時，前往步驟S5。又，於步驟S4中，亦可判定從第1蝕刻開始是否已經過事先所預定的時間，以取代上述判定。於此情形時，返回至步驟S3，持續進行第1蝕刻，直至事先所預定的時間經過為止。另一方面，於事先所預定的時間經過後，則前往步驟S5。
於步驟S5中，繼續蝕刻基板W。將步驟S5的蝕刻稱為「第2蝕刻」。第1蝕刻及第2蝕刻，係對相同蝕刻對象膜的連續的蝕刻。於另一例中，亦可於第1蝕刻後不進行第2蝕刻，而於第1蝕刻和第2蝕刻之間進行另一步驟。於步驟S5中，從氣體源8將包含氟化氫(HF)氣體的蝕刻氣體作為蝕刻氣體供給至腔室內。於步驟S3中所使用的氣體，於含有氟化氫氣體的情形時，於步驟S5中所供給的蝕刻氣體與於步驟S3中所供給的包含含氟氣體的氣體亦可為相同氣體。於相同氣體的情形時，於步驟S5中不需進行氣體的切換，可使產能提升。於步驟S5中供給至腔室內的包含氟化氫氣體的蝕刻氣體，係「第2氣體」的一例。
於另一例中，於步驟S3中包含氟化氫氣體的情形時，則亦可使步驟S5中供給的氟化氫氣體的流量多於步驟S3中供給的氟化氫氣體的流量。於步驟S5中供給的混合氣體及於步驟S3中供給的氣體亦可包含不同的氣體。再者，於步驟S3中為包含氟化氫氣體的情形時，則步驟S5中供給的氟化氫氣體對於混合氣體中所包含的其他氣體的流量比，亦可高於步驟S3中供給的氟化氫氣體對於其他氣體的流量比。藉此，即使深寬比變高亦可將氟化氫充分供給至蝕刻形狀的底部。
針對步驟S5中之其他的處理條件，例如，亦可從RF源6對上部電極3供給27MHz～100MHz的電漿產生用的射頻電力，而從蝕刻氣體產生電漿。亦可從RF源6對支持台ST(於一例中，為下部電極)供給電漿產生用的射頻電力。蝕刻氣體，亦可為包含氟化氫(HF)氣體的2種以上的混合氣體。針對混合氣體，可對腔室1各自供給2種以上的氣體並使於腔室1內混合，亦可於供給至腔室1之前混合。從RF源6所供給的高頻的頻率，於一例中，可為0.1kW～5kW。再者，從RF源7對支持台ST供給200kHz～13.56MHz的偏壓電力，以促進蝕刻。偏壓電力的大小可為5kW以上。偏壓電力不限於射頻電力，亦可為DC脈衝等電壓脈衝。
作為於步驟S5供給的氣體，除了氟化氫氣體之外，至少亦可包含氟碳化合物氣體、氫氟碳化合物氣體、其他的含鹵素氣體中之至少一者。氟碳化合物氣體的例子，包含CF 4、C 3F 8、C 4F 6、C 4F 8及C 5F 8。氫氟碳化合物的例子，包含CH 3F、CH 2F 2、及CHF 3。作為其他的含鹵素氣體，亦可包含Cl 2及／或HBr。此外，亦可包含SF 6及／或NF 3。氟碳化合物氣體或氫氟碳化合物氣體係用以保護遮罩。
於步驟S5使用的蝕刻氣體，亦可更包含含氫氣體(於一例中，為H 2氣體)。又，亦可包含稀有氣體。於蝕刻對象膜包括氮化矽膜的情形時，可使用氟碳化合物、或氫氟碳化合物氣體(例如，CHF 3)作為蝕刻氣體。電漿產生用的射頻電力不限於連續波，亦可為具有既定工作比的脈衝波。亦可使工作比於蝕刻中變化。
步驟S5至少包含圖2所示的步驟S51～S53。於步驟S51中，利用從包含氟化氫氣體的混合氣體所產生的電漿，蝕刻基板W，並於蝕刻形狀的底部選擇性地形成氟化氫的凝結層或凝固層。
於蝕刻形狀為既定的開口徑以下及既定的深寬比以上，於一例中，於蝕刻形狀的開口徑為200nm以下且深寬比為20以上的蝕刻形狀的情形下，由於從底部揮發的蝕刻副產物的影響，使得底部的壓力高於氣相，因此，氟化氫變得容易凝結或凝固。又，於凝結的情形時產生毛細冷凝(capillary condensation)現象，而使氟化氫選擇性地吸附於底部。即使於未凝聚的情形時，由於氟化氫分子的極化，而於各自的氟化氫分子間產生凝聚力，因此氟化氫選擇性地吸附於表面能量成為最小的底部。
於蝕刻中，由於來自電漿的熱量輸入使基板的溫度上升，而藉由調整供給至基板的背面和支持台的表面間的傳熱氣體的壓力，使基板的溫度受到控制，即使於蝕刻中，亦使基板的溫度保持於0℃以下。亦即，於將包含氟化氫氣體的蝕刻氣體供給至腔室1內的步驟、及供給電漿產生用的射頻電力且利用從蝕刻氣體所產生的電漿蝕刻基板W的步驟中，使基板的溫度保持於0℃以下。
作為將基板的溫度保持於0℃以下的方法，列舉如於蝕刻中控制供給至基板W和靜電吸盤5之間的傳熱氣體的壓力、及／或控制偏壓電力的大小。藉此，蝕刻形狀為既定的開口徑以下及既定的深寬比以上，於一例中，蝕刻形狀的開口徑為200nm以下且深寬比為20以上之後，可調整氟化氫氣體的流量，而選擇性地於蝕刻形狀的底部形成使氟化氫凝結而成的液相的凝結層或固相的凝固層。此凝結層或凝固層，係用作為蝕刻劑的氟化氫優先物理性吸附於蝕刻形狀的底部而成者。依據方法MT，於蝕刻進行至深寬比為既定值以上例如深寬比20或此值以上的深度後，亦可利用凝結層或凝固層而使蝕刻率維持或提升。
圖3(a)顯示小於既定的深寬比，例如深寬比小於20的蝕刻的深度A1中之孔洞H的蝕刻(第1蝕刻)。
圖3(b)顯示既定的深寬比以上的蝕刻的深度A2(＞A1)中之孔洞H的蝕刻(第2蝕刻)。於第2蝕刻中，孔洞H變深，而產生凝結現象或凝固現象。利用此，對蝕刻形狀的底部有效率地供給氟化氫氣體的蝕刻劑，可於蝕刻形狀的底部選擇性地形成氟化氫的凝結層或凝固層22。
於步驟S51中，若氟化氫氣體的流量過多，則蝕刻形狀的開口封閉，會導致蝕刻停止。是故，藉由將氟化氫氣體控制為既定的流量，且將基板的溫度控制為0℃以下，可利用凝結現象或凝固現象於蝕刻形狀的底部選擇性地形成凝結層或凝固層，而促進蝕刻。
於接續於圖2所示的步驟S51後之步驟S52中，對支持台ST供給偏壓電力，使所產生的混合氣體的電漿中的離子到達至蝕刻形狀的底部。接著，利用該離子的能量使氟化氫的凝結層或凝固層22與蝕刻對象膜反應，而促進蝕刻對象膜的蝕刻。藉此，如圖3(b)所示，對於蝕刻對象膜21進行異向性蝕刻。
特別是，於步驟S52中，對支持台ST施加偏壓電力，藉此控制離子使到達至凝結層或凝固層22。藉此，由於用作為蝕刻劑的凝結層或凝固層22夾設其間，可促進蝕刻而提升蝕刻率。
於步驟S53中，判定蝕刻對象膜的蝕刻是否結束。例如，可如圖3(c)所示於蝕刻對象膜21的底層膜23露出的時點判定蝕刻結束。例如，底層膜23是否露出可使用終點檢測(End Point Detection)的技術進行判定。但是，蝕刻是否結束的判定方法不限於此。
於步驟S53中，於判定為蝕刻未結束的情形時，返回至步驟S51，重複進行步驟S51及步驟S52。於重複進行步驟S51及步驟S52的期間，使基板的溫度保持於0℃以下。於步驟S53中，於判定蝕刻已結束的情形時，結束本方法MT。
以上所述的方法MT，雖將形成凝結層或凝固層22的步驟S51和利用混合氣體的電漿進行蝕刻的步驟S52設為不同步驟而進行說明，但亦可同時執行。步驟S51及步驟S52，亦可重複執行。不限於依序重複執行步驟S51及步驟S52的情形，亦包含同時進行於形成凝結層或凝固層22的同時利用混合氣體的電漿進行蝕刻的處理的情形。若同時進行步驟S51及步驟S52，則蝕刻的產能提升。
第2蝕刻中所使用的包含氟化氫氣體的混合氣體中，亦可包含稀有氣體。稀有氣體的例子，包含氬氣、氦氣。第2蝕刻中，稀有氣體於第2蝕刻中有助於促進電漿中的離子(例如氬離子)的作用所致的蝕刻。亦即，於第2蝕刻中，將偏壓電力供給至支持台ST，而使電漿中的離子引入至蝕刻形狀的底部。藉此，可藉由離子的能量使形成於蝕刻形狀的底部的凝結層或凝固層22與蝕刻形狀的底部反應而使蝕刻繼續進行。但是，並非僅有稀有氣體的離子對凝結層或凝固層22施以能量而有助於蝕刻的促進。包含稀有氣體的混合氣體的電漿中的各種離子被引入至基板W，可對凝結層或凝固層22施以能量而使蝕刻繼續進行。又，第1蝕刻中所使用的氣體中亦可包含稀有氣體，可穩定產生電漿。
亦可於步驟S51中，供給包含氟化氫的混合氣體而形成凝結層或凝固層22，而於步驟S52中，將氣體種類從混合氣體切換成稀有氣體，供給稀有氣體而進行蝕刻，並重複進行步驟S51及步驟S52。但是，亦可於混合氣體中包含稀有氣體，而以相同氣體種類執行步驟S51及步驟S52。
［電漿蝕刻裝置］ 以上所述的方法MT可使用下述電漿蝕刻裝置。圖5係一實施形態的電漿蝕刻裝置10的一例的剖面示意圖。電漿蝕刻裝置10係為用以從處理氣體激發電漿之數個電漿產生系統中的一例。
圖5係顯示電容耦合電漿(CCP)裝置，於上部電極3和支持台ST之間形成電漿2。支持台ST具有下部電極4及靜電吸盤5。基板W保持於支持台ST上。RF源6及RF源7，耦合於上部電極3及下部電極4二者，而能使用不同的RF頻率。於其他例子中，RF源6及RF源7亦可耦合於相同電極。再者，直流電流(DC)電源亦可耦合於上部電極。於腔室1連接有氣體源8，用以供給處理氣體。又，於腔室1連接有排氣裝置9用以使腔室1內部排氣。又，亦可設置以非接觸方式測定基板溫度的溫度感測器。
圖5的電漿蝕刻裝置，具有包括處理器及記憶體的控制部80，其控制電漿蝕刻裝置10的各要件以對基板W進行電漿處理。
[實施例] 以下顯示實施形態的方法MT中之各步驟的程序條件的一例。 ＜第1蝕刻(圖1的S3)＞ 對象膜　　　  SiO 2膜(深寬比小於20) HF功率　　     0.1kW～5kW、27MHz～100MHz LF功率　　     5kW以上、200kHz～13.56MHz 第1氣體　　    包含含氟氣體的混合氣體(例如CF 4氣體及Ar氣體) 基板溫度　　  0℃以下 基板背面和靜電吸盤之間的空間壓力　10～200Torr(1333～26665Pa)
＜第2蝕刻(圖1的S5)＞ 對象膜　　      SiO 2膜(深寬比為20以上) (凝結層形成步驟(圖2的S51)及蝕刻步驟(圖2的S52)) HF功率　　     0.1kW～5kW、27MHz～100MHz LF功率　　     5kW以上、200kHz～13.56MHz 第2氣體　        包含氟化氫的混合氣體(例如HF氣體及Ar氣體) 基板溫度　　  0℃以下 基板背面和靜電吸盤之間的空間壓力　10～200Torr
如上所述，依據本實施形態的蝕刻方法，可促進蝕刻。
又，有時亦可不執行圖1的步驟S3及步驟S4。例如，亦可準備已形成具有既定深寬比的凹部的基板W(步驟S1)，控制基板的溫度(步驟S2)，而執行步驟S5的第2蝕刻。在此所謂深寬比，亦可如圖4所示為包含形成於遮罩的開口所計算而得的深寬比(圖4中顯示包含遮罩的凹部的深度A1～A3。)。若遮罩開口的深寬比為可形成凝結層或凝固層的深寬比以上，則可省略步驟S3。所謂既定的深寬比，表示能於蝕刻對象的區域(凹部的底部或蝕刻對象膜的表面)形成凝結層或凝固層的深寬比，藉由提供形成此深寬比的形狀的基板，可省略步驟S3及步驟S4。
又，所揭示的實施形態，更包括以下(A1)項、(A2)項的態樣。 (A1)係一種蝕刻方法，包含下述步驟： (a)將具有包含矽氧化膜的含矽膜及設於該含矽膜上的遮罩之基板，提供至支持台上，其中，於該含矽膜及該遮罩，形成由底部及側壁所界定之具有第1深寬比的凹部； (b)供給包含氟化氫(HF)的氣體，於該底部形成HF的凝結層或凝固層；及 (c)對該支持台供給電偏壓，使用電漿蝕刻該底面，而形成具有較該第1深寬比為高的第2深寬比的凹部； 該第1深寬比，係較形成HF的凝結層或凝固層的深寬比為高的深寬比； 於該(b)步驟及該(c)步驟中，使該基板的溫度保持於0℃以下。 (A2)係一種蝕刻方法，包含下述步驟： (a)將具有包含矽氧化膜的含矽膜、及設於該含矽膜上且形成有具有第1深寬比的開口的遮罩之基板，提供至支持台上； (b)供給氟化氫(HF)，於含矽膜上形成HF的凝結層或凝固層；及 (c)對該支持台供給電偏壓，使用電漿蝕刻該含矽膜； 該第1深寬比，係較於該含矽膜上形成HF的凝結層或凝固層的深寬比為高的深寬比， 於該(b)步驟及該(c)步驟中，使該基板的溫度保持於0℃以下。 (A3)係如(A1)或(A2)中任一項的蝕刻方法，其中，於形成該凝結層或凝固層的步驟中，從HF形成電漿。
此次所揭示之一實施形態的蝕刻方法及電漿蝕刻裝置，應視為於所有的點上皆為例示而非限制。上述實施形態於不脫離附加的申請專利範圍及其主旨的情形下，能以各種形態進行變形及改良。上述複數實施形態所記載的事項，於不相矛盾的範圍內亦可有其他構成，又，可於不相矛盾的範圍內加以組合。
本發明的電漿蝕刻裝置，係顯示為Capacitively Coupled Plasma(電容耦合電漿)(CCP)型的電漿處理裝置，但亦可使用其他的電漿處理裝置。例如，可使用Inductively Coupled Plasma(感應耦合電漿)(ICP)、Radial Line Slot Antenna(放射狀線槽孔天線)(RLSA)、Electron Cyclotron Resonance Plasma(電子迴旋共振電漿)(ECR)及Helicon Wave Plasma(螺旋微波電漿)(HWP)。
1:腔室 2:電漿 3:上部電極 4:下部電極 5:靜電吸盤 6,7:RF源 8:氣體源 9:排氣裝置 10:電漿蝕刻裝置 18:流動路徑 19:傳熱氣體配管 20:遮罩 21:蝕刻對象膜 22:凝結層/凝固層 23:底層膜 80:控制部 A1~A3:深度 H:孔洞 W:基板 ST:支持台 S1~S5:步驟
【圖1】圖1係一實施形態的蝕刻方法的示意圖。 【圖2】圖2係一實施形態的第2蝕刻的流程的示意圖。 【圖3】圖3(a)～(c)係蝕刻對象膜的蝕刻流程的說明圖。 【圖4】圖4(a)～(c)係蝕刻對象膜的蝕刻流程的說明圖。 【圖5】圖5係一實施形態的電漿蝕刻裝置的一例的剖面示意圖。
MT:方法
S1~S5:步驟

Claims (12)

  1. 一種蝕刻方法，包含下述步驟： (a)將含矽的基板提供至支持台上； (b)利用從包含含氟氣體的第1氣體所產生的電漿蝕刻該基板，而形成具有底部的蝕刻形狀； (c)從包含氟化氫(HF)氣體的第2氣體產生電漿，並於該蝕刻形狀的底部選擇性地形成HF的凝結層或凝固層；及 (d)對該支持台供給偏壓電力，並利用所產生的該電漿蝕刻該底部； 於該(c)步驟～該(d)步驟中，將該基板的溫度保持於0℃以下。
  2. 如請求項1的蝕刻方法，其中， 該(c)步驟及該(d)步驟，係同時進行。
  3. 如請求項1或2的蝕刻方法，其中， 該(c)步驟及該(d)步驟，係於該蝕刻形狀的開口徑為200nm以下且深寬比為20以上的情形下進行。
  4. 如請求項1～3中任一項的蝕刻方法，其中， 於該(a)步驟之後，將該基板的溫度設定為－40℃以下。
  5. 如請求項1～4中任一項的蝕刻方法，其中， 於該(d)步驟中，利用該第2氣體的電漿或稀有氣體的電漿，蝕刻該底部。
  6. 如請求項1～5中任一項的蝕刻方法，其中， 將電漿中的離子引入至該底部，以使形成於該底部的該凝結層或凝固層與該底部反應而使蝕刻進行。
  7. 一種蝕刻方法，包含下述步驟： 提供步驟，將含矽的基板提供至腔室內的支持台上； 設定步驟，將該基板的溫度設定為0℃以下的溫度； 供給步驟，將包含對於處理氣體的全流量的體積流量比為30%以上之氟化氫(HF)氣體之混合氣體，供給至該腔室內；及 蝕刻步驟，供給射頻電力，並利用從該混合氣體所產生的電漿蝕刻該基板；其中， 於該供給步驟及該蝕刻步驟中，使該基板的溫度保持於0℃以下。
  8. 如請求項7的蝕刻方法，其中， 於該設定步驟中，將該基板的溫度設定為－40℃以下， 於該供給步驟及該蝕刻步驟中，使該基板的溫度保持於0℃以下。
  9. 如請求項1～8中任一項的蝕刻方法，其中， 該含矽的基板，包含氧化矽膜或氮化矽膜。
  10. 如請求項1～8中任一項的蝕刻方法，其中， 該含矽的基板，包含氧化矽膜和氮化矽膜的疊層膜。
  11. 如請求項1～8中任一項的蝕刻方法，其中， 該含矽的基板，包含氧化矽膜和多晶矽的疊層膜。
  12. 一種電漿蝕刻裝置，包含： 腔室； 支持台，設於該腔室內並支持基板； 電漿產生部，於該腔室內產生電漿；及 控制部； 該控制部執行下述步驟： (a)接受含矽的基板，並將其支持於該支持台上； (b)利用從包含含氟氣體的第1氣體所產生的電漿，蝕刻該基板，而形成具有底部的蝕刻形狀； (c)從包含氟化氫(HF)氣體的第2氣體產生電漿，並於該蝕刻形狀的底部選擇性地形成HF的凝結層或凝固層；及 (d)對該支持台供給偏壓電力，並利用所產生的該電漿蝕刻該底部； 於該(c)步驟～該(d)步驟中，將該基板的溫度保持於0℃以下。
TW110127810A 2020-08-12 2021-07-29 蝕刻方法及電漿蝕刻裝置 TW202213502A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020136392 2020-08-12
JP2020-136392 2020-08-12
JP2021-103362 2021-06-22
JP2021103362A JP7325477B2 (ja) 2020-08-12 2021-06-22 エッチング方法及びプラズマエッチング装置

Publications (1)

Publication Number Publication Date
TW202213502A true TW202213502A (zh) 2022-04-01

Family

ID=80224630

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127810A TW202213502A (zh) 2020-08-12 2021-07-29 蝕刻方法及電漿蝕刻裝置

Country Status (4)

Country Link
US (2) US11637020B2 (zh)
KR (1) KR20220020776A (zh)
CN (1) CN114078699A (zh)
TW (1) TW202213502A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6408903B2 (ja) 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
US9831097B2 (en) * 2015-12-18 2017-11-28 Applied Materials, Inc. Methods for selective etching of a silicon material using HF gas without nitrogen etchants
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch

Also Published As

Publication number Publication date
US11637020B2 (en) 2023-04-25
CN114078699A (zh) 2022-02-22
US20220051902A1 (en) 2022-02-17
KR20220020776A (ko) 2022-02-21
US20230245897A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
US10707090B2 (en) Plasma etching method
US8389416B2 (en) Process for etching silicon with selectivity to silicon-germanium
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
JP7503673B2 (ja) プラズマ処理装置及びエッチング方法
US20210050222A1 (en) Plasma etching method
TW202213505A (zh) 蝕刻方法及電漿處理裝置
JP6243722B2 (ja) エッチング処理方法
JP7222940B2 (ja) エッチング方法及びプラズマ処理装置
JP2024099512A (ja) 希ガスによる極低温原子層エッチング
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
TW202213502A (zh) 蝕刻方法及電漿蝕刻裝置
JP7325477B2 (ja) エッチング方法及びプラズマエッチング装置
JP2019009189A (ja) エッチング方法
TWI855851B (zh) 使用稀有氣體的低溫原子層蝕刻
US20230069553A1 (en) Etching method and plasma etching apparatus
US11798793B2 (en) Substrate processing method, component processing method, and substrate processing apparatus