TW202213505A - 蝕刻方法及電漿處理裝置 - Google Patents

蝕刻方法及電漿處理裝置 Download PDF

Info

Publication number
TW202213505A
TW202213505A TW110129428A TW110129428A TW202213505A TW 202213505 A TW202213505 A TW 202213505A TW 110129428 A TW110129428 A TW 110129428A TW 110129428 A TW110129428 A TW 110129428A TW 202213505 A TW202213505 A TW 202213505A
Authority
TW
Taiwan
Prior art keywords
gas
substrate
etching
plasma
hydrogen
Prior art date
Application number
TW110129428A
Other languages
English (en)
Inventor
中谷理子
後平拓
宋孝錫
田所昌洋
沼田健太郎
八重樫圭太
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021103361A external-priority patent/JP2022036899A/ja
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202213505A publication Critical patent/TW202213505A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種於氧化矽膜與矽膜交替積層而成之積層膜之蝕刻中提高選擇比之技術。 本發明提供一種蝕刻方法，其係對在基板上交替積層氧化矽膜與矽膜而成之積層膜，藉由電漿而形成所期望之蝕刻形狀者，且具有如下步驟：準備上述基板；將上述基板之表面溫度冷卻至-40℃以下；藉由電漿產生用之高頻電力而產生含有氫與氟之氣體之電漿；以及藉由所產生之電漿而對上述積層膜進行蝕刻。

Description

蝕刻方法及電漿處理裝置
本發明係關於一種蝕刻方法及電漿處理裝置。
例如，專利文獻1提出一種對使氧化矽膜與氮化矽膜交替積層而成之多層膜進行蝕刻之方法。又，例如，專利文獻2提出一種對使氧化矽膜與多晶矽膜交替積層而成之多層膜進行蝕刻之方法。
於專利文獻2中，利用由蝕刻氣體產生之電漿對多層膜進行蝕刻，該蝕刻氣體係包含含溴氣體、含氯氣體、含碘氣體之至少任一種氣體與碳氟化合物氣體之氣體。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-39310號公報 [專利文獻2]國際公開第2013/1188660號公報
[發明所欲解決之問題]
本發明提供一種於氧化矽膜與矽膜交替積層而成之積層膜之蝕刻中可提高選擇比之技術。 [解決問題之技術手段]
本發明之一態樣提供一種蝕刻方法，其係對在基板上交替積層氧化矽膜與矽膜而成之積層膜，藉由電漿而形成所期望之蝕刻形狀者，且具有如下步驟：準備上述基板；將上述基板之表面溫度冷卻至-40℃以下；藉由電漿產生用之高頻電力而產生含有氫與氟之氣體之電漿；以及藉由所產生之電漿而對上述積層膜進行蝕刻。 [發明之效果]
根據一形態，於氧化矽膜與矽膜交替積層而成之積層膜之蝕刻中可提高選擇比。
以下，參照圖式對用以實施本發明之方式進行說明。於各圖式中，有時對相同構成部分標註相同符號，並省略重複之說明。
[電漿處理裝置] 使用圖1對實施方式之電漿處理裝置1進行說明。圖1係表示實施方式之電漿處理裝置1之一例之剖面模式圖。實施方式之電漿處理裝置1係於處理容器10內將載置台11與簇射頭20對向配置之平行平板型電漿處理裝置。
載置台11具有保持以半導體晶圓為一例之基板W之功能，並且作為下部電極發揮功能。簇射頭20具有將氣體呈簇射狀供給至處理容器10內之功能，並且作為上部電極發揮功能。
處理容器10例如由表面經氧化鋁膜處理(陽極氧化處理)之鋁構成，且為圓筒形。處理容器10電性接地。載置台11設置於處理容器10之底部，載置基板W。
載置台11例如由鋁(Al)或鈦(Ti)、碳化矽(SiC)等形成。載置台11具有靜電吸盤12及基台13。基台13支持靜電吸盤12。靜電吸盤12具有於絕緣體12b之間夾入有吸盤電極12a之構造。於吸盤電極12a連接有電源14。靜電吸盤12利用藉由自電源14對吸盤電極12a施加電壓而產生之庫侖力將基板W吸附於靜電吸盤12。
於基台13之內部，形成有冷媒流路13a。於冷媒流路13a連結有冷媒入口配管13b及冷媒出口配管13c。自冷卻器單元15輸出特定溫度之冷卻介質(溫度控制介質)，冷卻介質於冷媒入口配管13b、冷媒流路13a及冷媒出口配管13c中循環。藉此，載置台11被冷卻(調溫)，基板W被控制為特定溫度。
傳熱氣體供給源17將氦氣等傳熱氣體通過氣體供給管線16供給至靜電吸盤12之表面與基板W之背面之間。藉此，提高靜電吸盤12與基板W之間之傳熱效率，提高基板W之溫度控制性。
於載置台11，經由第1匹配器30a而電性連接有供給電漿產生用之高頻電力(HF功率)之第1高頻電源30。又，於載置台11，經由第2匹配器31a而電性連接有供給頻率較HF功率之頻率低之偏壓電壓用之高頻電力(LF功率)的第2高頻電源31。第1高頻電源30例如將40 MHz之高頻電力施加至載置台11。第2高頻電源31例如將400 kHz之高頻電力施加至載置台11。再者，第1高頻電源30亦可將高頻電力施加至簇射頭20。
第1匹配器30a使載置台11側之負載阻抗與第1高頻電源30之輸出(內部)阻抗匹配。第2匹配器31a使載置台11側之負載阻抗與第2高頻電源31之輸出(內部)阻抗匹配。
簇射頭20經由被覆周緣部之絕緣體之屏蔽環22而堵塞處理容器10之頂壁之開口。於簇射頭20形成有導入氣體之氣體導入口21。於簇射頭20之內部設置有與氣體導入口21相連之擴散室23。自氣體供給源25輸出之氣體經由氣體導入口21供給至擴散室23，自多個氣體供給孔24導入至處理容器10之內部。
於處理容器10之底面形成有排氣口18，於排氣口18連接有排氣裝置19。排氣裝置19排出處理容器10內之氣體，藉此，處理容器10內被控制為特定之真空度。於處理容器10之側壁設置有將搬送口26開閉之閘閥27。根據閘閥27之開閉，將基板W自搬送口26搬入至處理容器10內，或者將基板W搬出處理容器10外。
於電漿處理裝置1設置有控制裝置整體之動作之控制部40。控制部40具有CPU(Central Processing Unit，中央處理單元)41、ROM(Read Only Memory，唯讀記憶體)42及RAM(Random Access Memory，隨機存取記憶體)43。CPU41根據ROM42及RAM43之記憶區域中所儲存之各種製程配方而執行基板W之蝕刻工序。製程配方中設定有作為相對於製程條件之裝置之控制資訊的製程時間、壓力(氣體之排氣)、高頻電力或電壓、各種氣體流量、基板之表面溫度(靜電吸盤12之溫度等)、自冷卻器單元15供給之冷卻介質之溫度等。再者，該等程式或表示處理條件之製程配方亦可記憶於硬碟或半導體記憶體。又，製程配方亦可以收容於CD-ROM(Compact Disc-Read Only Memory，唯讀光碟)、DVD(Digital Versatile Disc，數位多功能光碟)等可由可攜性電腦讀取之記憶媒體之狀態設定於記憶區域之特定位置。
於進行基板處理時，控制閘閥27之開閉，將由搬送臂保持之基板W自搬送口26搬入至處理容器10內，載置於載置台11，吸附於靜電吸盤12。藉此，準備基板W。
繼而，將氣體自簇射頭20供給至處理容器10內，將電漿產生用之高頻電力施加至載置台11，產生電漿。藉由所產生之電漿而對基板W實施蝕刻處理。亦可與電漿產生用之高頻電力一起將偏壓電壓用之高頻電力施加至載置台11。處理後，藉由去靜電處理而將基板W之電荷去除，將基板W自靜電吸盤12剝離並搬出。
基板之表面溫度(例如晶圓之表面溫度)係藉由將利用冷卻器單元15調整為所期望之溫度之靜電吸盤12之溫度經由靜電吸盤12之表面及傳熱氣體傳熱至基板W而調整。然而，基板W曝露於藉由電漿產生用之高頻電力而產生之電漿，來自電漿之熱輸入或藉由偏壓電壓用之高頻電力而饋入之離子照射至基板W。因此，基板W之溫度，尤其是基板W之面對電漿之表面溫度高於經調整後之靜電吸盤12之溫度。又，存在因溫度調整後之對向電極或來自處理容器10之側壁之輻射熱亦使得基板W之表面溫度上升的情況。因此，於構成為可測定蝕刻處理過程中之實際之基板W之溫度，或能夠根據製程條件推測靜電吸盤12之調整溫度與實際之基板W之表面溫度之溫度差的情形時，亦可降低靜電吸盤12之調整溫度之設定，以便於預先規定之溫度範圍內調整基板W之溫度。
[蝕刻方法] 參照圖2及圖3，對能夠於該構成之電漿處理裝置1中執行之本實施方式之蝕刻方法進行說明。圖2係表示實施方式之蝕刻方法之一例之圖。圖3係表示實施方式之蝕刻對象之膜構造之圖。
於本實施方式之蝕刻方法中，將基板之表面溫度冷卻至-40℃以下，對蝕刻對象之積層膜進行蝕刻。以下，將基板之表面溫度控制為-40℃以下進行蝕刻之情況亦稱為「低溫蝕刻」。
於圖2所示之本實施方式之蝕刻方法中，將具有圖3(a)所示之氧化矽膜及多晶矽膜交替積層而成之積層膜100與積層膜100上之遮罩101的基板W載置於載置台11，以備使用(步驟S1)。再者，積層膜100之多晶矽膜並不限定於此，亦可由非晶矽或摻雜矽等矽膜形成。
其次，於將基板之表面溫度冷卻至-40℃以下之狀態下，藉由電漿處理裝置1產生之電漿而對積層膜進行低溫蝕刻(步驟S2)。將步驟S2之蝕刻亦稱為主蝕刻。
圖3(a)係蝕刻對象之膜構造，表示蝕刻前之初始狀態。基板具有積層膜100、積層膜100之上之遮罩101、及積層膜100之基底膜102。遮罩101由有機材料形成，形成有開口部HL。基底膜102例如由多晶矽形成。但是，基底膜102並不限定於由多晶矽形成，亦可由非晶矽或單晶矽形成。又，基底膜102可為包含鎳(Ni)等過渡金屬之矽化物膜，亦可為鎢(W)、釕(Ru)等過渡金屬層。
於步驟S2之主蝕刻中，藉由電漿產生用之高頻電力而產生含有氫與氟之氣體之電漿，藉由所產生之電漿，通過遮罩101對積層膜100進行蝕刻。所謂含有氫與氟之氣體，係指碳氟化合物氣體(CF系)、碳氫氣體(CH系)、及含氫氣體之組合，作為處理氣體之一例，可列舉H 2氣體及CF 4氣體。作為處理氣體之另一例，可列舉H 2氣體、C 4F 8氣體、CH 2F 2氣體、NF 3氣體、及SF 6氣體。
藉此，如圖3(b)所示，積層膜100被蝕刻為遮罩101之圖案，於積層膜100形成凹部。進而，如圖3(c)所示，對積層膜100進行低溫蝕刻直至基底膜102露出為止。
如此，於主蝕刻中，藉由供給至電漿處理裝置1之處理氣體之電漿，通過遮罩101之開口部HL對積層膜100進行低溫蝕刻，於積層膜100形成凹部。如圖3(c)所示，將形成於積層膜100之洞形狀之凹部中的遮罩101與積層膜100之交界面中之凹部之直徑亦稱為Top CD，將基底膜102與積層膜100之交界面中之凹部之直徑亦稱為Btm CD。再者，於本實施方式中，對藉由電漿而形成所期望之蝕刻形狀之孔(開口部HL)之蝕刻方法進行了說明，但並不限定於此。本實施方式之蝕刻方法亦可藉由電漿而形成所期望之蝕刻形狀之槽，即線形狀之凹部。
[蝕刻之溫度依存性] 參照圖4對本實施方式之蝕刻方法中之基板之溫度依存性進行說明。圖4係表示實施方式之基板W之表面溫度與蝕刻特性之關係之一例的圖。
例如，於3D-NAND構造之蝕刻或其他構造之蝕刻中，有時進行氧化矽膜與多晶矽膜交替積層而成之積層膜100之蝕刻。於該情形時，若將基板之表面溫度為常溫(25℃左右)或常溫以上之溫度條件、或最適於對氧化矽膜與氮化矽膜交替積層而成之與本實施方式不同之積層膜進行蝕刻的溫度條件應用於本實施方式之積層膜，則翹曲CD變大，或者遮罩選擇比不足。例如，若將基板之表面溫度控制為20℃對積層膜100進行蝕刻，則翹曲CD變大。另一方面，若將基板之表面溫度控制為110℃或140℃對積層膜100進行蝕刻，則翹曲CD得以改善，但遮罩選擇比不足。
再者，翹曲CD(Bow CD)表示積層膜100之凹部中之最寬部分之直徑。遮罩選擇比表示積層膜100之蝕刻速率相對於遮罩101之蝕刻速率之比。
圖4係表示相對於基板之表面溫度而言之各種蝕刻特性之實驗結果。圖5係表示實施方式之蝕刻後之積層膜100上所形成之凹部之底部之真圓度及彎曲形狀之實驗結果的一例。於本實驗中，使用H 2氣體、C 4F 8氣體、CH 2F 2氣體、NF 3氣體、及SF 6氣體之處理氣體作為氣體種。即，進行以下實驗，即，對電漿處理裝置1之處理容器10內供給處理氣體，藉由電漿產生用之高頻電力而產生上述處理氣體之電漿，對積層膜100進行蝕刻。
圖4之橫軸表示基板之表面溫度，圖4(a)之縱軸表示遮罩選擇比(◇)，圖4(b)之縱軸表示積層膜之蝕刻速率(〇)及遮罩之蝕刻速率(□)，圖4(c)之縱軸表示Bow CD(〇)及Btm CD(□)。又，圖5表示蝕刻後形成於積層膜100之凹部之底部(洞之孔底)之真圓度及彎曲(Bending)形狀。真圓度表示洞之剖面形狀接近真圓之程度，凹部之底面越接近真圓則圖5之真圓度越高，凹部之底面越接近橢圓則圖5之真圓度越低。彎曲(Bending)表示積層膜100之凹部未垂直地形成，而是自遮罩101朝向凹部之底部彎曲之狀態。
於圖4(a)及圖5所示之結果中，若基板之表面溫度成為-40℃以上，則遮罩選擇比降低，並且形成於積層膜100之凹部之底部(洞之孔底)之真圓度變差。具體而言，若基板之表面溫度成為-37℃以上，則洞之孔底之真圓度變差。
又，若基板之表面溫度成為-57℃以下，則彎曲變差。若彎曲變差，則積層膜100之蝕刻速率降低，故而較佳為抑制彎曲。
根據以上內容，於本實施方式之蝕刻方法中，將基板之表面溫度控制為-40℃以下，藉由含有含氫氣體及含氟氣體之處理氣體之電漿而對基板W進行低溫蝕刻。藉此，可提高遮罩選擇比。
其次，根據圖4(a)及(b)所示之結果，藉由將基板之表面溫度控制為-55℃以上-40℃以下，可提高遮罩選擇比及積層膜100之蝕刻速率。再者，於將基板之表面溫度控制為-55℃以上-40℃以下之情形時，可維持遮罩101之充分低之蝕刻速率。
根據圖4(a)及(b)之結果可知，於基板之表面溫度為-47℃時，獲得最高之遮罩選擇比及積層膜100之蝕刻速率，於-55℃～-40℃之範圍內，遮罩選擇比及積層膜100之蝕刻速率均良好。
其次，根據圖4(c)之結果，若觀察翹曲CD(Bow CD)與底部CD(Btm CD)之差量，則基板之表面溫度越降低，差量越大。若Bow CD與Btm CD之差量越小，則所形成之積層膜100之凹部越垂直。因此，Bow CD與Btm CD之差量越小越好。
其次，根據圖5之結果，若基板之表面溫度成為-37℃以上，則洞之孔底之真圓度變差。又，若基板之表面溫度成為-57℃以下，則積層膜100之凹部之側壁之形狀變差而彎曲變差。若彎曲變差，則積層膜100之蝕刻速率降低，故而較佳為抑制彎曲。
即，為了改善形成於積層膜100之凹部之彎曲，較佳為將基板之表面溫度控制為-55℃以上。據此，可改善形成於積層膜100之凹部，使其接近垂直形狀。
根據以上內容，藉由將基板之表面溫度控制為-40℃以下，可提高積層膜100之蝕刻速率。進而，藉由將基板之表面溫度控制為-55℃以上-40℃以下，可提高遮罩選擇比及積層膜100之蝕刻速率，可抑制彎曲。
又，於圖4所示之本實驗中，於本實驗中所使用之H 2氣體、C 4F 8氣體、CH 2F 2氣體、NF 3氣體、及SF 6氣體中，氫(H)元素相對於氫(H)元素與氟(F)元素之總和之比率即H/(H＋F)為58%。
再者，H元素及F元素各自之量根據所使用之氣體之分子式，利用氣體之體積流量與氣體中所包含之元素之價數之積的總和來求出。
[氣體比率] 其次，參照圖6對本實施方式之蝕刻方法中所使用之氣體種與氣體比率進行說明。圖6係表示實施方式之含氫氣體及含氟氣體之比率與蝕刻速率之關係之一例的圖。
於本實驗中，使用H 2氣體作為含氫氣體，使用CF 4氣體作為含氟氣體。對電漿處理裝置1之處理容器10內供給H 2氣體及CF 4氣體之處理氣體，藉由電漿產生用之高頻電力而產生處理氣體之電漿。然後，進行以下實驗，即，藉由所產生之電漿對有機材料之抗蝕(PR)膜之遮罩之包覆層(blanket)、氧化矽膜(SiO 2)之包覆層、多晶矽膜(Poly-Si)之包覆層分別進行蝕刻。
圖6(a)、(b)及(c)之橫軸表示H 2氣體之體積流量相對於H 2氣體之體積流量與CF 4氣體之體積流量之總和的比率(%)。圖6(a)之縱軸表示抗蝕(PR)膜之遮罩101之蝕刻速率，圖6(b)之縱軸表示氧化矽膜(SiO 2)之蝕刻速率，圖6(c)之縱軸表示多晶矽膜(Poly-Si)之蝕刻速率。圖6(a)、(b)及(c)之記號□表示將基板之表面溫度控制為45℃時之各蝕刻速率之結果，記號〇表示將基板之表面溫度控制為-10℃時之結果，記號△表示將基板之表面溫度控制為-50℃時之結果。
於圖6(a)、(b)、(c)所示之框A、B、C中，當將基板之表面溫度控制為-50℃時，與將基板之表面溫度控制為45℃及-10℃時相比，氧化矽膜及多晶矽膜之蝕刻速率變高。相對於此，抗蝕膜之遮罩101之蝕刻速率於基板之表面溫度為-50℃至45℃之期間幾乎不變。
即，H 2氣體之體積流量相對於H 2氣體之體積流量與CF 4氣體之體積流量之總和的比率(＝H 2/(H 2＋CF 4))為40%～80%之範圍，且將基板之表面溫度控制為-50℃。此時，可提高遮罩選擇比，且提高積層膜100之蝕刻速率。
若將以上結果換算為氫(H)元素相對於氫(H)元素與氟(F)元素之總和之比率(＝H/(H＋F))，則成為25%以上67%以下。即，於本實施方式之蝕刻方法中，藉由將H相對於處理氣體中所包含之H與F之總和之比率控制為25%以上67%以下，可提高積層膜100之遮罩選擇比，且提高積層膜100之蝕刻速率。
再者，於圖4所示之實驗中，H/(H＋F)＝58%，包含於上述所示之範圍內。
作為滿足以上條件且能夠用於本實施方式之蝕刻方法之氣體，包含碳氟化合物氣體(CF系)、及氫氟碳氣體(CHF系)中之至少一者，且包含氫氟碳氣體(CHF系)、碳氫氣體(CH系)、及含氫氣體中之至少一者，含氫氣體亦可為氫氣(H 2)或鹵化氫。
作為氫氟碳氣體(CHF系)之一例，可列舉CH 2F 2氣體、CHF 3氣體、C 3H 2F 4氣體等。作為碳氟化合物氣體(CF系)之一例，可列舉C 4F 8氣體、C 4F 6氣體、CF 4氣體等。作為碳氫氣體(CH系)之一例，可列舉CH 4氣體、C 2H 6氣體、C 2H 4氣體等。作為鹵化氫之一例，可列舉HF氣體、HCl氣體、HBr氣體、HI氣體等。
於H 2及CF 4之處理氣體之電漿中，氫自由基與氟自由基反應而產生氫氟酸(HF)。氫氟酸例如藉由設為-40℃以下之低溫而容易於形成於蝕刻對象膜之凹部之底面冷凝。若蝕刻對象膜為氧化矽膜，則藉由冷凝之氫氟酸(HF)而使蝕刻進展。因此，氫與氟之比率(平衡)對蝕刻之進展而言較為重要。
於本實施方式之蝕刻方法中，將H相對於處理氣體中所包含之H與F之總和之比率控制為25%以上67%以下。藉此，可藉由於凹部之底面冷凝之氫氟酸(HF)促進蝕刻，可提高積層膜100之遮罩選擇比，且提高積層膜100之蝕刻速率。以下，參照圖7，對在低溫蝕刻中藉由HF系自由基對氧化矽膜之凹部進行蝕刻時，控制供給至蝕刻區域之氫原子數及氟原子數之平衡之重要性進行說明。
[利用HF系自由基進行之蝕刻] 圖7係說明於低溫蝕刻中藉由HF系自由基對氧化矽膜之凹部進行蝕刻之原理之圖。
如圖7所示，對形成於氧化矽膜(SiO 2)之凹部之底面供給HF系自由基(HF、氫原子及氟原子)，氧化矽膜之Si與F反應而作為SiF 4氣化。藉此，氧化矽膜被蝕刻。此時，水(H 2O)作為反應產物產生(圖7之(A)、(B))。根據一般的蒸氣壓曲線，水之飽和蒸氣壓較低。蒸氣壓曲線上為液體與氣體混合存在之狀態。因此，認為於將蝕刻時之壓力控制為10～100 mTorr左右，將基板之表面溫度控制為-55℃～-40℃左右之低溫蝕刻下，氧化矽膜之凹部之底面之水飽和而某種程度上以液體之狀態存在。
然後，於對水進而供給氟化氫之情形時，HF系自由基與水反應，產生氫氟酸(圖7之(C)～(D))。藉此，認為藉由於氧化矽膜之凹部之底面溶於水之氫氟酸而促進主要由化學反應引起之蝕刻，蝕刻速率顯著上升。如此，於低溫環境下之氧化矽膜之蝕刻中，必須以適當之平衡供給氫原子及氟原子。
因此，於本實施方式之蝕刻方法中，將H(氫原子)相對於處理氣體中所包含之H(氫原子)與F(氟原子)之總和之比率控制為25%以上67%以下。藉此，於低溫蝕刻中將氫原子及氟原子以適當之平衡供給至積層膜100，由此可提高積層膜100之遮罩選擇比，且提高積層膜100之蝕刻速率。
又，於低溫蝕刻中，HF系自由基之吸附係數上升，HF系自由基吸附於多晶矽膜之凹部之底面。HF系自由基本身與多晶矽膜因熱能產生之反應性較低。然而，於HF附著於多晶矽膜之狀態下藉由來自電漿之離子照射而產生之能量增加，故多晶矽膜與HF系自由基中之F元素反應而促進多晶矽膜之蝕刻。
如以上所說明，根據本實施方式之蝕刻方法，於將基板之表面溫度冷卻至-40℃以下之低溫蝕刻中，產生含有含氫氣體及含氟氣體之處理氣體之電漿，對積層膜100進行蝕刻。藉此，可提高遮罩選擇比，又，可提高積層膜100之蝕刻速率。
此時，氫相對於氫及氟之總和之比率較佳為控制為25%以上67%以下，藉此，可藉由氫氟酸而促進主要由化學反應引起之蝕刻。
進而，藉由將基板之表面溫度控制為-40℃以下，可使真圓度良好，藉由將基板之表面溫度控制為-55℃以上，可抑制彎曲。
進而，藉由偏壓電壓用之高頻電力(LF功率)之增加與低溫蝕刻之組合，可使BowCD與BtmCD之差量縮小，且使BowCD縮小。藉此，可改善形成於積層膜100之凹部之形狀，提高垂直性。
圖8係表示實施方式之LF功率與蝕刻時之基板表面溫度之關係之一例的圖。圖8之橫軸表示LF功率，縱軸表示基板之表面溫度。如圖8所示，於蝕刻時，LF功率越大，則藉由來自電漿側之熱輸入而基板之表面溫度越高。若基板之表面溫度變高，則蝕刻速率降低。為了避免此情況，以根據LF功率之上升來降低載置台11之溫度之方式進行控制。藉此，可將基板之表面溫度控制為-55℃以上-40℃以下。其結果，於低溫蝕刻中可提高遮罩選擇比與積層膜100之蝕刻速率，且提高LF功率而提高離子之垂直性，縮小BowCD與BtmCD之差量，縮小BowCD，提高蝕刻形狀之垂直性。
[氯之添加] 其次，參照圖9，對在處理氣體中添加氯時之蝕刻形狀之改善進行說明。圖9係表示實施方式之蝕刻方法中添加氯所得之結果之一例的圖。
於圖9之例子中，作為實施方式之蝕刻方法中所使用之處理氣體，對H 2氣體及CF 4氣體添加Cl 2氣體。圖9之橫軸表示Cl 2氣體之體積流量相對於H 2氣體之體積流量及CF 4氣體之體積流量之總和的比率，縱軸(左)表示BowCD與TopCD(參照圖3)之差量，縱軸(右)表示錐角。縱軸(右)之錐角表示形成於積層膜100之凹部之垂直性，於凹部垂直之情形時成為90°，錐角越偏離90°，則凹部越接近錐形狀或倒錐形狀。
於圖9之例子中，可知藉由對H 2氣體及CF 4氣體添加Cl 2氣體，可控制蝕刻之垂直性(錐角)，並且可控制BowCD與BtmCD之差量。即，藉由控制添加至H 2氣體及碳氟化合物氣體之Cl 2氣體之添加量，可控制蝕刻之錐形狀。藉此，可縮小BowCD－TopCD，可縮小BowCD，可控制蝕刻形狀。
對可控制蝕刻之錐形狀之理由進行說明。藉由對H 2氣體及碳氟化合物氣體添加Cl 2氣體，於蝕刻時產生之副產物中會包含SiCl 4。副產物中之SiCl 4較藉由H 2及碳氟化合物氣體蝕刻時產生之副產物SiF 4難以成為氣體。因此，SiCl 4附著於積層膜100之凹部之側壁，成為側壁之保護膜。藉此，認為可縮小BowCD－TopCD，縮小BowCD，可改善蝕刻形狀。
再者，於圖9之例子中，添加Cl 2氣體，但並不限定於此。只要為HCl氣體、CCl 4氣體等含氯氣體則可獲得相同之效果。又，若為HBr氣體或HI氣體之類的含溴或碘之氣體，則產生SiBr 4或SiI 4作為副產物，該等副產物亦與SiCl 4同樣地較副產物SiF 4難以成為氣體。即，藉由添加氟以外之含鹵素氣體，可縮小BowCD－TopCD，縮小Bow CD，可改善蝕刻形狀。
[SF 6氣體與NF 3氣體之氣體比率] 其次，參照圖10及圖11，對處理氣體中所包含之SF 6氣體與NF 3氣體之氣體比率進行說明。圖10係表示實施方式之SF 6氣體與NF 3氣體之氣體比率與蝕刻速率之關係之一例的圖。圖11係表示實施方式之SF 6氣體與NF 3氣體之氣體比率與彎曲形狀之關係之一例的圖。
圖10之橫軸中，將SF 6氣體之體積流量相對於SF 6氣體之體積流量與NF 3氣體之體積流量之總和的比率表示為「SF 6比率」。圖10之縱軸係積層膜100之蝕刻速率(E/R)。圖10之結果具有取捨關係，即，若SF 6氣體比率(SF 6比率)較高則蝕刻速率降低，若NF 3氣體比率較高(SF 6氣體比率(SF 6比率)較低)則蝕刻形狀變差。根據圖10之蝕刻速率之結果，較理想的是SF 6氣體比率為67%以下。又，根據圖11之彎曲相關之結果，較理想的是SF 6氣體比率為33%以上67%以下。藉由使SF 6氣體之體積流量相對於SF 6氣體及NF 3氣體之體積流量之總和的比率為33%以上67%以下，可維持蝕刻速率，且抑制彎曲，改善蝕刻形狀。
再者，若將以上結果換算為氫(H)元素相對於氫(H)元素與氟(F)元素之總和之比率(＝H/(H＋F))，則成為49%以上52%以下，包含於圖6之結果所規定之範圍內。
如以上所說明，根據本實施方式之蝕刻方法及電漿處理裝置，藉由包含含氫及氟之氣體之處理氣體之電漿而對在基板上交替積層氧化矽膜與矽膜而成之積層膜100進行蝕刻。藉由將基板之表面溫度控制為-40℃以下之低溫蝕刻，可提高選擇比，提高積層膜100之蝕刻速率。
又，藉由將基板之表面溫度控制為-55℃以上，可抑制彎曲。進而，藉由對處理氣體添加Cl 2氣體，可控制蝕刻之錐形狀。藉此，可縮小BowCD－TopCD，縮小Bow CD，可改善蝕刻形狀。
應認為此次所揭示之實施方式之蝕刻方法及電漿處理裝置於所有方面為例示而並非限制性者。實施方式可於不脫離隨附之申請專利範圍及其主旨之範圍內以各種方式進行變化及改良。上述複數個實施方式中所記載之事項亦可於不矛盾之範圍內取其他構成，又，可於不矛盾之範圍內組合。
本發明之電漿處理裝置亦可應用於ALD(Atomic Layer Deposition，原子層沈積)裝置、CCP(Capacitively Coupled Plasma，電容耦合電漿)、ICP(Inductively Coupled Plasma，感應耦合電漿)、RLSA(Radial Line Slot Antenna，徑向線縫隙天線)、ECR(Electron Cyclotron Resonance Plasma，電子回旋共振電漿)、HWP(Helicon Wave Plasma，螺旋波電漿)之任一類型之裝置中。
1:電漿處理裝置 10:處理容器 11:載置台 12:靜電吸盤 12a:吸盤電極 12b:絕緣體 13:基台 13a:冷媒流路 13b:冷媒入口配管 13c:冷媒出口配管 14:電源 15:冷卻器單元 16:氣體供給管線 17:傳熱氣體供給源 18:排氣口 19:排氣裝置 20:簇射頭 21:氣體導入口 22:屏蔽環 23:擴散室 24:氣體供給孔 25:氣體供給源 26:搬送口 27:閘閥 30:第1高頻電源 30a:第1匹配器 31:第2高頻電源 31a:第2匹配器 40:控制部 41:CPU 42:ROM 43:RAM 100:積層膜 101:遮罩 102:基底膜 W:基板
圖1係表示實施方式之電漿處理裝置之一例之剖面模式圖。 圖2係表示實施方式之蝕刻方法之一例之圖。 圖3(a)～(c)係表示實施方式之蝕刻對象之膜構造之一例的圖。 圖4(a)～(c)係表示實施方式之基板之表面溫度與蝕刻特性之關係之一例的圖。 圖5係表示實施方式之蝕刻後之積層膜上所形成之凹部之底部之真圓度及彎曲形狀之一例的圖。 圖6(a)～(c)係表示實施方式之含氫氣體及含氟氣體之比率與蝕刻速率之關係之一例的圖。 圖7(A)～(F)係說明於低溫蝕刻中藉由HF系自由基對氧化矽膜之凹部進行蝕刻之原理之圖。 圖8係表示實施方式之LF功率與蝕刻時之基板之表面溫度之關係之一例的圖。 圖9係表示實施方式之蝕刻方法中之氯之添加之結果之一例的圖。 圖10係表示實施方式之SF 6氣體與NF 3氣體之氣體比率與蝕刻速率之關係之一例的圖。 圖11係表示實施方式之SF 6氣體與NF 3氣體之氣體比率與彎曲形狀之關係之一例的圖。

Claims (7)

  1. 一種蝕刻方法，其係對在基板上交替積層氧化矽膜與矽膜而成之積層膜，藉由電漿而形成所期望之蝕刻形狀者，且具有如下步驟： 準備上述基板； 將上述基板之表面溫度冷卻至-40℃以下； 藉由電漿產生用之高頻電力而產生含有氫與氟之氣體之電漿；以及 藉由所產生之電漿而對上述積層膜進行蝕刻。
  2. 如請求項1之蝕刻方法，其中 冷卻步驟係將基板冷卻至-55℃以上。
  3. 如請求項1或2之蝕刻方法，其中 於上述氣體中，氫元素相對於氫元素及氟元素之總和之比率為25%以上67%以下。
  4. 如請求項1至3中任一項之蝕刻方法，其中 上述氣體包含碳氟化合物氣體(CF系)、及氫氟碳氣體(CHF系)中之至少一者，且 包含氫氟碳氣體(CHF系)、碳氫氣體(CH系)、及含氫氣體中之至少一者， 上述含氫氣體為氫氣或鹵化氫氣體。
  5. 如請求項1至4中任一項之蝕刻方法，其中 對上述氣體添加氟以外之含鹵素氣體。
  6. 如請求項1至5中任一項之蝕刻方法，其中 上述含有氫與氟之氣體包含SF 6氣體及NF 3氣體， 上述NF 3氣體相對於上述SF 6氣體及上述NF 3氣體之總和之比率為33%以上67%以下。
  7. 一種電漿處理裝置，其具有處理容器及控制部，該控制部控制蝕刻處理，該蝕刻處理係對在載置於上述處理容器內之載置台之基板上交替積層氧化矽膜與矽膜而成之積層膜，藉由電漿而形成所期望之蝕刻形狀，且 上述控制部構成為執行如下步驟： 準備上述基板； 將上述基板之表面溫度冷卻至-40℃以下； 藉由電漿產生用之高頻電力而產生含有氫與氟之氣體之電漿；以及 藉由所產生之電漿而對上述積層膜進行蝕刻。
TW110129428A 2020-08-24 2021-08-10 蝕刻方法及電漿處理裝置 TW202213505A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-141072 2020-08-24
JP2020141072 2020-08-24
JP2021-103361 2021-06-22
JP2021103361A JP2022036899A (ja) 2020-08-24 2021-06-22 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
TW202213505A true TW202213505A (zh) 2022-04-01

Family

ID=80269762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129428A TW202213505A (zh) 2020-08-24 2021-08-10 蝕刻方法及電漿處理裝置

Country Status (4)

Country Link
US (1) US20220059361A1 (zh)
KR (1) KR20220025668A (zh)
CN (1) CN114093761A (zh)
TW (1) TW202213505A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240027863A (ko) 2018-03-16 2024-03-04 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
WO2024059467A1 (en) * 2022-09-13 2024-03-21 Lam Research Corporation Method for etching features using hf gas
WO2024064526A1 (en) * 2022-09-13 2024-03-28 Lam Research Corporation Method for etching features in a stack

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130118660A (ko) 2012-04-20 2013-10-30 에스케이텔레콤 주식회사 빌딩 에너지 관리 시스템에서의 냉각수 펌프 변유량 제어 장치 및 방법
JP6423643B2 (ja) 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
KR20240027863A (ko) * 2018-03-16 2024-03-04 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들

Also Published As

Publication number Publication date
CN114093761A (zh) 2022-02-25
US20220059361A1 (en) 2022-02-24
KR20220025668A (ko) 2022-03-03

Similar Documents

Publication Publication Date Title
JP5530088B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI401741B (zh) Plasma etching method
JP2019046994A (ja) エッチング方法
TW202213505A (zh) 蝕刻方法及電漿處理裝置
TW201810429A (zh) 蝕刻處理方法
US12051595B2 (en) Plasma processing method and plasma processing apparatus
JP7526361B2 (ja) 選択的異方性金属エッチング
TWI658508B (zh) 電漿處理方法
JP2023041914A (ja) エッチング方法及びプラズマ処理装置
US6972264B2 (en) Method and apparatus for etching Si
JP2020088174A (ja) エッチング方法及び基板処理装置
US11804379B2 (en) Etching method and plasma processing apparatus
JP2024099512A (ja) 希ガスによる極低温原子層エッチング
JP7222940B2 (ja) エッチング方法及びプラズマ処理装置
JP2022036899A (ja) エッチング方法及びプラズマ処理装置
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
TW202212256A (zh) 低應力含碳層的沉積
JP7190940B2 (ja) 基板処理方法及び基板処理装置
JP7467708B2 (ja) 基板処理装置
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
TW202242953A (zh) 用於半導體圖案化應用之氧化錫及碳化錫材料