KR20220025668A - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20220025668A
KR20220025668A KR1020210107190A KR20210107190A KR20220025668A KR 20220025668 A KR20220025668 A KR 20220025668A KR 1020210107190 A KR1020210107190 A KR 1020210107190A KR 20210107190 A KR20210107190 A KR 20210107190A KR 20220025668 A KR20220025668 A KR 20220025668A
Authority
KR
South Korea
Prior art keywords
gas
etching
substrate
film
plasma
Prior art date
Application number
KR1020210107190A
Other languages
English (en)
Inventor
미치코 나카야
다쿠 고히라
효석 송
마사히로 다도코로
겐타로 누마타
게이타 야에가시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021103361A external-priority patent/JP2022036899A/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220025668A publication Critical patent/KR20220025668A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 개시 내용에 의하면, 실리콘 산화막과 실리콘막이 교대로 적층된 적층막의 에칭에 있어 선택비를 향상시킬 수 있도록, 기판 상에 실리콘 산화막과 실리콘막이 교대로 적층된 적층막에 플라즈마에 의해 원하는 에칭 형상을 형성하는 에칭 방법으로서, 상기 기판을 준비하는 단계와, 상기 기판의 표면 온도를 -40℃ 이하로 냉각하는 단계와, 플라즈마 생성용 고주파 전력에 의해 수소 및 불소를 함유하는 가스의 플라즈마를 생성하는 단계와, 생성된 플라즈마에 의해 상기 적층막을 에칭하는 단계를 포함하는 에칭 방법이 제공된다.

Description

에칭 방법 및 플라즈마 처리 장치{ETCHING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시 내용은 에칭 방법 및 플라즈마 처리 장치에 관한 것이다.
예를 들어, 특허문헌 1에서는, 실리콘 산화막과 실리콘 질화막을 교대로 적층시킨 다층막을 에칭하는 방법을 제안한다. 또한, 예를 들어, 특허문헌 2에서는, 실리콘 산화막과 다결정 실리콘막을 교대로 적층시킨 다층막을 에칭하는 방법을 제안한다.
특허문헌 2에서는, 에칭 가스로서 브롬 함유 가스, 염소 함유 가스, 요오드 함유 가스 중 적어도 어느 하나의 가스와 플로로카본 가스를 포함하는 가스로부터 생성된 플라즈마에 의해 다층막을 에칭한다.
일본국 공개특허공보 특개2016-039310호 국제공개특허공보 제2013/118660호
본 개시 내용은 실리콘 산화막과 실리콘막이 교대로 적층된 적층막의 에칭에 있어 선택비를 향상시킬 수 있는 기술을 제공한다.
본 개시 내용의 일 양태에 의하면, 기판 상에 실리콘 산화막과 실리콘막이 교대로 적층된 적층막에 플라즈마에 의해 원하는 에칭 형상을 형성하는 에칭 방법으로서, 상기 기판을 준비하는 단계와, 상기 기판의 표면 온도를 -40℃ 이하로 냉각하는 단계와, 플라즈마 생성용 고주파 전력에 의해 수소 및 불소를 함유하는 가스의 플라즈마를 생성하는 단계와, 생성된 플라즈마에 의해 상기 적층막을 에칭하는 단계를 포함하는 에칭 방법이 제공된다.
일 측면에 의하면, 실리콘 산화막과 실리콘막이 교대로 적층된 적층막의 에칭에 있어 선택비를 향상시킬 수 있다.
도 1은 실시형태에 따른 플라즈마 처리 장치의 일 예를 나타내는 단면 모식도이다.
도 2는 실시형태에 따른 에칭 방법의 일 예를 나타내는 도면이다.
도 3은 실시형태에 따른 에칭 대상의 막 구조의 일 예를 나타내는 도면이다.
도 4는 실시형태에 따른 기판 표면 온도와 에칭 특성 간 관계의 일 예를 나타내는 도면이다.
도 5는 실시형태에 따른 에칭 후의 적층막에 형성된 오목부의 바닥부의 진원도 및 벤딩 형상의 일 예를 나타내는 도면이다.
도 6은 실시형태에 따른 수소 함유 가스 및 불소 함유 가스의 비율과 에칭율 간 관계의 일 예를 나타내는 도면이다.
도 7은 저온 에칭에 있어 HF계 라디칼에 의해 실리콘 산화막의 오목부를 에칭하는 원리를 설명하는 도면이다.
도 8은 실시형태에 따른 LF 전력과 에칭시의 기판 표면 온도 간 관계의 일 예를 나타내는 도면이다.
도 9는 실시형태에 따른 에칭 방법에 있어 염소 첨가 결과의 일 예를 나타내는 도면이다.
도 10은 실시형태에 따른 SF6 가스 및 NF3 가스의 가스 비율과 에칭율 간 관계의 일 예를 나타내는 도면이다.
도 11은 실시형태에 따른 SF6 가스 및 NF3 가스의 가스 비율과 벤딩 형상 간 관계의 일 예를 나타내는 도면이다.
이하에서는, 본 개시 내용을 실시하기 위한 형태에 대해, 도면을 참조하여 설명한다. 각 도면에서 동일한 구성 부분에는 동일한 부호를 붙이며, 중복되는 설명을 생략하는 경우가 있다.
[플라즈마 처리 장치]
실시형태에 따른 플라즈마 처리 장치(1)에 대해, 도 1을 이용하여 설명한다. 도 1은 실시형태에 따른 플라즈마 처리 장치(1)의 일 예를 나타내는 단면 모식도이다. 실시형태에 따른 플라즈마 처리 장치(1)는 처리 용기(10) 내에 탑재대(11)와 샤워 헤드(20)를 대향시켜 배치한 평행 평판형 플라즈마 처리 장치이다.
탑재대(11)는 반도체 웨이퍼를 일 예로 하는 기판(W)을 홀딩하는 기능을 가지며 하부 전극으로서 기능한다. 샤워 헤드(20)는 가스를 처리 용기(10) 내에 샤워 형상으로 공급하는 기능을 가지며 상부 전극으로서 기능한다.
처리 용기(10)는, 예를 들어, 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄으로 이루어지며 실린더 형상으로 되어 있다. 처리 용기(10)는 전기적으로 접지되어 있다. 탑재대(11)는 처리 용기(10)의 바닥부에 설치되며 기판(W)을 탑재한다.
탑재대(11)는, 예를 들어, 알루미늄(Al), 티탄(Ti), 탄화규소(SiC) 등으로 형성되어 있다. 탑재대(11)는 정전 척(12) 및 베이스 테이블(13)을 구비한다. 베이스 테이블(13)은 정전 척(12)을 지지한다. 정전 척(12)은 절연체(12b) 사이에 척 전극(12a)을 끼운 구조를 갖는다. 척 전극(12a)에는 전원(14)이 접속되어 있다. 정전 전극(12)은, 전원(14)으로부터 척 전극(12a)에 전압이 인가됨으로써 발생하는 쿨롱 힘에 의해, 기판(W)을 정전 척(12)에 흡착시킨다.
베이스 테이블(13)의 내부에는 냉매 유로(13a)가 형성되어 있다. 냉매 유로(13a)에는 냉매 입구 배관(13b) 및 냉매 출구 배관(13c)이 연결되어 있다. 소정 온도의 냉각 매체(온도 제어 매체)가 칠러 유닛(15)으로부터 출력되며, 냉각 매체는 냉매 입구 배관(13b), 냉매 유로(13a) 및 냉매 출구 배관(13c)을 순환한다. 이로써 탑재대(11)가 냉각(온도 조절)되어 기판(W)이 소정 온도로 제어된다.
전열(傳熱) 가스 공급원(17)은 헬륨 가스 등의 전열 가스를 가스 공급 라인(16)으로 통하게 하여 정전 척(12) 표면과 기판(W) 뒷면 사이로 공급한다. 이로써 정전 척(12)과 기판(W) 사이의 전열 효율을 높이며 기판(W)의 온도 제어성을 향상시킨다.
플라즈마 생성용 고주파 전력(HF 전력)을 공급하는 제1 고주파 전원(30)이 제1 정합기(30a)를 사이에 두고 탑재대(11)에 전기적으로 접속되어 있다. 또한, HF 전력의 주파수보다 낮은 주파수를 갖는 바이어스 전압용 고주파 전력(LF 전력)을 공급하는 제2 고주파 전원(31)이 제2 정합기(31a)를 사이에 두고 탑재대(11)에 전기적으로 접속되어 있다. 제1 고주파 전원(30)은, 예를 들어, 40MHz의 고주파 전력을 탑재대(11)에 인가한다. 제2 고주파 전원(31)은, 예를 들어, 400kHz의 고주파 전력을 탑재대(11)에 인가한다. 한편, 제1 고주파 전원(30)은 고주파 전력을 샤워 헤드(20)에 인가할 수도 있다.
제1 정합기(30a)는 제1 고주파 전원(30)의 출력 (내부) 임피던스에 탑재대(11) 쪽의 부하 임피던스를 정합시킨다. 제2 정합기(31a)는 제2 고주파 전원(31)의 출력 (내부) 임피던스에 탑재대(11) 쪽의 부하 임피던스를 정합시킨다.
샤워 헤드(20)는, 둘레 가장자리부를 피복하는 절연체인 실드 링(22)을 사이에 두고, 처리 용기(10) 천정부의 개구를 막는다. 샤워 헤드(20)에는 가스를 도입하기 위한 가스 도입구(21)가 형성되어 있다. 샤워 헤드(20)의 내부에는 가스 도입구(21)에 연결되는 확산실(23)이 구비되어 있다. 가스 공급원(25)으로부터 출력된 가스는 가스 도입구(21)를 통해 확산실(23)로 공급되어, 다수의 가스 공급 구멍(24)으로부터 처리 용기(10)의 내부에 도입된다.
처리 용기(10) 바닥면에는 배기구(18)가 형성되어 있으며, 배기구(18)에는 배기 장치(19)가 접속되어 있다. 배기 장치(19)는 처리 용기(10) 안을 배기시키며, 이로써 처리 용기(10)가 소정의 진공도로 제어된다. 처리 용기(10)의 측벽에는, 반송구(26)를 개폐하는 게이트 밸브(27)가 구비되어 있다. 게이트 밸브(27)의 개폐에 따라, 반송구(26)로부터 처리 용기(10) 안으로 기판(W)을 반입하거나 처리 용기(10) 바깥으로 기판(W)을 반출한다.
플라즈마 처리 장치(1)에는, 장치 전체의 동작을 제어하는 제어부(40)가 구비되어 있다. 제어부(40)는 CPU(41), ROM(42), RAM(43)의 기억 영역에 저장된 각종 레시피에 따라 기판(W)의 에칭 공정을 실행한다. 레시피에는, 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력, 전압, 각종 가스의 유량, 기판의 표면 온도(정전 척(12)의 온도 등), 칠러 유닛(15)으로부터 공급되는 냉각 매체의 온도 등이 설정되어 있다. 한편, 이들 프로그램, 처리 조건을 나타내는 레시피 등은 하드 디스크, 반도체 메모리 등에 기억될 수도 있다. 또한, 레시피는 CD-ROM, DVD 등과 같이 운반 가능하며 컴퓨터에 의해 읽어들일 수 있는 기억 매체에 수용된 상태에서 기억 영역의 소정 위치에 세팅되도록 할 수도 있다.
기판 처리를 할 때에는, 게이트 밸브(27)의 개폐가 제어됨으로써 반송 아암에 홀딩된 기판(W)이 반송구(26)로부터 처리 용기(10) 안으로 반입되고, 탑재대(11)에 탑재되어 정전 척(12)에 흡착된다. 이로써 기판(W)이 준비된다.
이어서, 가스가 샤워 헤드(20)로부터 처리 용기(10) 안으로 공급되고 플라즈마 생성용 고주파 전력이 탑재대(11)에 인가되어, 플라즈마가 생성된다. 생성된 플라즈마에 의해 기판(W)에 에칭 처리가 실행된다. 플라즈마 생성용 고주파 전력과 함께 바이어스 전압용 고주파 전력이 탑재대(11)에 인가될 수도 있다. 처리 후, 제전(除電) 처리에 의해 기판(W)의 전하가 제거됨으로써 기판(W)이 정전 척(12)으로부터 이탈하여 반출된다.
기판의 표면 온도(예를 들어, 웨이퍼의 표면 온도)는, 칠러 유닛(15)에 의해 원하는 온도로 조정된 정전 척(12)의 온도가 정전 척(12)의 표면과 전열 가스를 통해 기판(W)으로 전열됨으로써 조정된다. 그러나, 기판(W)은 플라즈마 생성용 고주파 전력에 의해 생성되는 플라즈마에 노출되어, 플라즈마로부터의 입열(入熱), 바이어스 전압용 고주파 전력 등에 의해 끌어당겨진 이온이 기판(W)으로 조사(照射)된다. 그리하여, 기판(W)의 온도, 특히 기판(W)에 있어 플라즈마에 면한 표면의 온도는, 조정된 정전 척(12)의 온도보다 높게 된다. 또한, 온도 조정된 대향 전극, 처리 용기(10) 측벽 등으로부터의 복사열에 의해서도, 기판(W)의 표면 온도가 상승하는 경우가 있다. 이와 같이, 에칭 처리 중인 실제 기판(W)의 온도를 측정할 수 있어서, 프로세스 조건으로부터 정전 척(12)의 조정 온도와 실제 기판(W)의 표면 온도 간 온도 차를 추측 가능하도록 구성되어 있는 경우에, 기판(W)의 온도를 미리 정해진 온도 범위로 조정하기 위해 정전 척(12)의 조정 온도 설정을 낮출 수도 있다.
[에칭 방법]
이러한 구성의 플라즈마 처리 장치(1)에서 실행할 수 있는 본 실시형태에 따른 에칭 방법에 대해, 도 2 및 도 3을 참조하여 설명한다. 도 2는 실시형태에 따른 에칭 방법의 일 예를 나타내는 도면이다. 도 3은 실시형태에 따른 에칭 대상의 막 구조를 나타내는 도면이다.
본 실시형태에 따른 에칭 방법에서는, 기판의 표면 온도를 -40℃ 이하로 냉각하고서 에칭 대상인 적층막을 에칭한다. 이하에서는, 기판의 표면 온도를 -40℃로 제어해서 에칭하는 것을 "저온 에칭"이라고도 한다.
도 2에 나타내는 본 실시형태에 따른 에칭 방법에서는, 도 3의 (a)에 나타내는 바와 같이, 실리콘 산화막과 다결정 실리콘막이 교대로 적층된 적층막(100)과, 적층막(100) 상의 마스크(101)를 구비한 기판(W)을, 탑재대(11)에 탑재시켜 준비한다(단계 S1). 한편, 적층막(100)의 다결정 실리콘막은 이에 한정되지 않으며, 비정질 실리콘 또는 도핑된 실리콘 등과 같은 실리콘막으로 형성될 수도 있다.
이어서, 기판의 표면 온도를 -40℃ 이하로 냉각시킨 상태에서, 플라즈마 처리 장치(1)가 생성한 플라즈마에 의해, 적층막을 저온 에칭한다(단계 S2). 단계 S2의 에칭을 메인 에칭이라고도 한다.
도 3의 (a)는 에칭 대상인 막 구조이며, 에칭 전의 초기 상태를 나타낸다. 기판은 적층막(100)과, 적층막(100) 상의 마스크(101)와, 적층막(100)의 바탕막(102)을 구비한다. 마스크(101)는 유기 재료에 의해 형성되며 개구부(HL)가 형성되어 있다. 바탕막(102)은, 예를 들어, 다결정 실리콘으로 형성되어 있다. 다만, 바탕막(102)은 다결정 실리콘에 한정되지 않으며, 비정질 실리콘 또는 단결정 실리콘으로 형성될 수도 있다. 또한, 바탕막(102)은 니켈(Ni) 등과 같은 천이 금속이 포함된 실리사이트막일 수도 있으며, 텅스텐(W), 루테늄(Ru) 등과 같은 천이 금속층일 수도 있다.
단계 S2의 메인 에칭에서는, 플라즈마 생성용 고주파 전력에 의해 수소 및 불소를 함유하는 가스의 플라즈마를 생성하고, 생성된 플라즈마에 의해 마스크(101)를 통해 적층막(100)을 에칭한다. 수소 및 불소를 함유하는 가스라 함은, 플로로카본 가스(CF계), 하이드로카본 가스(CH계), 수소 함유 가스의 조합이며, 처리 가스의 일 예로는, H2 가스 및 CF4 가스를 들 수 있다. 처리 가스의 다른 예로는, H2 가스, C4F8 가스, CH2F2 가스, NF3 가스 및 SF6 가스를 들 수 있다.
이로써 도 3의 (b)에 나타내는 바와 같이, 적층막(100)이 마스크(101)의 패턴으로 에칭되어 적층막(100)에 오목부가 형성된다. 또한, 도 3의 (c)에 나타낸 바와 같이, 바탕막(102)이 노출될 때까지 적층막(100)의 저온 에칭이 행해진다.
이와 같이 메인 에칭에서는, 플라즈마 처리 장치(1)로 공급된 처리 가스의 플라즈마에 의해, 마스크(101)의 개구부(HL)를 통해 적층막(100)이 저온 에칭되어, 적층막(100)에 오목부가 형성된다. 도 3의 (c)에 나타내는 바와 같이, 적층막(100)에 형성된 홀 형상의 오목부 중, 마스크(101)와 적층막(100)의 경계면에서의 오목부의 직경을 Top CD라고도 하며, 바탕막(102)과 적층막(100)의 경계면에서의 오목부의 직경을 Btm CD라고도 한다. 한편, 본 실시형태에서는, 플라즈마에 의해 원하는 에칭 형상의 구멍(개구부 HL)을 형성하는 에칭 방법에 대해 설명하였지만, 이에 한정되는 것은 아니다. 본 실시형태에 따른 에칭 방법은, 플라즈마에 의해 원하는 에칭 형상의 홈, 즉, 라인 형상의 오목부를 형성할 수도 있다.
[에칭의 온도 의존성]
본 실시형태에 따른 에칭 방법에서의 기판의 온도 의존성에 대해, 도 4를 참조하여 설명한다. 도 4는 실시형태에 따른 기판(W) 표면 온도와 에칭 특성의 관계의 일 예를 나타내는 도면이다.
예를 들어, 3D-NAND 구조의 에칭 또는 그 밖의 구조의 에칭에 있어, 실리콘 산화막과 다결정 실리콘막이 교대로 적층된 적층막(100)을 에칭하는 경우가 있다. 이 경우, 기판의 표면 온도가 상온(25℃ 정도) 또는 그 이상의 온도 조건이거나, 또는 실리콘 산화막과 실리콘 질화막이 교대로 적층된, 본 실시형태와는 다른 적층막의 에칭에 최적화된 온도 조건을, 본 실시형태의 적층막에 적용하면, 보잉 CD가 커지고 마스크 선택비가 부족하게 된다. 예를 들어, 기판의 표면 온도를 20℃로 제어하여 적층막(100)을 에칭하면 보잉 CD가 커진다. 또한, 기판의 표면 온도를 110℃ 또는 140℃로 제어하여 적층막(100)을 에칭하면, 보잉 CD는 개선되지만 마스크 선택비가 부족하게 된다.
한편, 보잉 CD(Bow CD)는 적층막(100)의 오목부 중 가장 넓은 부분의 직경을 나타낸다. 마스크 선택비는 마스크(101)의 에칭율에 대한 적층막(100)의 에칭율의 비를 나타낸다.
도 4는 기판 표면 온도에 대한 각종의 에칭 특성을 나타내는 실험 결과를 나타낸다. 도 5는 실시형태에 따른 에칭 후의 적층막(100)에 형성된 오목부의 바닥부의 진원도 및 벤딩 형상에 관한 실험 결과의 일 예를 나타낸다. 본 실험에서는 가스 종류로서 H2 가스, C4F8 가스, CH2F2 가스, NF3 가스, SF6 가스의 처리 가스를 사용하였다. 즉, 플라즈마 처리 장치(1)의 처리 용기(10) 안으로 처리 가스를 공급하고, 플라즈마 생성용 고주파 전력에 의해 상기 처리 가스의 플라즈마를 생성하여, 적층막(100)을 에칭하는 실험을 실시하였다.
도 4에서 가로축은 기판의 표면 온도를 나타내며, 세로축은, 도 4의 (a)에서는 마스크 선택비(◇)를, (b)에서는 적층막 에칭율(○) 및 마스크 에칭율(□)을, (c)에서는 Bow CD(○) 및 Btm CD(□)를 각각 나타낸다. 또한, 도 5는 에칭 후에 적층막(100)에 형성된 오목부의 바닥부(홀의 구멍 바닥)의 진원도 및 벤딩(bending) 형상에 대해 나타낸다. 진원도는 홀의 단면 형상이 진원에 어느 정도 가까운가를 나타내는데, 오목부의 바닥면이 진원에 가까울수록 도 5의 진원도가 크며, 오목부의 바닥면이 타원일수록 도 5의 진원도는 작다. 벤딩 형상이라 함은, 적층막(100)의 오목부가 수직으로 형성되지 않아 마스크(101)로부터 오목부의 바닥부를 향해 굽어 있는 상태를 말한다.
도 4의 (a) 및 도 5에 나타내는 결과에서는, 기판의 표면 온도가 -40℃ 이상으로 되면, 마스크 선택비가 저하되며, 적층막(100)에 형성된 오목부의 바닥부(홀의 구멍 바닥)의 진원도가 나빠졌다. 구체적으로는, 기판의 표면 온도가 -37℃ 이상이면 홀의 구멍 바닥의 진원도가 나빠졌다.
또한, 기판의 표면 온도가 -57℃ 이하이면 벤딩이 나빠졌다. 벤딩이 나빠지면 적층막(100)의 에칭율이 저하되는 바, 벤딩을 억제하는 것이 바람직하다.
이상으로부터, 본 실시형태에 따른 에칭 방법에서는, 기판의 표면 온도를 -40℃ 이하로 제어하여 수소 함유 가스 및 불소 함유 가스를 포함하는 처리 가스의 플라즈마에 의해 기판(W)을 저온 에칭한다. 이로써 마스크 선택비를 향상시킬 수 있다.
이어서, 도 4의 (a) 및 (b)에 나타내는 결과로부터, 기판의 표면 온도를 -55℃ 이상 -40℃ 이하로 제어함으로써, 마스크 선택비 및 적층막(100) 에칭율을 높일 수 있었다. 또한, 마스크(101)는 기판의 표면 온도를 -55℃ 이상 -40℃ 이하로 제어한 경우에, 충분히 낮은 에칭율을 유지할 수 있었다.
도 4의 (a) 및 (b)의 결과로부터, 기판의 표면 온도가 -47℃일 때에 가장 높은 마스크 선택비 및 적층막(100) 에칭율이 얻어지며, -55℃~-40℃의 범위에서 마스크 선택비 및 적층막(100) 에칭율이 양호함을 알 수 있다.
이어서, 도 4의 (c)의 결과에서, 보잉 CD(Bow CD)와 바텀 CD(Btm CD)의 차분을 보면, 기판의 표면 온도가 낮을수록 차분이 컸다. Bow CD와 Btm CD의 차분이 작을수록 적층막(100)의 오목부는 수직으로 형성된다. 따라서, Bow CD와 Btm CD의 차분이 작을수록 좋은 것이다.
이어서, 도 5의 결과를 보면, 기판의 표면 온도가 -37℃일 때에 홀의 구멍 바닥의 진원도가 나빠졌다. 또한, 기판의 표면 온도가 -57℃ 이하일 때에, 적층막(100)의 오목부 측벽의 형상이 나빠지고 벤딩이 나빠졌다. 벤딩이 나빠지면 적층막(100)의 에칭율이 저하되는 바, 벤딩은 억제되는 것이 바람직하다.
즉, 적층막(100)에 형성된 오목부의 벤딩을 개선하기 위해, 기판의 표면 온도를 -55℃ 이상으로 제어하는 것이 바람직하다. 이로써, 적층막(100)에 형성된 오목부를 개선하여 수직 형상에 가깝게 할 수가 있다.
이상으로부터 알 수 있듯이, 기판의 표면 온도를 -40℃ 이하로 제어함으로써 적층막(100)의 에칭율을 높일 수 있다. 또한, 기판의 표면 온도를 -55℃ 이상 -40℃ 이하로 제어함으로써, 마스크 선택비 및 적층막(100) 에칭율을 향상시킬 수 있어서 벤딩을 억제할 수 있다.
또한, 도 4에 나타내는 본 실험에서는, 본 실험에서 사용한 H2 가스, C4F8 가스, CH2F2 가스, NF3 가스 및 SF6 가스에 있어 수소(H) 원소와 불소(F) 원소의 총합에 대한 수소(H) 원소의 비율, 즉, H/(H+F)가 58%이었다.
한편, H 원소 및 F 원소 각각의 양은, 사용되는 가스의 분자식으로부터, 가스의 체적 유량과 가스에 포함되는 원소의 가수(價數)의 곱의 총합에 의해 구해진다.
[가스 비율]
이어서, 본 실시형태에 따른 에칭 방법에서 사용되는 가스 종류와 가스 비율에 대해, 도 6을 참조하여 설명한다. 도 6은 실시형태에 따른 수소 함유 가스 및 불소 함유 가스의 비율과 에칭율 간 관계의 일 예를 나타내는 도면이다.
본 실험에서는, 수소 함유 가스로서 H2 가스를 사용하고, 불소 함유 가스로서 CF4 가스를 사용하였다. 플라즈마 처리 장치(1)의 처리 용기(10) 안으로 H2 가스 및 CF4 가스로 된 처리 가스를 공급하고, 플라즈마 생성용 고주파 전력에 의해 처리 가스의 플라즈마를 생성하였다. 그리고, 생성된 플라즈마에 의해, 유기 재료 레지스트막(PR) 마스크 블랭킷(blanket), 실리콘 산화막(SiO2) 블랭킷, 다결정 실리콘막(poly-Si) 블랭킷을 각각 에칭하는 실험을 실시하였다.
도 6의 (a)~(c)의 가로축은 H2 가스의 체적 유량과 CF4 가스의 체적 유량의 총합에 대한 H2 가스 체적 유량의 비율(%)을 나타낸다. 도 6의 (a)의 세로축은 레지스트막(PR) 마스크(101)의 에칭율을 나타내며, 도 6의 (b)의 세로축은 실리콘 산화막(SiO2)의 에칭율을 나타내며, 도 6의 (c)의 세로축은 다결정 실리콘막(poly-Si)의 에칭율을 나타낸다. 도 6의 (a)~(c)에서, 기호 □는 기판의 표면 온도를 45℃로 제어했을 때의 각 에칭율의 결과를 나타내며, 기호 ○는 기판의 표면 온도를 -10℃로 제어했을 때의 결과를 나타내며, 기호 △는 기판의 표면 온도를 -50℃로 제어했을 때의 결과를 나타낸다.
도 6의 (a)~(c)에 나타낸 A, B, C로부터 알 수 있듯이, 기판의 표면 온도를 -50℃로 제어했을 때가 기판의 표면 온도를 45℃ 및 -10℃로 제어했을 때에 비해 실리콘 산화막 및 다결정 실리콘막의 에칭율이 높았다. 이에 대해, 레지스크막 마스크(101)의 에칭율은 기판의 표면 온도가 -50℃~45℃에서 거의 변화가 없었다.
즉, H2 가스의 체적 유량과 CF4 가스의 체적 유량의 총합에 대한 H2 가스 체적 유량의 비율(＝H2/(H2+CF4))이 40%~80%의 범위이며, 기판의 표면 온도를 -50℃로 제어하였다. 이 경우에, 마스크 선택비를 향상시켜 적층막(100) 에칭율을 향상시킬 수 있다.
이상의 결과를 수소(H) 원소와 불소(F) 원소의 총합에 대한 수소(H) 원소의 비율(＝H/(H+F))로 환산하면, 25% 이상 67% 이하로 된다. 즉, 본 실시형태에 따른 에칭 방법에서는, 처리 가스에 포함되는 H와 F의 총합에 대한 H의 비율을 25% 이상 67% 이하로 제어함으로써, 적층막(100)의 마스크 선택비를 향상시켜 적층막(100)의 에칭율을 향상시킬 수 있다.
한편, 도 4a 내지 도 4c에 나타내는 실험에서는, H/(H+F)＝58%이어서 상기에 나타내는 범위에 포함된다.
이상의 조건을 충족하여, 본 실시형태에 따른 에칭 방법에 사용할 수 있는 가스로는, 플로로카본 가스(CF계)와 하이드로플로로카본 가스(CHF계) 중에서 적어도 한쪽을 포함하고, 하이드로플로로카본 가스(CHF계), 하이드로카본 가스(CH계), 수소 함유 가스 중에서 적어도 한쪽을 포함하는데, 수소 함유 가스는 수소 가스(H2) 또는 할로겐화 수소일 수 있다.
하이드로플로로카본 가스(CHF계)의 일 예로는, CH2F2 가스, CHF3 가스, C3H2F4 가스 등을 들 수 있다. 플로로카본 가스(CF계)의 일 예로는, C4F8 가스, C4F6 가스, CF4 가스 등을 들 수 있다. 하이드로카본 가스(CH계)의 일 예로는, CH4 가스, C2H6 가스, C2H4 가스 등을 들 수 있다. 할로겐화 수소의 일 예로는, HF 가스, HCl 가스, HBr 가스, HI 가스 등을 들 수 있다.
H2 및 CF4으로 된 처리 가스의 플라즈마에서는, 수소 라디칼과 불소 라디칼이 반응하여 불산(HF)이 발생한다. 불산은, 예를 들어, -40℃ 이하의 저온으로 함으로써, 에칭 대상막에 형성된 오목부의 바닥면에서 응축이 잘 발생하게 된다. 에칭 대상막이 실리콘 산화막이면, 응축된 불산(HF)에 의해 에칭이 진행된다. 따라서, 수소와 불소의 비율(밸런스)이 에칭의 진행에 있어 중요하다.
본 실시형태에 따른 에칭 방법에서는, 처리 가스에 포함되는 H와 F의 총합에 대한 H의 비율을 25% 이상 67% 이하로 제어한다. 이로써, 오목부의 바닥면에서 응축된 불산(HF)에 의해 에칭이 촉진될 수 있으며, 적층막(100)의 마스크 선택비를 향상시켜 적층막(100)의 에칭율을 향상시킬 수 있다. 이하에서는, 도 7을 참조하여, 저온 에칭에 있어 HF계 라디칼에 의해 실리콘 산화막의 오목부를 에칭할 때에 에칭 영역으로 공급되는 수소 원자수 및 불소 원자수의 밸런스를 제어하는 것의 중요성에 대해 설명한다.
[HF계 라디칼에 의한 에칭]
도 7은 저온 에칭에 있어 HF계 라디칼에 의해 실리콘 산화막의 오목부를 에칭하는 원리를 설명하는 도면이다.
도 7에 나타내는 바와 같이, 실리콘 산화막(SiO2)에 형성된 오목부의 바닥면에 HF계 라디칼(HF, 수소 원자 및 불소 원자)이 공급되어, 실리콘 산화막의 Si가 F와 반응함으로써 SiF4로서 기화된다. 이렇게 하여 실리콘 산화막이 에칭된다. 이 때, 반응 생성물로서 물(H2O)이 발생한다(도 7의 (a), (b)). 일반적으로 증기압 곡선에 의하면, 물은 포화 증기압이 낮다. 증기압 곡선 상에서는 액체와 기체가 혼재하는 상태이다. 따라서, 에칭시의 압력을 10~100mTorr 정도, 기판의 표면 온도를 -55℃~-40℃ 정도로 제어하는 저온 에칭하에서는, 실리콘 산화막의 오목부 바닥면의 물이 포화되어 어느 정도 액체 상태로 존재한다.
그리고 물에 대해 불화 수소가 공급된 경우, HF계 라디칼이 물과 반응하여 불화수소산이 생성된다(도 7의 (c), (d)). 이로써, 실리콘 산화막의 오목부 바닥면에서, 물이 용해되어 있는 불화수소산에 의해 주로 화학 반응에 의한 에칭이 촉진되어, 에칭율이 현저하게 상승하는 것이라고 생각된다. 이와 같이 저온 환경의 실리콘 산화막 에칭에서는, 수소 원자와 불소 원자를 적절한 밸런스로 공급할 필요가 있다.
이에, 본 실시형태에 따른 에칭 방법에서는, 처리 가스에 포함되는 H(수소 원자)와 F(불소 원자)의 총합에 대한 H(수소 원자)의 비율을 25% 이상 67% 이하로 제어한다. 이렇게 하여 저온 에칭에서 수소 원자와 불소 원자를 적절한 밸런스로 적층막(100)에 공급함으로써, 적층막(100)의 마스크 선택비를 향상시켜 적층막(100)의 에칭율을 향상시킬 수 있다.
또한, 저온 에칭에서는, HF계 라디칼의 흡착 계수가 상승하여, 다결정 실리콘막의 오목부 바닥면에 HF계 라디칼이 흡착된다. HF계 라디칼 자체는 열 에너지에 의한 다결정 실리콘막과의 반응성이 낮다. 그러나, 다결정 실리콘막에 HF가 부착되어 있는 상태에서 플라즈마로부터의 이온 조사(照射)에 의한 에너지가 더해짐으로써, 다결정 실리콘막과 HF계 라디칼 중의 F 원소가 반응하여 다결정 실리콘막의 에칭이 촉진된다.
이상에서 설명한 바와 같이, 본 실시형태에 따른 에칭 방법에 의하면, 기판의 표면 온도를 -40℃ 이하로 냉각하는 저온 에칭에 있어, 수소 함유 가스 및 불소 함유 가스를 포함하는 처리 가스의 플라즈마를 생성하여 적층막(100)을 에칭한다. 이로써, 마스크 선택비를 향상시키고 또한 적층막(100)의 에칭율을 향상시킬 수가 있다.
이 때, 수소와 불소의 총합에 대한 수소의 비율은 25% 이상 67% 이하로 제어하는 것이 바람직하다. 이렇게 하여, 불화수소산에 의해 주로 화학 반응에 의한 에칭을 촉진시킬 수가 있다.
또한, 기판의 표면 온도를 -40℃ 이하로 제어함으로써 진원도를 양호하게 할 수 있으며, 기판의 표면 온도를 -55℃ 이상으로 제어함으로써 벤딩을 억제할 수 있다.
또한, 바이어스 전압용 고주파 전력(LF 전력)의 증가와 저온 에칭의 조합에 의해, Bow CD와 Btm CD의 차분을 축소하고 또한 Bow CD를 축소시킬 수 있다. 이로써 적층막(100)에 형성된 오목부의 형상을 개선하여 수직성을 향상시킬 수 있다.
도 8은 실시형태에 따른 LF 전력과 에칭시의 기판 표면 온도 간 관계의 일 예를 나타내는 도면이다. 도 8에서 가로축은 LF 전력을 나타내며, 세로축은 기판의 표면 온도를 나타낸다. 도 8에 나타내는 바와 같이, 에칭시에 LF 전력을 크게 할수록 플라즈마쪽에서의 입열에 의해 기판의 표면 온도가 올라간다. 기판의 표면 온도가 올라가면, 에칭율이 내려간다. 이를 회피하기 위해 LF 전력의 상승에 따라 탑재대(11)의 온도가 내려가도록 제어한다. 이렇게 하여 기판의 표면 온도를 -55℃ 이상 -40℃ 이하로 제어할 수 있다. 그 결과, 저온 에칭에 있어, 마스크 선택비 및 적층막(100) 에칭율을 높이면서, LF 전력을 높여서 이온의 수직성을 향상시킴으로써 Bow CD와 Btm CD의 차분의 축소, Bow CD의 축소를 도모하여 에칭 형상의 수직성을 개선할 수가 있다.
[염소의 첨가]
이어서, 처리 가스에 염소를 첨가한 경우의 에칭 형상 개선에 대해, 도 9를 참조하여 설명한다. 도 9는 실시형태에 따른 에칭 방법에서의 염소 첨가 결과의 일 예를 나타내는 도면이다.
도 9의 예에서는, 실시형태에 따른 에칭 방법에 사용하는 처리 가스로서, H2 가스 및 CF4 가스에 Cl2 가스를 첨가한다. 도 9에서, 가로축은 H2 가스의 체적 유량과 CF4 가스의 체적 유량의 총합에 대한 Cl2 가스 체적 유량의 비율을 나타내며, 왼쪽 세로축은 Bow CD와 Top CD(도3 참조)의 차분을 나타내며, 오른쪽 세로축은 테이퍼 각을 나타낸다. 오른쪽 세로축의 테이퍼 각은 적층막(100)에 형성된 오목부의 수직성을 나타내는 바, 오목부가 수직인 경우에는 90°이고, 테이퍼 각이 90°로부터 멀어질수록 오목부는 테이퍼 형상 또는 역 테이퍼 형상으로 된다.
도 9의 예에서는, H2 가스 및 CF4 가스에 Cl2 가스를 첨가함으로써, 에칭의 수직성(테이퍼 각)이 제어 가능하고, Bow CD와 Top CD의 차분이 제어 가능함을 알 수 있다. 즉, H2 가스와 플로로카본 가스에 첨가하는 Cl2 가스의 첨가량을 제어함으로써, 에칭의 테이퍼 형상을 제어할 수 있다. 이로써, Bow CD - Top CD를 축소할 수 있고, Bow CD를 축소하여, 에칭 형상을 제어할 수가 있다.
에칭의 테이퍼 형상을 제어할 수 있는 이유에 대해 설명한다. H2 가스 및 플로로카본 가스에 Cl2 가스를 첨가함으로써, 에칭시에 생성되는 부생성물에는 SiCl4가 포함되게 된다. 부생성물 중의 SiCl4는, H2 및 플로로카본 가스에 의해 에칭될 때에 생성되는 부생성물 SiF4에 비해 기체로 되기가 어렵다. 그리하여, SiCl4는 적층막(100)의 오목부 측벽에 부착되어 측벽의 보호막이 된다. 이로써, Bow CD - Top CD의 축소와 Bow CD의 축소를 도모하여 에칭 형상을 개선할 수 있는 것이다.
한편, 도 9의 예에서는 Cl2 가스를 첨가하였으나, 이에 한정되지는 않는다. HCl 가스, CCl4 가스 등과 같이 염소 함유 가스라면 마찬가지의 효과를 얻을 수 있다. 또한, HBr 가스, HI가스와 같이 브롬이나 요오드를 함유하는 가스이면, 부생성물로서 SiBr4, SiI4가 생성되는데, 이러한 부생성물 역시 SiCl4와 마찬가지로, 부생성물 SiF4에 비해 기체로 되기 어렵다. 즉, 불소 이외의 할로겐 함유 가스를 첨가함으로써, Bow CD - Top CD의 축소와 Bow CD의 축소를 도모하여, 에칭 형상을 개선할 수 있다.
[SF6 가스와 NF3 가스의 가스 비율]
이어서, 처리 가스에 포함되는 SF6 가스와 NF3 가스의 가스 비율에 대해, 도 10 및 도 11을 참조하여 설명한다. 도 10은 실시형태에 따른 SF6 가스 및 NF3 가스의 가스 비율과 에칭율 간 관계의 일 예를 나타내는 도면이다. 도 11은 실시형태에 따른 SF6 가스 및 NF3 가스의 가스 비율과 벤딩 형상 간 관계의 일 예를 나타내는 도면이다.
도 10의 가로축에서, SF6 가스의 체적 유량과 NF3 가스의 체적 유량의 총합에 대한 SF6 가스 체적 유량의 비율을 "SF6 ratio"라고 나타냈다. 그리고, 도 10의 세로축은 적층막(100)의 에칭율(E/R)이다. 도 10의 결과로부터, SF6 가스 비율(SF6 ratio)이 높으면 에칭율이 저하되고, NF3 가스 비율이 높으면(SF6 가스 비율(SF6 ratio)가 낮으면) 에칭 형상이 나빠지는 트레이드 오프(trade-off)의 관계가 있음을 알 수 있다. 도 10의 에칭율 결과로부터, SF6 가스의 비율은 67% 이하임이 바람직하다. 또한, 도 11의 벤딩에 관한 결과로부터, SF6 가스의 비율은 33% 이상 67% 이하임이 바람직하다. SF6 가스와 NF3 가스의 체적 유량 총합에 대한 SF6 가스의 체적 유량 비율을 33% 이상 67% 이하로 함으로써, 에칭율을 유지하면서도 벤딩을 억제하여 에칭 형상을 개선할 수 있다.
한편, 이상의 결과를 수소(H) 원소와 불소(F) 원소의 총합에 대한 수소(H) 원소 비율(＝H/(H+F))로 환산하면, 49% 이상 52% 이하로 되어 도 6의 결과로부터 규정되는 범위에 포함된다.
이상에서 설명한 바와 같이, 본 실시형태에 따른 에칭 방법 및 플라즈마 처리 장치에 의하면, 기판 상에 실리콘 산화막과 실리콘막이 교대로 적층된 적층막(100)에 대해, 수소 및 불소를 함유하는 가스를 포함하는 처리 가스의 플라즈마에 의해 에칭한다. 기판의 표면 온도를 -40℃ 이하로 제어하는 저온 에칭에 의해, 선택비를 향상시켜 적층막(100)의 에칭율을 높일 수 있다.
또한, 기판의 표면 온도를 -55℃ 이상으로 제어함으로써, 벤딩을 억제할 수 있다. 또한, 처리 가스에 Cl2 가스를 첨가함으로써, 에칭의 테이퍼 형상을 제어할 수 있다. 이로써, Bow CD - Top CD의 축소와 Bow CD의 축소를 도모하여 에칭 형상을 개선시킬 수 있다.
이번에 개시된 실시형태에 따른 에칭 방법 및 플라즈마 처리 장치는 모든 점에서 예시이며 제한적인 것이 아니다. 실시형태는 청구범위 및 그 취지를 일탈하지 않고서 다양한 형태로 변형 및 개량될 수 있다. 상기 복수 개의 실시형태에 기재된 사항은 모순되지 않는 범위에서 다른 구성을 취할 수도 있으며, 또한 모순되지 않는 범위에서 서로 조합될 수도 있다.
본 개시 내용의 플라즈마 처리 장치는 Atomic Layer Deposition(ALD) 장치, Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP) 등의 중에서 어느 타입의 장치에도 적용 가능하다.
본원은 일본 특허청에 2020년 8월 24일에 출원된 특허출원 2020-141072호 및 2021년 6월 22일에 출원된 특허출원 2021-103361호에 기초하는 우선권을 주장하는 것이며, 그 전체 내용을 참조로써 여기에 원용한다.

Claims (7)

  1. 기판 상에 실리콘 산화막과 실리콘막이 교대로 적층된 적층막에 플라즈마에 의해 원하는 에칭 형상을 형성하는 에칭 방법으로서,
    상기 기판을 준비하는 단계와,
    상기 기판의 표면 온도를 -40℃ 이하로 냉각하는 단계와,
    플라즈마 생성용 고주파 전력에 의해 수소 및 불소를 함유하는 가스의 플라즈마를 생성하는 단계와,
    생성된 플라즈마에 의해 상기 적층막을 에칭하는 단계를 포함하는 에칭 방법.
  2. 제1항에 있어서,
    상기 냉각하는 단계에서 기판이 -55℃ 이상으로 냉각되는 것인 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 가스에 있어 수소 원소와 불소 원소의 총합에 대한 수소 원소의 비율이 25% 이상 67% 이하인 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 가스는
    플로로카본 가스(CF계)와 하이드로플로로카본 가스(CHF계) 중에서 적어도 한쪽을 포함하고,
    하이드로플로로카본 가스(CHF계), 하이드로카본 가스(CH계), 수소 함유 가스 중에서 적어도 한쪽을 포함하며,
    상기 수소 함유 가스는 수소 가스 또는 할로겐화 수소 가스인 에칭 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 가스에 불소 이외의 할로겐 함유 가스가 첨가되어 있는 것인 에칭 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 수소 및 불소를 함유하는 가스는 SF6 가스와 NF3 가스를 포함하며,
    상기 SF6 가스와 상기 NF3 가스의 총합에 대한 상기 NF3 가스의 비율이 33% 이상 67% 이하인 에칭 방법.
  7. 처리 용기와,
    상기 처리 용기 내의 탑재대에 탑재된 기판 상에 실리콘 산화막과 실리콘막이 교대로 적층된 적층막에, 플라즈마에 의해 원하는 에칭 형상을 형성하는 에칭 처리를 제어하는 제어부를 포함하는 플라즈마 처리 장치로서,
    상기 제어부는,
    상기 기판을 준비하는 단계와,
    상기 기판의 표면 온도를 -40℃ 이하로 냉각하는 단계와,
    플라즈마 생성용 고주파 전력에 의해 수소 및 불소를 함유하는 가스의 플라즈마를 생성하는 단계와,
    생성된 플라즈마에 의해 상기 적층막을 에칭하는 단계를 실행하도록 구성되는 것인 플라즈마 처리 장치.
KR1020210107190A 2020-08-24 2021-08-13 에칭 방법 및 플라즈마 처리 장치 KR20220025668A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2020-141072 2020-08-24
JP2020141072 2020-08-24
JPJP-P-2021-103361 2021-06-22
JP2021103361A JP2022036899A (ja) 2020-08-24 2021-06-22 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20220025668A true KR20220025668A (ko) 2022-03-03

Family

ID=80269762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210107190A KR20220025668A (ko) 2020-08-24 2021-08-13 에칭 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US20220059361A1 (ko)
KR (1) KR20220025668A (ko)
CN (1) CN114093761A (ko)
TW (1) TW202213505A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240027863A (ko) 2018-03-16 2024-03-04 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
WO2024059467A1 (en) * 2022-09-13 2024-03-21 Lam Research Corporation Method for etching features using hf gas
WO2024064526A1 (en) * 2022-09-13 2024-03-28 Lam Research Corporation Method for etching features in a stack

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130118660A (ko) 2012-04-20 2013-10-30 에스케이텔레콤 주식회사 빌딩 에너지 관리 시스템에서의 냉각수 펌프 변유량 제어 장치 및 방법
JP2016039310A (ja) 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
KR20240027863A (ko) * 2018-03-16 2024-03-04 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130118660A (ko) 2012-04-20 2013-10-30 에스케이텔레콤 주식회사 빌딩 에너지 관리 시스템에서의 냉각수 펌프 변유량 제어 장치 및 방법
JP2016039310A (ja) 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法

Also Published As

Publication number Publication date
TW202213505A (zh) 2022-04-01
CN114093761A (zh) 2022-02-25
US20220059361A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
JP5530088B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI401741B (zh) Plasma etching method
KR20220025668A (ko) 에칭 방법 및 플라즈마 처리 장치
TW201810429A (zh) 蝕刻處理方法
WO2017033754A1 (ja) プラズマ処理方法
TW201810417A (zh) 蝕刻處理方法
JP7526361B2 (ja) 選択的異方性金属エッチング
KR102280572B1 (ko) 플라즈마 처리 방법
JP2023041914A (ja) エッチング方法及びプラズマ処理装置
US11804379B2 (en) Etching method and plasma processing apparatus
CN112447515A (zh) 蚀刻处理方法和蚀刻处理装置
JP6243722B2 (ja) エッチング処理方法
JP7222940B2 (ja) エッチング方法及びプラズマ処理装置
JP2022036899A (ja) エッチング方法及びプラズマ処理装置
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP7158252B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US11315795B2 (en) Substrate processing method and substrate processing apparatus
US12125710B2 (en) Substrate processing method and substrate processing apparatus
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
JP7190940B2 (ja) 基板処理方法及び基板処理装置
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium

Legal Events

Date Code Title Description
A201 Request for examination