TW201810417A - 蝕刻處理方法 - Google Patents

蝕刻處理方法 Download PDF

Info

Publication number
TW201810417A
TW201810417A TW106118168A TW106118168A TW201810417A TW 201810417 A TW201810417 A TW 201810417A TW 106118168 A TW106118168 A TW 106118168A TW 106118168 A TW106118168 A TW 106118168A TW 201810417 A TW201810417 A TW 201810417A
Authority
TW
Taiwan
Prior art keywords
gas
etching
frequency power
plasma
added
Prior art date
Application number
TW106118168A
Other languages
English (en)
Other versions
TWI746566B (zh
Inventor
戶村幕樹
工藤仁
大矢欣伸
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201810417A publication Critical patent/TW201810417A/zh
Application granted granted Critical
Publication of TWI746566B publication Critical patent/TWI746566B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明提供一種蝕刻處理方法，其目的在於確保遮罩選擇比，並在含矽膜之蝕刻中避免遮罩開口的阻塞。該蝕刻處理方法，在基板的溫度為－35℃以下之極低溫環境中，從第1高頻電源輸出第1高頻的電力，從第2高頻電源輸出較該第1高頻更低之第2高頻的電力；對由含有碳、氫、及氟之氣體形成的蝕刻氣體，添加碳原子數為3以上的碳氫化合物氣體並產生電漿，蝕刻氧化矽膜或疊層有組成相異之含矽膜的疊層膜。

Description

蝕刻處理方法
本發明係關於一種蝕刻處理方法。
已知一種技術，使用鹵素系氣體蝕刻含矽膜（參考例如專利文獻1）。相對於此，若使用CH4 （甲烷）氣體、CH2 F2 （二氟甲烷）氣體等碳氫化合物系（CH系）氣體蝕刻含矽膜，則可提高遮罩選擇比。因此，使用碳氫化合物系氣體特別在蝕刻寬高比大的深孔時有益。 ［習知技術文獻］ ［專利文獻］
專利文獻1：日本特表2010－500758號公報
［本發明所欲解決的問題］ 然而，碳氫化合物系氣體係沉積性之氣體，若使用量變多則附著於遮罩的開口而阻塞該開口，有使蝕刻困難之情況。此外，有遮罩的表面粗糙，形成在含矽膜的孔等之蝕刻形狀劣化的情況。
針對上述問題，本發明之一態樣的目的在於確保遮罩選擇比，並在含矽膜之蝕刻中避免遮罩開口的阻塞。 ［解決問題之技術手段］
為了解決上述問題，若依照本發明之一態樣，則提供一種蝕刻處理方法，在基板的溫度為－35℃以下之極低溫環境中，從第1高頻電源輸出第1高頻的電力，從第2高頻電源輸出較該第1高頻更低之第2高頻的電力；對由含有碳、氫、及氟之氣體形成的蝕刻氣體，添加碳原子數為3以上的碳氫化合物氣體並產生電漿，蝕刻氧化矽膜或疊層有組成相異之含矽膜的疊層膜。 ［本發明之效果］
若依照本發明之一態樣，則可確保遮罩選擇比，並在含矽膜之蝕刻中避免遮罩開口的阻塞。
以下，參考附圖，對用以實施本發明之形態予以說明。另，在本說明書及附圖中，對於實質上相同之構造給予相同符號，藉而省略重複的說明。
［電漿處理裝置之全體構造］ 首先，參考圖1並對電漿處理裝置1之一例予以說明。本實施形態之電漿處理裝置1，係電容耦合型之平行平板電漿處理裝置，具有略圓筒形的處理容器10。於處理容器10之內面，施行氧皮鋁處理（陽極氧化處理）。處理容器10之內部，成為以電漿施行蝕刻處理或成膜處理等電漿處理的處理室。
載置台20，載置係基板之一例的晶圓W。載置台20，例如由鋁（Al）、鈦（Ti）、或碳化矽（SiC）等形成。載置台20亦作為下部電極作用。
於載置台20之上側，設置用於將晶圓W靜電吸附的靜電吸盤106。靜電吸盤106，成為在絶緣體106b之間夾入吸盤電極106a的構造。於吸盤電極106a連接直流電壓源112。若從直流電壓源112對吸盤電極106a施加直流電壓，則藉由庫侖力將晶圓W吸附於靜電吸盤106。
於靜電吸盤106的外周側，以包圍晶圓W之外緣部的方式載置圓環狀之對焦環108。對焦環108，例如以矽形成，在處理容器10中使電漿朝向晶圓W的表面收斂，改善電漿處理之效率而作用。
載置台20之下側，成為支持體104，藉此，將載置台20保持在處理容器10的底部。於支持體104之內部，形成冷媒流路104a。從急冷器107輸出之例如冷卻水或鹽水等冷卻媒體（以下亦稱「冷媒」），流經冷媒入口配管104b、冷媒流路104a、冷媒出口配管104c而循環。藉由如此地循環的冷媒，將載置台20散熱、冷卻。
熱傳氣體供給源85，將氦氣（He）或氬氣（Ar）等熱傳氣體通過氣體供給管線130往靜電吸盤106上之晶圓W的背面供給。藉由此一構成，靜電吸盤106，以循環在冷媒流路104a之冷媒、及對晶圓W的背面供給之熱傳氣體予以溫度控制。此一結果，可將晶圓W控制為既定的溫度。
於載置台20，連接供給雙頻疊加電力之電力供給裝置30。電力供給裝置30，具有第1高頻電源32，其供給第1頻率之電漿產生用的高頻電力HF（第1高頻電力）。此外，電力供給裝置30具有第2高頻電源34，其供給較第1頻率更低的第2頻率之偏電壓產生用的高頻電力LF（第2高頻電力）。第1高頻電源32，通過第1匹配器33而與載置台20電性連接。第2高頻電源34，通過第2匹配器35而與載置台20電性連接。第1高頻電源32，例如，對載置台20施加40MHz的高頻電力HF。第2高頻電源34，例如，對載置台20施加13.56MHz的高頻電力LF。另，本實施形態，雖對載置台20施加第1高頻電力，但亦可對氣體沖淋頭25施加第1高頻電力。
第1匹配器33，將第1高頻電源32之內部（或輸出）阻抗與負載阻抗匹配。第2匹配器35，將第2高頻電源34之內部（或輸出）阻抗與負載阻抗匹配。第1匹配器33，作用以使在處理容器10內產生電漿時第1高頻電源32之內部阻抗與負載阻抗在外觀上一致。第2匹配器35，作用以使在處理容器10內產生電漿時第2高頻電源34之內部阻抗與負載阻抗在外觀上一致。
氣體沖淋頭25，安裝為隔著被覆其外緣部之遮蔽環40，封閉處理容器10的頂棚部之開口。於氣體沖淋頭25，連接可變直流電源70，從可變直流電源70輸出負的DC（直流電壓）。氣體沖淋頭25，可由矽形成。氣體沖淋頭25，亦作為與載置台20（下部電極）相對向之對向電極（上部電極）而作用。
於氣體沖淋頭25，形成導入氣體的氣體導入口45。於氣體沖淋頭25之內部，設置從氣體導入口45分支之中心側的擴散室50a及邊緣側的擴散室50b。從氣體供給源15輸出之氣體，通過氣體導入口45而往擴散室50a、50b供給，在擴散室50a、50b擴散而從多個氣體供給孔55往載置台20導入。
於處理容器10之底面形成排氣口60，藉由與排氣口60連接的排氣裝置65將處理容器10內排氣。藉此，可將處理容器10內維持為既定的真空度。於處理容器10之側壁設置閘閥G。閘閥G，在施行從處理容器10搬入及搬出晶圓W時開閉。
於電漿處理裝置1，設置控制裝置全體之動作的控制部100。控制部100，具備CPU（Central Processing Unit，中央處理單元）105、ROM（Read Only Memory，唯讀記憶體）110及RAM（Random Access Memory，隨機存取記憶體）115。CPU 105，依據收納於RAM 115等儲存區的配方，而實行蝕刻等期望的處理。於配方記載：係對於製程條件之裝置控制資訊的處理時間、壓力（氣體之排氣）、高頻電力與電壓、各種氣體流量、處理容器內溫度（上部電極溫度、處理容器之側壁溫度、晶圓W溫度、靜電吸盤溫度等）、從急冷器107輸出之冷媒的溫度等。另，此等程式或表示製程條件之配方，亦可儲存在硬碟或半導體記憶體。此外，亦可將配方，以收納於CD－ROM、DVD等可攜式的能夠藉由電腦讀取之記錄媒體的狀態，裝設於既定位置而讀取。
實行電漿處理時，控制閘閥G的開閉，將晶圓W搬入至處理容器10，載置於載置台20。若從直流電壓源112對吸盤電極106a施加直流電壓，則將晶圓W吸附保持於靜電吸盤106。
從氣體供給源15往處理容器10內供給處理氣體。從第1高頻電源32對載置台20施加第1高頻電力，從第2高頻電源34對載置台20施加第2高頻電力。從可變直流電源70對氣體沖淋頭25施加負的DC（直流電壓）。藉此，於晶圓W之上方產生電漿，藉由電漿的作用對晶圓W施行電漿處理。
電漿處理後，從直流電壓源112對吸盤電極106a施加與吸附晶圓W時正負相反的直流電壓，使晶圓W之電荷電性中和。藉此，將晶圓W，從靜電吸盤106剝離，從閘閥G往處理容器10之外部搬出。使用上述說明的電漿處理裝置1，從氣體供給源15供給既定的蝕刻氣體，實行極低溫的蝕刻處理。
［極低溫的蝕刻處理：比較例1］ 以下，在說明本實施形態之蝕刻處理方法前，對於比較例之蝕刻處理的結果之一例予以說明。圖2所示之比較例1，顯示使用包含甲烷（CH4 ）氣體及四氟化碳（CF4 ）氣體之氣體作為蝕刻氣體的情況之蝕刻結果的一例。
比較例1，藉由下述製程條件蝕刻疊層有氧化矽膜（SiO2 ）與氮化矽膜（SiN）之疊層膜12。疊層膜12，係含矽膜的一例。比較例1之製程條件如同下述。於疊層膜12的上部形成作為遮罩作用之有機膜11。 ・製程條件 晶圓溫度 －40℃以下 氣體 CF4 ／CH4 ／O2 第1高頻電力HF 2500W、連續波 第2高頻電力LF 6000W、連續波 圖2（a）～圖2（e）中，控制使CF4 與CH4 之總流量不變，改變CF4 與CH4 之分壓（流量比）。圖2（a）中CF4 與CH4 之分壓為19：4，圖2（b）中CF4 與CH4 之分壓為17：6。圖2（c）中CF4 與CH4 之分壓為16：7，圖2（d）中CF4 與CH4 之分壓為15：8。圖2（e）中，CF4 與CH4 之分壓為13：10。亦即，從圖2（a）起以依序緩緩提高相對於CF4 的CH4 之分壓的方式予以控制。另，將O2 氣體之流量控制為一定。使供給之氣體包含O2 氣體，係為了避免若CF4 及CH4 氣體所包含的碳增加則阻塞遮罩之開口的情形。
圖2（a）～圖2（e），分別顯示將有機膜11作為遮罩蝕刻疊層膜12時的孔之縱剖面的蝕刻形狀、及從上方觀察有機膜11時的有機膜11之開口的形狀。此外，顯示蝕刻之深度（Depth）、遮罩選擇比、及蝕刻率（ER）的數值。
依照圖2之結果，若提高相對於CF4 的CH4 之分壓，則蝕刻之深度（Depth）與蝕刻率（ER）維持，且有機膜11的殘餘膜增加，遮罩選擇比改善。另一方面，有機膜11的表面粗糙，有機膜11之開口的形狀惡化。若表面粗糙惡化，則變得難以將原本的遮罩圖案轉印至疊層膜12。
［極低溫的蝕刻處理：比較例2］ 比較例2，藉由下述製程條件蝕刻疊層膜12。比較例2之製程條件如同下述。圖3所示之比較例2，顯示使用包含六氟化硫（SF6 ）氣體及氫（H2 ）氣體之氣體作為蝕刻氣體的情況之蝕刻結果的一例。 ・製程條件 晶圓溫度 －40℃以下 氣體 SF6 ／H2 （有無CHx Fy 系氣體之添加） 第1高頻電力HF 2500W、連續波 第2高頻電力LF 4000W、連續波 圖3（a）中，並未對SF6 氣體及H2 氣體添加CHx Fy 系氣體。圖3（b）中，對SF6 氣體及H2 氣體添加CHF3 氣體。圖3（c）中，對SF6 氣體及H2 氣體添加CH4 氣體。
若依圖3（a）～圖3（c）之結果，則在圖3（b）所示之對SF6 及H2 氣體添加CHF3 氣體的情況、及如圖3（c）所示之添加CH4 氣體的情況，相較於圖3（a）所示之僅供給SF6 及H2 氣體的情況，有機膜11的殘餘膜增加，遮罩選擇比改善。此外，有機膜11的表面之粗糙雖受到抑制，但有機膜11的開口有阻塞之傾向。
［極低溫的蝕刻處理：第1實施形態］ 接著，參考圖4，對於第1實施形態之蝕刻處理方法的一例予以說明。圖4為，顯示第1實施形態之蝕刻處理方法的一例之流程圖。
開始圖4之處理，首先，控制部100，例如，藉由將急冷器107之冷媒（鹽水）的溫度設定為－60℃～－70℃，而將晶圓W的溫度控制為－35℃以下（步驟S10）。接著，控制部100，進行控制以從第1高頻電源32輸出第1高頻電力HF，從第2高頻電源34輸出第2高頻電力LF（步驟S12）。
接著，控制部100，進行控制以將碳原子為3以上之碳氫化合物氣體添加於含有碳、氫、及氟的蝕刻氣體，供給該氣體（步驟S14）。藉此，從供給的氣體產生電漿。接著，控制部100，藉由電漿之作用蝕刻疊層膜12（步驟S16），結束本處理。
於圖5顯示依據以下製程條件，實行上述第1實施形態之蝕刻處理方法的結果。此處，作為含有碳、氫、及氟之蝕刻氣體，供給CF4 ／CH4 ／O2 氣體。此外，作為對蝕刻氣體添加之碳原子為3以上的碳氫化合物氣體，添加C3 H6 （丙烯）氣體。 ・製程條件 晶圓溫度 －40℃以下 氣體 CF4 ／CH4 ／O2 （有無C3 H6 氣體之添加） 第1高頻電力HF 2500W、連續波 第2高頻電力LF 6000W、連續波 圖5（a），顯示未對CF4 、CH4 、O2 氣體添加C3 H6 氣體的情況之蝕刻結果；圖5（b）及圖5（c），顯示對CF4 、CH4 、O2 氣體添加C3 H6 氣體的情況之蝕刻結果。圖5（b）中，CH4 氣體與C3 H6 氣體之分壓（流量比）為5：1，相對於全體流量的C3 H6 氣體之添加比例為3%。圖5（c）中，CH4 氣體與C3 H6 氣體之分壓為2：1，相對於全體流量的C3 H6 氣體之添加比例為7%。
依照此一結果，則在圖5（b）所示之添加3%的C3 H6 氣體之情況、及圖5（c）所示之添加7%的C3 H6 氣體之情況，相較於圖5（a）所示之未添加C3 H6 氣體的情況，有機膜11的殘餘膜增加，遮罩選擇比改善。此外，維持未添加C3 H6 氣體之情況的蝕刻之深度（Depth）與蝕刻率（ER），並使有機膜11的表面之粗糙少，良好地維持有機膜11之開口的形狀。因此，形成蝕刻形狀良好的孔。
如同上述說明，第1實施形態之蝕刻處理方法，對含有碳、氫、及氟之蝕刻氣體添加碳原子為3以上的碳氫化合物氣體。據此，則可在疊層膜12之蝕刻中，提高遮罩選擇比。此外，可避免有機膜11之開口的阻塞，獲得良好的蝕刻形狀。
另，對CF4 、CH4 、O2 氣體之混合氣體添加的C3 H6 氣體之流量，宜為總流量的10%以下。此係因若對該混合氣體添加超過總流量之10%的量之C3 H6 氣體，則係遮罩之有機膜11的開口有阻塞之傾向或被完全阻塞，變得無法獲得良好的蝕刻形狀之故。
［極低溫的蝕刻處理：第2實施形態］ 接著，參考圖6，對於第2實施形態之蝕刻處理的一例予以說明。圖6為，顯示第2實施形態之蝕刻處理的一例之流程圖。
開始圖6之處理，首先，控制部100，藉由將急冷器控制為－60℃，而將晶圓的溫度控制為－35℃以下（步驟S20）。接著，控制部100，進行控制以從第1高頻電源32輸出第1高頻電力HF，從第2高頻電源34輸出第2高頻電力LF（步驟S22）。
接著，控制部100，進行控制以將碳原子為3以上的碳氫化合物氣體添加於含有氫、硫、及氟之蝕刻氣體，供給該氣體（步驟S24）。藉此，從供給的氣體產生電漿。接著，控制部100，藉由電漿之作用控制疊層膜12的蝕刻（步驟S26），結束本處理。
於圖7顯示依據以下製程條件，實行上述第2實施形態之蝕刻處理方法的結果。此處，作為含有氫、硫、及氟之蝕刻氣體，供給SF6 及H2 氣體。此外，作為對蝕刻氣體添加之碳原子為3以上的碳氫化合物氣體，添加C3 H6 氣體。 ・製程條件 晶圓溫度 －40℃以下 氣體 SF6 ／H2 （有無C3 H6 氣體之添加） 第1高頻電力HF 2500W、連續波 第2高頻電力LF 6000W、連續波 圖7（a），顯示未對SF6 及H2 氣體添加C3 H6 氣體的情況之蝕刻結果；圖7（b），顯示對SF6 及H2 氣體添加C3 H6 氣體的情況之蝕刻結果。圖7（b）中，相對於氣體之全體流量的C3 H6 氣體之添加比例為7%。
依照此一結果，則在圖7（b）所示之添加7%的C3 H6 氣體之情況，相較於圖7（a）所示之未添加C3 H6 氣體之情況，有機膜11的殘餘膜增加，遮罩選擇比改善。此外，維持未添加C3 H6 氣體之情況的蝕刻之深度與蝕刻率，並使有機膜11的表面之粗糙少，良好地維持有機膜11之開口的形狀。因此，形成蝕刻形狀良好的孔。
如同上述說明，第2實施形態之蝕刻處理方法，將碳原子為3以上的碳氫化合物氣體添加於含有氫、硫、及氟之蝕刻氣體，供給該氣體。據此，則可在疊層膜12之蝕刻中，提高遮罩選擇比。此外，可避免有機膜11之開口的阻塞，獲得良好的蝕刻形狀。
另，對SF6 ／H2 氣體添加的C3 H6 氣體之流量，宜為總流量的10%以下。此係因若對該混合氣體添加超過總流量之10%的量之C3 H6 氣體，則係遮罩之有機膜11的開口有阻塞之傾向或被完全阻塞，變得無法獲得良好的蝕刻形狀之故。
以上，雖藉由上述實施形態說明蝕刻處理方法，但本發明之蝕刻處理方法並未限定於上述實施形態，在本發明之範圍內可進行各種變形及改良。上述複數實施形態所記載之事項，可在不矛盾的範圍內彼此組合。
例如，對含有氫、硫、及氟之蝕刻氣體添加的氣體，不限於上述例示的氣體，若為具有1個碳原子間之雙鍵的碳氫化合物氣體即可。同樣地，對含有碳、氫、及氟之蝕刻氣體添加的氣體，不限於上述例示的氣體，若為具有1個碳原子間之雙鍵的碳氫化合物氣體即可。作為添加的碳氫化合物氣體之一例，列舉C3 H6 （丙烯）氣體及C4 H8 （丁烯）氣體。
此外，蝕刻對象膜，並未限定為SiO2 與SiN之疊層膜12，亦可僅為SiO2 之單層膜。此外，SiO2 與SiN之疊層膜12，係疊層有組成相異之含矽膜的疊層膜之一例，並不限於此一型態，例如，亦可為多晶矽與SiO2 的疊層膜。
此外，本發明之蝕刻處理方法，不僅可應用在圖1之電容耦合型電漿（CCP：Capacitively Coupled Plasma）裝置，亦可應用在其他電漿處理裝置。作為其他電漿處理裝置，可為電感耦合型電漿（ICP：Inductively Coupled Plasma）處理裝置、利用輻射狀線槽孔天線之電漿處理裝置、螺旋波激發型電漿（HWP：Helicon Wave Plasma）裝置、電子迴旋共振電漿（ECR：Electron Cyclotron Resonance Plasma）裝置等。
本說明書中，作為蝕刻對象之基板雖對半導體晶圓W進行說明，但並不限於此一型態，亦可為LCD（Liquid Crystal Display，液晶顯示器）、FPD（Flat Panel Display，平板顯示器）等使用之各種基板、光罩、CD基板、印刷基板等。
此外，本發明之蝕刻處理方法，例如在寬高比為20以上之3D NAND快閃記憶體等三維疊層半導體記憶體的製造中，適合如下蝕刻步驟：利用電漿，在疊層有組成相異之含矽膜的疊層膜形成深孔或深溝。此一蝕刻步驟，例如貫通疊層為16層或32層之該疊層膜的全部膜，形成用於連通至基底膜的孔或溝，故本發明之蝕刻處理方法特別有益。
1‧‧‧電漿處理裝置
10‧‧‧處理容器
11‧‧‧有機膜
12‧‧‧疊層膜
15‧‧‧氣體供給源
20‧‧‧載置台
25‧‧‧氣體沖淋頭
30‧‧‧電力供給裝置
32‧‧‧第1高頻電源
33‧‧‧第1匹配器
34‧‧‧第2高頻電源
35‧‧‧第2匹配器
40‧‧‧遮蔽環
45‧‧‧氣體導入口
50a、50b‧‧‧擴散室
55‧‧‧氣體供給孔
60‧‧‧排氣口
65‧‧‧排氣裝置
70‧‧‧可變直流電源
85‧‧‧熱傳氣體供給源
100‧‧‧控制部
104‧‧‧支持體
104a‧‧‧冷媒流路
104b‧‧‧冷媒入口配管
104c‧‧‧冷媒出口配管
105‧‧‧CPU（Central Processing Unit，中央處理單元）
106‧‧‧靜電吸盤
106a‧‧‧吸盤電極
106b‧‧‧絶緣體
107‧‧‧急冷器
108‧‧‧對焦環
110‧‧‧ROM（Read Only Memory，唯讀記憶體）
112‧‧‧直流電壓源
115‧‧‧RAM（Random Access Memory，隨機存取記憶體）
130‧‧‧氣體供給管線
G‧‧‧閘閥
S10、S12、S14、S16、S20、S22、S24、S26‧‧‧步驟
W‧‧‧晶圓
［圖1］係顯示一實施形態之電漿處理裝置的縱剖面之圖。 ［圖2］（a）～（e）係顯示比較例1之氣體所進行的含矽疊層膜之蝕刻結果的一例之圖。 ［圖3］（a）～（c）係顯示比較例2之氣體所進行的含矽疊層膜之蝕刻結果的一例之圖。 ［圖4］係顯示第1實施形態之蝕刻處理方法的一例之流程圖。 ［圖5］（a）～（c）係顯示第1實施形態之蝕刻處理的結果之一例的圖。 ［圖6］係顯示第2實施形態之蝕刻處理方法的一例之流程圖。 ［圖7］（a）～（b）係顯示第2實施形態之蝕刻處理的結果之一例的圖。
11‧‧‧有機膜
12‧‧‧疊層膜

Claims (5)

  1. 一種蝕刻處理方法， 在基板的溫度為－35℃以下之極低溫環境中，從第1高頻電源輸出第1高頻的電力，從第2高頻電源輸出較該第1高頻更低之第2高頻的電力； 對由含有碳、氫、及氟之氣體所形成的蝕刻氣體，添加碳原子數為3以上的碳氫化合物氣體並產生電漿，對於氧化矽膜或疊層有組成相異之含矽膜的疊層膜進行蝕刻。
  2. 一種蝕刻處理方法， 在基板的溫度為－35℃以下之極低溫環境中，從第1高頻電源輸出第1高頻的電力，從第2高頻電源輸出較該第1高頻更低之第2高頻的電力； 對由含有氫、硫、及氟之氣體所形成的蝕刻氣體，添加碳原子數為3以上的碳氫化合物氣體並產生電漿，對於氧化矽膜或疊層有組成相異之含矽膜的疊層膜進行蝕刻。
  3. 如申請專利範圍第1或2項之蝕刻處理方法，其中， 該碳氫化合物氣體係具有1個碳原子間之雙鍵的碳氫化合物氣體。
  4. 如申請專利範圍第1或2項之蝕刻處理方法，其中， 該碳氫化合物氣體為丙烯。
  5. 如申請專利範圍第3項之蝕刻處理方法，其中， 該碳氫化合物氣體之添加量為總流量的10%以下。
TW106118168A 2016-06-10 2017-06-02 蝕刻處理方法 TWI746566B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-116493 2016-06-10
JP2016116493A JP6587580B2 (ja) 2016-06-10 2016-06-10 エッチング処理方法

Publications (2)

Publication Number Publication Date
TW201810417A true TW201810417A (zh) 2018-03-16
TWI746566B TWI746566B (zh) 2021-11-21

Family

ID=60572972

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118168A TWI746566B (zh) 2016-06-10 2017-06-02 蝕刻處理方法

Country Status (4)

Country Link
US (1) US10600654B2 (zh)
JP (1) JP6587580B2 (zh)
KR (1) KR102515764B1 (zh)
TW (1) TWI746566B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832171B2 (ja) 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
US10811267B2 (en) * 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
KR20200123481A (ko) * 2018-03-16 2020-10-29 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
JP2019179889A (ja) 2018-03-30 2019-10-17 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
KR102608957B1 (ko) 2018-08-27 2023-12-01 삼성전자주식회사 플라즈마 처리 장치
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
US20230118701A1 (en) * 2020-04-08 2023-04-20 Lam Research Corporation Selective etch using deposition of a metalloid or metal containing hardmask
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
WO2023101915A1 (en) * 2021-12-01 2023-06-08 Lam Research Corporation Selective etch using fluorocarbon-based deposition of a metalloid or metal

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276023B2 (ja) * 1993-10-20 2002-04-22 東京エレクトロン株式会社 プラズマ処理装置の制御方法
JP5407101B2 (ja) * 2000-09-07 2014-02-05 ダイキン工業株式会社 ドライエッチングガスおよびドライエッチング方法
JP5271267B2 (ja) 2006-08-07 2013-08-21 東京エレクトロン株式会社 エッチング処理を実行する前のマスク層処理方法
US8236700B2 (en) * 2009-08-17 2012-08-07 Tokyo Electron Limited Method for patterning an ARC layer using SF6 and a hydrocarbon gas
JP5655296B2 (ja) * 2009-12-01 2015-01-21 セントラル硝子株式会社 エッチングガス
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US8334083B2 (en) * 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
TWI695423B (zh) * 2014-06-18 2020-06-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於tsv/mems/功率元件蝕刻的化學物質

Also Published As

Publication number Publication date
KR102515764B1 (ko) 2023-03-30
US20170358460A1 (en) 2017-12-14
TWI746566B (zh) 2021-11-21
KR20170140078A (ko) 2017-12-20
JP2017220649A (ja) 2017-12-14
JP6587580B2 (ja) 2019-10-09
US10600654B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
TWI746566B (zh) 蝕刻處理方法
TWI731101B (zh) 蝕刻處理方法
JP6498022B2 (ja) エッチング処理方法
TWI710021B (zh) 蝕刻處理方法
US9324569B2 (en) Plasma etching method and plasma etching apparatus
TWI401741B (zh) Plasma etching method
US20060021704A1 (en) Method and apparatus for etching Si
US10128085B2 (en) Method of plasma etching
TWI703414B (zh) 蝕刻方法
CN112447515A (zh) 蚀刻处理方法和蚀刻处理装置
TW202213505A (zh) 蝕刻方法及電漿處理裝置
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
JP2022036899A (ja) エッチング方法及びプラズマ処理装置
JP7145819B2 (ja) エッチング方法
US10720328B2 (en) Etching method and etching apparatus
JP2018093064A (ja) エッチング方法及びプラズマ処理装置
JP2020141103A (ja) 基板処理方法及び基板処理装置