TWI710021B - 蝕刻處理方法 - Google Patents

蝕刻處理方法 Download PDF

Info

Publication number
TWI710021B
TWI710021B TW104142868A TW104142868A TWI710021B TW I710021 B TWI710021 B TW I710021B TW 104142868 A TW104142868 A TW 104142868A TW 104142868 A TW104142868 A TW 104142868A TW I710021 B TWI710021 B TW I710021B
Authority
TW
Taiwan
Prior art keywords
etching
gas
frequency power
temperature
containing gas
Prior art date
Application number
TW104142868A
Other languages
English (en)
Other versions
TW201640579A (zh
Inventor
竹田諒平
高島隆一
大矢欣伸
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201640579A publication Critical patent/TW201640579A/zh
Application granted granted Critical
Publication of TWI710021B publication Critical patent/TWI710021B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Abstract

本發明之目的在於抑制深度負載，並提高氧化矽膜的蝕刻率。為了達成上述目的，本發明提供一種蝕刻處理方法，其將冷卻載置台的冷卻器之溫度控制在-20℃以下，並利用第1高頻電源所施加的第1高頻電力，從氣體供給源所供給的含氫氣體以及含氟氣體產生電漿，然後利用所產生的該電漿對該載置台上的基板的氧化矽膜進行蝕刻處理，接著在該蝕刻處理後的除電處理中，從第2高頻電源對該載置台施加頻率比第1高頻電力的頻率更低的第2高頻電力。

Description

蝕刻處理方法
本發明係關於一種蝕刻處理方法以及蝕刻處理裝置。
有文獻提出一種在氧化矽膜上蝕刻出高縱橫比之孔部的方法(參照例如專利文獻1)。例如，專利文獻1，提供一種乾蝕刻方法，其可形成高縱橫比的開口，且為了縮短蝕刻裝置的洗淨步驟所花費的時間，其在處理室的內壁並不會堆積膜層。
另外，關於在氧化矽膜上蝕刻出高縱橫比之孔部的方法，例如，有文獻提出一種使用C4F8/C4F6/Ar/O2的氣體系列，並將晶圓的溫度設為高溫，以盡量避免反應產生物附著於孔部的開口，而蝕刻出孔部的技術。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開平7-22393號公報
然而，高縱橫比的孔部或溝部的蝕刻，隨著蝕刻的進展，會發生深度負載(Depth Loading)，亦即，在孔部或溝部的底部蝕刻無法有所進展的現象。深度負載，縱橫比越高越容易發生。
針對上述問題，本發明的其中一個實施態樣，係以抑制深度負載，並提高氧化矽膜的蝕刻率為目的。
為了解決上述問題，本發明的其中一個實施態樣提供一種蝕刻處理方法，其將冷卻載置台的冷卻器之溫度控制在-20℃以下，並利用第1高頻電源所施加的第1高頻電力，從氣體供給源所供給之含氫氣體以及含氟氣體產生電漿，然後利用所產生之該電漿對該載置台上的基板的氧化矽膜進行蝕刻處理，接著在該蝕刻處理後的除電處理中，從第2高頻電源對該載置台施加頻率比第1高頻電力的頻率更低的第2高頻電力。
若根據本發明的其中一個實施態樣，便可抑制深度負載，並提高氧化矽膜的蝕刻率。
1:蝕刻處理裝置
10:處理室
15:氣體供給源
20:載置台
25:氣體噴淋頭
30:電力供給裝置
32:第1高頻電源
33:第1整合器
34:第2高頻電源
35:第2整合器
40:遮蔽環
45:氣體導入口
50a:擴散室
50b:擴散室
55:氣體供給孔
60:排氣口
65:排氣裝置
85:導熱氣體供給源
100:控制部
104:支持體
104a:冷媒流路
104b:冷媒入口配管
104c:冷媒出口配管
105:CPU
106:靜電夾頭
106a:夾頭電極
106b:絶緣體
107:冷卻器
110:ROM
112:直流電壓源
115:RAM
130:氣體供給管線
G:閘閥
W:晶圓
〔圖1〕係表示一實施態樣之蝕刻處理裝置的縱剖面圖。
〔圖2〕係表示一實施態樣之極低溫時的氫氣體量與蝕刻率的關係的一例圖。
〔圖3〕係表示蒸氣壓曲線圖。
〔圖4〕係表示一實施態樣之極低溫時的縱橫比與蝕刻率的關係的一例圖。
〔圖5〕係表示一實施態樣之蝕刻處理結果的一例圖。
〔圖6〕(a)、(b)係表示一實施態樣之蝕刻處理與除電處理的一例圖。
〔圖7〕係表示在高溫所實行之蝕刻處理結果的一例圖。
〔圖8〕係表示一實施態樣之極低溫時的蝕刻處理結果的一例圖。
〔圖9〕係表示一實施態樣之靜電夾頭的材質(Al、Ti)與晶圓溫度的關係的一例圖。
〔圖10〕係表示一實施態樣之導熱氣體的壓力與晶圓溫度的關係的一例圖。
以下，針對本發明的實施態樣參照圖式進行說明。另外，在本說明書以及圖式中，針對實質上相同的構造，會附上相同的符號，並省略重複說明。
〔蝕刻處理裝置的整體構造〕
首先，針對本發明一實施態樣之蝕刻處理裝置1，參照圖1進行說明。圖1係表示本實施態樣之蝕刻處理裝置1的縱剖面的一例。本實施態樣之蝕刻處理裝置1，係在處理室10內將載置台20與氣體噴淋頭25對向配置的平行平板型的電漿處理裝置(電容耦合型電漿處理裝置)。載置台20亦具有作為下部電極的功能，氣體噴淋頭25亦具有作為上部電極的功能。
蝕刻處理裝置1，例如具有由表面經過氧皮鋁處理(陽極氧化處理)的鋁所構成的圓筒形的處理室10。處理室10，電性接地。載置台20，設置在處理室10的底部，並載置半導體晶圓(以下簡稱為「晶圓W」)。晶圓W，係作為蝕刻對象的基板的一例，晶圓W，在矽氧化膜上形成了遮罩膜。
載置台20，例如由鋁(Al)、鈦(Ti)或碳化矽(SiC)等所形成。在載置台20的頂面，設置了以靜電吸附晶圓的靜電夾頭106。靜電夾頭106，構成在絶緣體106b之間夾入夾頭電極106a的構造。夾頭電極106a與直流電壓源112連接，從直流電壓源112對夾頭電極106a施加直流電壓HV，利用庫侖力將晶圓W吸附於靜電夾頭106。
載置台20，被支持體104所支持。在支持體104的內部，形成了冷媒流路104a。冷媒流路104a，與冷媒入口配管104b以及冷媒出口配管104c連接。冷卻器107所輸出的例如冷卻水或鹽水等的冷卻媒體，沿著冷媒入口配管104b、冷媒流路104a以及冷媒出口配管104c循環。藉此，載置台20以及靜電夾頭106受到冷卻。
導熱氣體供給源85，將氦氣(He)或氬氣(Ar)等的導熱氣體通過氣體供給管線130供給到靜電夾頭106上的晶圓W的背面。藉由該等構造，靜電夾頭106，被冷媒流路104a所循環的冷卻媒體與供給到晶圓W的背面的導熱氣體控制溫度。其結果，便可將晶圓控制在既定的溫度。
載置台20，與供給雙頻重疊電力的電力供給裝置30連接。電力供給裝置30，具有供給第1頻率的第1高頻電力(電漿產生用高頻電力)的第1高頻電源32，以及供給比第1頻率更低的第2頻率的第2高頻電力(偏壓電壓產生用高頻電力)的第2高頻電源34。第1高頻電源32，透過第1整合器33與載置台20電連接。第2高頻電源34，透過第2整合器35與載置台20電連接。第1高頻電源32，例如，對載置台20施加40MHz的第1高頻電力。第2高頻電源34，例如，對載置台20施加0.3MHz的第2高頻電力。另外，在本實施態樣中，第1高頻電力係對載置台20施加，惟亦可對氣體噴淋頭25施加。
第1整合器33，整合第1高頻電源32的內部(或輸出)阻抗與負載阻抗。第2整合器35，整合第2高頻電源34的內部(或輸出)阻抗與負載阻抗。第1整合器33，具有在處理室10內產生電漿時使第1高頻電源32的內部阻抗與負載阻抗對外一致的功能。第2整合器35，具有在處理室10內產生電漿時使第2高頻電源34的內部阻抗與負載阻抗對外一致的功能。
氣體噴淋頭25，以透過覆蓋其周緣部位的遮蔽環40閉塞處理室10的頂板部的開口的方式安裝。氣體噴淋頭25，亦可如圖1所示的電性接地。另外，亦可連接可變直流電源並對氣體噴淋頭25施加既定的直流(DC)電壓。
於氣體噴淋頭25，形成了導入氣體的氣體導入口45。在氣體噴淋頭25的內部設置了從氣體導入口45分支的中心側的擴散室50a以及邊緣側的擴散室50b。氣體供給源15所輸出的氣體，經由氣體導入口45供給到擴散室50a、50b，在擴散室50a、50b擴散並從複數個氣體供給孔55導入到載置台20。
在處理室10的底面形成了排氣口60，藉由排氣口60所連接的排氣裝置65將處理室10內的氣體排出。藉此，便可將處理室10內維持在既定的真空度。在處理室10的側壁設置了閘閥G。閘閥G，在實行相對於處理室10的晶圓W的搬入以及搬出時開閉搬出搬入口。
於蝕刻處理裝置1，設置了控制裝置整體動作的控制部100。控制部100，具有CPU(Central Processing Unit，中央處理單元)105、ROM(Read Only Memory，唯讀記憶體)110以及RAM(Random Access Memory，隨機存取記憶體)115。CPU105，根據該等記憶區域所儲存的各種配方，實行後述的蝕刻處理以及除電處理等吾人所期望的處理。於配方記載了相對於程序條件的裝置的控制資訊，亦即程序時間、壓力(氣體的排氣)、高頻電力、電壓、各種氣體流量、處理室內溫度(上部電極溫度、處理室的側壁溫度、靜電夾頭溫度等)、冷卻器107的溫度等。另外，該等程式或表示處理條件的配方，亦可記憶於硬碟或半導體 記憶體。另外，配方，亦可在儲存於CD-ROM、DVD等可攜式的電腦可讀取記憶媒體的狀態下設置到記憶區域的既定位置。
在蝕刻處理時，控制閘閥G的開閉，將晶圓W搬入處理室10，並載置於載置台20。從直流電壓源112對夾頭電極106a施加直流電壓HV，藉由庫侖力，將晶圓W吸附保持於靜電夾頭106。
接著，將蝕刻用的氣體、高頻電力供給到處理室10內，以產生電漿。利用所產生之電漿對晶圓W實施電漿蝕刻處理。
在蝕刻處理後，從直流電壓源112對夾頭電極106a施加與晶圓W被吸附時正負相反的直流電壓HV，將晶圓W的電荷除去，並從靜電夾頭106剝離晶圓W。控制閘閥G的開閉，將晶圓W搬出處理室10。
〔蝕刻處理〕
接著，針對在上述構造的本實施態樣的蝕刻處理裝置1中所實行的矽氧化膜(SiO2)的蝕刻處理進行說明。當於矽氧化膜形成高縱橫比的孔部或溝部時，例如，存在一種使用C4F8/C4F6/Ar/O2的氣體系列，並使晶圓的溫度為高溫，且盡量避免反應產生物附著於孔部的開口，而蝕刻出孔部的方法。
然而，高縱橫比的孔部或溝部，會隨著蝕刻進展而發生深度負載。另外，深度負載，縱橫比越高越容易發生。因此，往後，當欲蝕刻出更高縱橫比的孔部時，該方法可能會遇到蝕刻無法有所進展的狀況。
於是，本實施態樣之蝕刻處理裝置1，提供一種可抑制深度負載，並提高矽氧化膜的蝕刻率的蝕刻處理方法。
〔實驗1〕
本實施態樣之蝕刻處理，將含氫氣體以及含氟氣體供給到處理室10內，以冷卻器107的控制溫度在-20℃以下的極低溫程序蝕刻矽氧化膜。在實驗1中，含氟氣體使用例如CF4氣體，含氫氣體使用例如H2氣體。
圖2，係表示本實施態樣之蝕刻處理的實驗1的結果。圖2，顯示出將冷卻器107所供給之冷卻媒體的溫度設定在-20℃的極低溫程序、設定在-60℃的極低溫程序，以及將冷卻器的溫度設定在20℃的常溫程序的結果。所有的程序，均係將CF4氣體以及H2氣體供給到處理室10內。為了測定提高H2氣體相對於CF4氣體的分壓時的矽氧化膜的蝕刻率，實驗1，係顯示出在CF4氣體的流量為固定的狀態下增加H2氣體的流量時的蝕刻率。
根據實驗1的結果，在將冷卻器的溫度設定在-20℃與-60℃的極低溫程序的情況下，若提高H2氣體相對於CF4氣體的分壓，則到既定的分壓為止蝕刻率會 上升。另一方面，在將靜電夾頭106的溫度設定在20℃的常溫程序的情況下，H2氣體相對於CF4氣體的分壓越高，蝕刻率越低。
因此，本實施態樣之蝕刻處理，使用H2氣體以及CF4氣體，相對於CF4氣體設定適當的H2氣體的分壓，且以冷卻器的溫度在-20℃以下的極低溫進行蝕刻。藉此，便可提高蝕刻率。尤其，反曲點在-60℃附近蝕刻率較高，故吾人推測在比-60℃更低的溫度附近蝕刻率會更高。
另外，在極低溫程序的情況下，若提高H2氣體的分壓，則蝕刻率會上升到中途，並從中途開始下降。吾人認為，這是因為CF4氣體的F的量相對於H2氣體的量減少使蝕刻處於難以進行的狀態，進而導致蝕刻率下降。
(現象分析)
本實施態樣之蝕刻處理，係供給H2氣體作為含氫氣體的一例，並供給CF4氣體作為含氟氣體的一例。氣體所包含之H2氣體對矽氧化膜的蝕刻結果，會產生H2O作為反應產生物。如圖3的蒸氣壓曲線所示的，H2O的飽和蒸氣壓較低。圖3的實線係飽和蒸氣壓的實驗值，虛線係計算值。在蒸氣壓曲線上係形成液體與氣體混合存在的狀態。
吾人認為，若將蝕刻時的壓力保持在8.0Pa(60mTorr)，並將冷卻器的溫度設為-20℃的低溫，更宜設為-60℃左右的極低溫，則達到飽和，而矽氧化膜的表面的H2O會以液體的狀態存在。
存在於矽氧化膜的表面的液體，除了反應產生物的水之外，亦包含從CF4氣體反應產生的HF系自由基。然後，HF系自由基與水會產生氫氟酸(HF)。因此，在矽氧化膜的表面溶於水的氫氟酸會促進主要由化學反應所進行的蝕刻，使蝕刻率顯著地上升。本實施態樣之蝕刻處理，除了靜電夾頭106的溫度以外的電漿條件並未改變。因此，吾人認為，係利用存在於矽氧化膜的表面的氫氟酸的液體的作用，主要藉由化學反應使蝕刻率提高。
〔實驗2〕
圖4，作為本實施態樣之蝕刻處理的實驗2的結果，係顯示出縱橫比與矽氧化膜的蝕刻率的關係。在實驗2中，本實施態樣之蝕刻處理的極低溫程序條件，係冷卻器的溫度為-60℃，氣體種類為CF4氣體/H2氣體。比較例的常溫程序的條件，係冷卻器的溫度為20℃，氣體種類為C4F8/C4F6/Ar/O2。
根據該圖可知，即使縱橫比升高，本實施態樣之極低溫程序的蝕刻率仍在常溫程序的2倍以上。其理由，舉例而言，本實施態樣之蝕刻處理所使用的CF4氣體為低分子氣體，比起比較例所使用的C4F8氣體或C4F6氣體等的高分子氣體而言，自由基更容易到達孔部的深處。
另外，舉例而言，如前所述的，在本實施態樣之蝕刻處理中，由於在矽氧化膜的表面的化學反應，反應產生物不易堆積在孔部的開口，蝕刻係在孔部的 開口不易被閉塞的狀態下進行。基於該等理由，本實施態樣之蝕刻處理，可形成高縱橫比的孔部。
圖5，係實驗2的蝕刻處理所形成之孔部的蝕刻形狀的縱剖面的一例。
在此，係以非晶碳層(ACL)為遮罩膜，蝕刻矽氧化膜。蝕刻的結果，在將冷卻器的溫度設定為-60℃的極低溫程序的情況下，蝕刻率(E/R)比常溫程序更高，遮罩選擇比(Sel)亦顯著改善。由此可知，若根據本實施態樣之蝕刻處理方法，便可抑制深度負載，並使蝕刻率提高。
如以上所說明的，若根據本實施態樣之蝕刻處理，藉由實行氣體種類使用CF4氣體/H2氣體且冷卻器的溫度在-20℃以下(更宜在-60℃以下)的極低溫程序，便可改善深度負載，提高蝕刻率，並使遮罩選擇比提高。
另外，本實施態樣之蝕刻處理，可適用於3DNAND快閃記憶體等的三維堆疊半導體記憶體的製造步驟中的矽氧化膜的蝕刻。此時亦可抑制深度負載並提高蝕刻率，而於矽氧化膜或包含矽氧化膜在內的堆疊膜形成高縱橫比的孔部或溝部。此外，本實施態樣之蝕刻處理，亦可適用於氧化膜與氮化膜的堆疊構造，或氧化膜與多晶矽膜的堆疊構造。
另外，亦可供給H2氣體作為含氫氣體的一例，並供給三氟化氮(NF3)氣體作為含氟氣體的一例，而實行氫氟碳化物(HFC)的極低溫程序的蝕刻處理。
〔除電處理〕
接著，針對在本實施態樣之蝕刻處理實行後，將處理完成的晶圓W搬出時的除電處理，參照圖6進行說明。
本實施態樣之蝕刻處理，係將冷卻器107的溫度設為-20℃~-60℃的極低溫並蝕刻矽氧化膜。因此，處理完成的晶圓W為低溫，從蝕刻處理裝置1搬出並搬運到匣盒的期間暴露於大氣中，在該期間會在表面凝結露水。
關於防止晶圓W凝結露水的方法，可使用例如將晶圓W放置於載鎖室(LLM)數分鐘之後再搬出，或是另外設置加熱器使其升溫之後再搬出到匣盒等方法。
然而，將晶圓W放置數分鐘，處理的整體產能會降低。另外，設置加熱器使晶圓W升溫，除了產能降低之外，更必須設置加熱器，成本會提高。
因此，本實施態樣之蝕刻處理裝置1，係在蝕刻處理結束後的除電處理中，於處理室10內迅速地使晶圓W升溫。
圖6的(a)係表示除電處理的比較例。圖6的(b)係表示在本實施態樣之蝕刻處理裝置1中所實行的除電處理的一例。
在圖6的(a)以及(b)中，當蝕刻處理(Process)結束時，便實行除電處理(T1、T2)。
圖6的(a)所示之除電處理，在蝕刻處理結束時停止供給第1高頻電力HF以及第2高頻電力LF。接著，圖6的(a)的除電處理，在經過T1之後的T2中供給300W等功率較弱的第1高頻電力HF(頻率為例如13.56MHz)以產生弱電漿，使該弱電漿作用於晶圓W。藉此，便可使晶圓W的表面的電荷往電漿側放電。
之後，從直流電壓源112對夾頭電極106a施加與吸附晶圓W時正負相反的負的直流電壓HV(-3000V)進行除電，將晶圓W從靜電夾頭106剝離。在經過除電處理T2之後，停止施加第1高頻電力HF以及直流電壓HV，結束除電處理。
在圖6的(b)所示之本實施態樣的除電處理中，亦在蝕刻處理結束時停止供給第1高頻電力HF以及第2高頻電力LF。接著，圖6的(b)的除電處理，在經過T1之後的T2中對載置台2施加300W等功率較弱的第1高頻電力HF產生弱電漿，作用於晶圓W，使晶圓W的表面的電荷往電漿側放電。到此為止的處理，與圖6的(a)的除電處理相同。
之後，圖6的(b)的除電處理，對載置台20施加500W的第2高頻電力LF。藉此，便可在將晶圓W從靜電夾頭106剝離的同時使晶圓W升溫。亦即，本實施態樣，在將晶圓W從靜電夾頭106剝離時不僅施加第1高頻電力HF，更施加第2高頻電力LF，藉此提高入射到晶圓W的離子量，而迅速地使晶圓W升溫。
再者，如圖6的(b)所示的，在施加第2高頻電力LF時，不僅增加離子入射量，更使第1高頻電力HF從300W增加到500W，藉此使離子能量增加。亦即，本實施態樣，考慮到施加第2高頻電力LF對晶圓W的損害會變大此點，而在施加第2高頻電力LF時使第1高頻電力HF增加。藉由提高離子能量，便不會將入射到晶圓W的離子量增加到必要的量以上，藉此便可使晶圓W所受到之損害在最小限度內。另外，在施加第2高頻電力LF時，第1高頻電力HF亦可保持在300W。
根據於此，便無須特別搭載新配件或新功能，而可在維持產能的情況下使晶圓W迅速地升溫。除此之外，為了防止搬運中的晶圓W凝結露水，宜對處理室內的空隙(暴露在大氣中的部分)吹送乾燥空氣。
〔靜電夾頭的材質〕
接著，針對本實施態樣之蝕刻處理裝置1所使用的靜電夾頭，參照圖7~圖10進行說明。圖7以及圖8，係表示使用裝置A(與圖1的蝕刻處理裝置1為相同的構造)以及裝置B(在圖1的蝕刻處理裝置1的處理室外設置磁石以控制電漿的構造)實行蝕刻處理的結果的一例。在圖7以及圖8中，蝕刻對象膜，係遮罩膜(多晶矽膜)、氮化矽膜(SiN)、氧化矽膜(SiO)的堆疊膜。藉由本實施態樣之蝕刻處理，於氮化矽膜以及氧化矽膜形成高縱橫比的孔部。
在圖7的裝置A以及裝置B中，靜電夾頭106以鋁形成。圖7，係比較例之高溫程序的蝕刻處理的結果的一例，例如，裝置A以及裝置B的程序條件如以下所述。
‧蝕刻處理的程序條件
<裝置A>
氣體種類C4F8/CH2F2/O2
冷卻器的溫度60℃
壓力15mTorr(2.0Pa)
<裝置B>
氣體種類C4F6/CH2F2/O2
冷卻器的溫度60℃
壓力15mTorr(2.0Pa)
在圖8的裝置A以及裝置B中，靜電夾頭106以鋁或鈦形成。圖8係表示本實施態樣之極低溫程序的蝕刻處理的結果的一例。例如，裝置A以及裝置B的程序條件如以下所述。
‧蝕刻處理的程序條件
<裝置A>
氣體種類CF4/H2
冷卻器的溫度-60℃
壓力60mTorr(8.0Pa)
另外，裝置A的右側的蝕刻結果，係鈦的靜電夾頭，並供給導熱氣體氦(He)40Torr(5332Pa)。裝置A的左側的蝕刻結果，係鈦的靜電夾頭，且並未供給導熱氣體。
<裝置B>
氣體種類CF4/H2
冷卻器的溫度-60℃
壓力60mTorr(8.0Pa)
另外，裝置B的右側的蝕刻結果，係鈦的靜電夾頭，裝置B的左側的蝕刻結果，係鋁的靜電夾頭。二者均未供給導熱氣體。
由結果可知，圖8所示之本實施態樣的極低溫程序的蝕刻處理，比起圖7所示之高溫程序的蝕刻處理而言，氮化矽膜以及氧化矽膜的蝕刻深度(SiN+Ox Depth)更深。因此，本實施態樣之極低溫程序的蝕刻處理，比起圖7所示之高溫程序的蝕刻處理而言，更可抑制深度負載，形成高縱橫比的蝕刻。
另外，如圖8所示的，在鋁的靜電夾頭的情況下，比起鈦的靜電夾頭而言，蝕刻率更高。為了更進一步分析該結果，測量使用鈦的靜電夾頭與鋁的靜電夾頭實行本實施態樣的極低溫程序的蝕刻處理時的晶圓W的溫度。其結果顯示於圖9。此時的蝕刻處理的程序條件如以下所述。
氣體種類CF4/H2
冷卻器的溫度25℃
壓力60mTorr(8.0Pa)
圖9顯示出對蝕刻處理中的晶圓W的複數點測定溫度的結果。在圖9的鋁的靜電夾頭的情況下，蝕刻處理時的晶圓W的溫度大約為40℃。由於冷卻器的溫度為25℃，故晶圓W的溫度高出約15℃。根據該結果，吾人推測，當冷卻器的溫度為-60℃時，晶圓W的溫度為-45℃左右。
同樣地，在圖9的鈦的靜電夾頭的情況下，蝕刻處理時的晶圓W的溫度大約為80℃。由於冷卻器的溫度為25℃，故晶圓W的溫度高出約55℃。根據該結果，吾人推測，當冷卻器的溫度為-60℃時，晶圓W的溫度為-5℃左右。
根據以上的結果可知，在圖8所示的鋁的靜電夾頭的情況下，比起鈦的靜電夾頭而言，蝕刻率更高，是因為在鋁的靜電夾頭的情況下晶圓W的溫度可控制在-45℃左右。亦即，在鋁的靜電夾頭的情況下，若冷卻器的溫度為-60℃，便可實行本實施態樣的極低溫程序，進而獲得抑制深度負載並提高蝕刻率的功效。
另一方面，吾人認為，在鈦的靜電夾頭的情況下，即使冷卻器的溫度為-60℃，晶圓W的溫度仍只有-5℃左右，故無法實行本實施態樣的極低溫程序，蝕刻率無法提高。因此，當使用鈦的靜電夾頭實行本實施態樣的蝕刻處理時，宜將冷卻器的溫度控制在-100℃左右。此時，由於冷卻器的冷卻媒體(鹽水)的極限值約為-80℃，故為了使用鈦的靜電夾頭實行本實施態樣的蝕刻處理，冷卻媒體宜使用液體氮。當在-100℃左右的極低溫實行本實施態樣的蝕刻處理時，靜電夾頭宜使用鈦。
〔導熱氣體的壓力相依性〕
再者，圖8顯示出在靜電夾頭使用鈦的情況下，若供給導熱氣體，比起不供給導熱氣體的情況而言，蝕刻率更高的結果。這是因為，由於導熱氣體的作用，晶圓W的熱傳導至靜電夾頭側的效果提高，晶圓W的溫度下降的關係。
最後，實行用來分析在本實施態樣之極低溫的氧化矽膜的蝕刻處理中供給到晶圓W的背面的導熱氣體的壓力相依性的實驗。冷卻器的溫度設定為25℃。其結果顯示於圖10。圖10的左圖，顯示出在使用鈦的靜電夾頭的情況下以2000Pa(15Torr)的壓力供給導熱氣體(He)時的晶圓W的溫度。各曲線顯示出晶圓的複數個位置的伴隨蝕刻時間經過的溫度變化。
根據該圖可知，在以2000Pa(15Torr)的壓力供給導熱氣體的情況下，以及以5332Pa(40Torr)的壓力供給的情況下，可改善晶圓W的溫度的面內均一性。另外，可知在以5332Pa(40Torr)的壓力供給導熱氣體的情況下，比起以2000Pa(15Torr)的壓力供給導熱氣體的情況而言，晶圓W的溫度更低且晶圓W的溫度的面內均一性更良好。
因此，本實施態樣之極低溫程序的蝕刻處理，在使用鈦的靜電夾頭的情況下，宜在對氧化矽膜進行蝕刻處理的期間將供給到晶圓W的背面的導熱氣體的壓力控制在2000Pa(15Torr)以上。
以上，係根據上述實施態樣說明蝕刻處理方法以及蝕刻處理裝置，惟本發明之蝕刻處理方法以及蝕刻處理裝置並非僅限於上述實施態樣，在本發明的範圍內可作出各種變化以及改良。上述複數個實施態樣所記載的事項，可在並未互斥的範圍內組合實施。
例如，本發明之蝕刻處理以及除電處理，除了電容耦合型電漿(CCP，Capacitively Coupled Plasma)裝置之外，更可適用於其他的蝕刻處理裝置。其他的蝕刻處理裝置，亦可為使用電感耦合型電漿(ICP，Inductively Coupled Plasma)、輻射狀槽孔天線的CVD(Chemical Vapor Deposition，化學氣相沉積)裝置、大喇叭波激發型電漿(HWP，Helicon Wave Plasma)裝置、電子迴旋共振電漿(ECR，Electron Cyclotron Resonance Plasma)裝置等。
另外，本發明之半導體製造裝置所處理的基板，不限於晶圓，例如，亦可為平板顯示器(Flat Panel Display)用的大型基板、EL元件或太陽電池用的基板。

Claims (9)

  1. 一種蝕刻處理方法，其包含以下步驟：將冷卻載置台的冷卻器之溫度控制在-20℃以下，並利用第1高頻電源所施加的第1高頻電力，從氣體供給源所供給的含氫氣體以及含氟氣體產生電漿，然後利用所產生之該電漿，對該載置台上的基板的氧化矽膜進行蝕刻處理，接著在該蝕刻處理後的除電處理中，從第2高頻電源對該載置台施加頻率比第1高頻電力的頻率更低的第2高頻電力。
  2. 如申請專利範圍第1項之蝕刻處理方法，其中，該含氫氣體為氫(H2)氣，該含氟氣體為四氟化碳(CF4)氣體。
  3. 如申請專利範圍第1項之蝕刻處理方法，其中，該含氫氣體為氫(H2)氣，該含氟氣體為三氟化氮(NF3)氣體。
  4. 如申請專利範圍第1至3項中任一項之蝕刻處理方法，其中，將基板保持於設置在該載置台之靜電夾頭，該靜電夾頭係由鈦所形成。
  5. 如申請專利範圍第1至3項中任一項之蝕刻處理方法，其中，將供給到該載置台上的基板之背面的導熱氣體之壓力控制在2000Pa(15Torr)以上。
  6. 如申請專利範圍第1至3項中任一項之蝕刻處理方法，其中，將該冷卻器的溫度控制在-60℃以下。
  7. 如申請專利範圍第1至3項中任一項之蝕刻處理方法，其中，在該除電處理中，於施加該第1高頻電力之後，施加該第2高頻電力。
  8. 如申請專利範圍第7項之蝕刻處理方法，其中，在該除電處理中，令施加該第2高頻電力之期間的該第1高頻電力，比未施加該第2高頻電力之期間的該第1高頻電力更高。
  9. 如申請專利範圍第1至3項中任一項之蝕刻處理方法，其中，該含氟氣體以及該含氫氣體之中的該含氟氣體的分壓，比該含氫氣體的分壓更低。
TW104142868A 2014-12-25 2015-12-21 蝕刻處理方法 TWI710021B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014262859A JP6408903B2 (ja) 2014-12-25 2014-12-25 エッチング処理方法及びエッチング処理装置
JP2014-262859 2014-12-25

Publications (2)

Publication Number Publication Date
TW201640579A TW201640579A (zh) 2016-11-16
TWI710021B true TWI710021B (zh) 2020-11-11

Family

ID=56165053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142868A TWI710021B (zh) 2014-12-25 2015-12-21 蝕刻處理方法

Country Status (6)

Country Link
US (1) US9659789B2 (zh)
JP (1) JP6408903B2 (zh)
KR (1) KR102033979B1 (zh)
CN (1) CN105742148B (zh)
SG (1) SG10201510372PA (zh)
TW (1) TWI710021B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922806B2 (en) * 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6568822B2 (ja) * 2016-05-16 2019-08-28 東京エレクトロン株式会社 エッチング方法
JP6820206B2 (ja) * 2017-01-24 2021-01-27 東京エレクトロン株式会社 被加工物を処理する方法
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6948181B2 (ja) 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
US10811267B2 (en) * 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
US10766057B2 (en) 2017-12-28 2020-09-08 Micron Technology, Inc. Components and systems for cleaning a tool for forming a semiconductor device, and related methods
KR20190098922A (ko) 2018-02-15 2019-08-23 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP6843089B2 (ja) * 2018-04-09 2021-03-17 東京エレクトロン株式会社 結露防止方法および処理装置
KR102554014B1 (ko) * 2018-06-15 2023-07-11 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
US11651969B2 (en) 2019-07-18 2023-05-16 Kioxia Corporation Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
JP2021028968A (ja) 2019-08-13 2021-02-25 東京エレクトロン株式会社 基板および基板処理方法
US11688609B2 (en) 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
KR20220008007A (ko) 2020-07-13 2022-01-20 (주)옵토레인 실리콘 기판의 금속촉매습식식각 방법
TW202213502A (zh) 2020-08-12 2022-04-01 日商東京威力科創股份有限公司 蝕刻方法及電漿蝕刻裝置
CN115917711A (zh) 2021-05-07 2023-04-04 东京毅力科创株式会社 基板处理方法以及基板处理装置
WO2022234640A1 (ja) 2021-05-07 2022-11-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN113421814B (zh) * 2021-06-18 2022-05-27 长江存储科技有限责任公司 一种半导体结构处理机台及操作方法、静电吸盘
JP2023032693A (ja) 2021-08-27 2023-03-09 東京エレクトロン株式会社 エッチング方法及びプラズマエッチング装置
CN114959888B (zh) * 2021-09-06 2023-11-10 江苏汉印机电科技股份有限公司 一种SiC外延薄膜的生产工艺
JP7385142B2 (ja) * 2021-11-01 2023-11-22 ダイキン工業株式会社 エッチングガス及びそれを用いたエッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644116A (en) * 2005-03-25 2006-12-16 Tokyo Electron Ltd Etching method and apparatus
TW201027661A (en) * 2008-08-12 2010-07-16 Applied Materials Inc Electrostatic chuck assembly

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240635A (ja) * 1985-04-17 1986-10-25 Sanyo Electric Co Ltd ドライエツチング方法
US5259922A (en) * 1990-08-14 1993-11-09 Matsushita Electric Industrial Co., Ltd. Drying etching method
JP3013446B2 (ja) * 1990-12-28 2000-02-28 ソニー株式会社 ドライエッチング方法
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JP3277394B2 (ja) * 1992-12-04 2002-04-22 ソニー株式会社 半導体装置の製造方法
JPH06260449A (ja) * 1993-03-02 1994-09-16 Kobe Steel Ltd プラズマ処理装置
US5494522A (en) * 1993-03-17 1996-02-27 Tokyo Electron Limited Plasma process system and method
JPH0722393A (ja) 1993-06-23 1995-01-24 Toshiba Corp ドライエッチング装置及びドライエッチング方法
JPH09148418A (ja) * 1995-11-22 1997-06-06 Hitachi Ltd プラズマ処理方法および装置
JPH09219439A (ja) * 1996-02-13 1997-08-19 Kobe Steel Ltd 基板処理装置
JPH09298192A (ja) * 1996-03-04 1997-11-18 Sony Corp 半導体装置の製造装置および静電チャックからのウエハ脱着方法
US6280584B1 (en) * 1998-07-29 2001-08-28 Applied Materials, Inc. Compliant bond structure for joining ceramic to metal
US6346428B1 (en) * 1998-08-17 2002-02-12 Tegal Corporation Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing
US6184147B1 (en) * 1999-03-05 2001-02-06 United Microelectronics Corp. Method for forming a high aspect ratio borderless contact hole
US8048806B2 (en) * 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
US6986851B2 (en) * 2001-08-20 2006-01-17 Tokyo Electron Limited Dry developing method
JP4278915B2 (ja) * 2002-04-02 2009-06-17 東京エレクトロン株式会社 エッチング方法
JP4295490B2 (ja) * 2002-11-15 2009-07-15 東京エレクトロン株式会社 処理装置並びに処理装置用のチラー制御方法及びチラー制御装置
US7072165B2 (en) * 2003-08-18 2006-07-04 Axcelis Technologies, Inc. MEMS based multi-polar electrostatic chuck
JP4593402B2 (ja) * 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
US8228658B2 (en) * 2007-02-08 2012-07-24 Axcelis Technologies, Inc. Variable frequency electrostatic clamping
US7675730B2 (en) * 2007-06-25 2010-03-09 Varian Semiconductor Equipment Associates, Inc. Techniques for detecting wafer charging in a plasma processing system
US20090161285A1 (en) * 2007-12-20 2009-06-25 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
TW201005825A (en) * 2008-05-30 2010-02-01 Panasonic Corp Plasma processing apparatus and method
JP5563860B2 (ja) * 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
JP6085079B2 (ja) * 2011-03-28 2017-02-22 東京エレクトロン株式会社 パターン形成方法、処理容器内の部材の温度制御方法、及び基板処理システム
US8992792B2 (en) * 2012-07-20 2015-03-31 Applied Materials, Inc. Method of fabricating an ultra low-k dielectric self-aligned via
JP6035117B2 (ja) * 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9006106B2 (en) * 2013-03-14 2015-04-14 Applied Materials, Inc. Method of removing a metal hardmask
US8906810B2 (en) * 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
CN104241182B (zh) * 2013-06-08 2017-07-25 中微半导体设备(上海)有限公司 静电吸盘的制造方法，静电吸盘及等离子体处理装置
CN104241181B (zh) * 2013-06-08 2018-05-29 中微半导体设备(上海)有限公司 静电吸盘的制造方法，静电吸盘及等离子体处理装置
CN104078399B (zh) * 2014-07-25 2017-11-10 上海华力微电子有限公司 用于SiConi蚀刻的反应腔及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644116A (en) * 2005-03-25 2006-12-16 Tokyo Electron Ltd Etching method and apparatus
TW201027661A (en) * 2008-08-12 2010-07-16 Applied Materials Inc Electrostatic chuck assembly

Also Published As

Publication number Publication date
CN105742148B (zh) 2019-06-18
US9659789B2 (en) 2017-05-23
JP6408903B2 (ja) 2018-10-17
US20160189975A1 (en) 2016-06-30
TW201640579A (zh) 2016-11-16
KR102033979B1 (ko) 2019-10-18
CN105742148A (zh) 2016-07-06
KR20160078879A (ko) 2016-07-05
SG10201510372PA (en) 2016-07-28
JP2016122774A (ja) 2016-07-07

Similar Documents

Publication Publication Date Title
TWI710021B (zh) 蝕刻處理方法
EP3086359B1 (en) Etching method
US10707090B2 (en) Plasma etching method
TWI731101B (zh) 蝕刻處理方法
TWI743072B (zh) 蝕刻方法及蝕刻裝置
TWI746566B (zh) 蝕刻處理方法
TWI734713B (zh) 電漿蝕刻方法
JP6833657B2 (ja) 基板をプラズマエッチングする方法
TW201334018A (zh) 電漿處理裝置及電漿處理方法
US10224211B2 (en) Etching method
TWI685014B (zh) 蝕刻方法及蝕刻裝置
EP2940712A1 (en) Dry cleaning method and plasma processing apparatus
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置