JP2021028968A - 基板および基板処理方法 - Google Patents

基板および基板処理方法 Download PDF

Info

Publication number
JP2021028968A
JP2021028968A JP2019148299A JP2019148299A JP2021028968A JP 2021028968 A JP2021028968 A JP 2021028968A JP 2019148299 A JP2019148299 A JP 2019148299A JP 2019148299 A JP2019148299 A JP 2019148299A JP 2021028968 A JP2021028968 A JP 2021028968A
Authority
JP
Japan
Prior art keywords
film
opening
etching
etched
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019148299A
Other languages
English (en)
Inventor
雅弘 田端
Masahiro Tabata
雅弘 田端
昌洋 田所
Masahiro Tadokoro
昌洋 田所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019148299A priority Critical patent/JP2021028968A/ja
Priority to CN202010766022.4A priority patent/CN112397375A/zh
Priority to US16/991,173 priority patent/US11574814B2/en
Priority to KR1020200101783A priority patent/KR20210019976A/ko
Publication of JP2021028968A publication Critical patent/JP2021028968A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/10—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】被エッチング膜に形成される各開口の形状に差異が発生することを抑制すること。【解決手段】基板は、エッチングの対象とされた被エッチング膜と、第１の膜とを有する。第１の膜は、被エッチング膜上に形成され、被エッチング膜よりもエッチングに対するエッチングレートが低い材料で形成されている。第１の膜は、表面の一方向に対して複数の第１の開口が第１の間隔で形成されている。第１の膜は、一方向に対する複数の第１の開口の外側に、最も外側の第１の開口から第１の間隔と同程度の第２の間隔で第１の開口よりも広い幅で、第１の開口よりも深さが浅い第２の開口が形成されている。【選択図】図１

Description

以下の開示は、基板および基板処理方法に関する。
特許文献１は、高アスペクト比のホールや溝などの開口をエッチングする技術を開示する。
特開２０１６−１２２７７４号公報
本開示は、被エッチング膜に形成される各開口の形状に差異が発生することを抑制する技術を提供する。
本開示の一態様による基板は、エッチングの対象とされた被エッチング膜と、第１の膜とを有する。第１の膜は、被エッチング膜上に形成され、被エッチング膜よりもエッチングに対するエッチングレートが低い材料で形成されている。第１の膜は、表面の一方向に対して複数の第１の開口が第１の間隔で形成されている。第１の膜は、一方向に対する複数の第１の開口の外側に、最も外側の第１の開口から第１の間隔と同程度の第２の間隔で第１の開口よりも広い幅で、第１の開口よりも深さが浅い第２の開口が形成されている。
本開示によれば、被エッチング膜に形成される各開口の形状に差異が発生することを抑制できる。
図１は、実施形態に係る基板の構造の一例を概略的に示した断面図である。 図２は、実施形態に係る基板の構造の一例を概略的に示した平面図である。 図３は、実施形態に係る基板のエッチングによる変化の一例を示す図である。 図４は、実施形態に係る基板処理方法の流れの一例を示す図である。 図５Ａは、実施形態に係る基板処理方法の各工程によるウエハの変化の流れの一例を示す図である。 図５Ｂは、実施形態に係る基板処理方法の各工程によるウエハの変化の流れの一例を示す図である。 図６は、実施形態に係る基板処理装置の一例を示す縦断面図である。 図７は、従来の基板の構造の一例を概略的に示した断面図である。 図８は、従来の基板の積層膜をエッチングした結果を示す図である。 図９は、ターゲット膜に対するイオンの入射角を示す図である。 図１０は、イオンの入射角とターゲット膜のエッチング量の関係の一例を示すグラフである。 図１１は、プラズマエッチングによるＡＣＬの変化の一例を模式的に示した図である。
以下、図面を参照して本願の開示する基板および基板処理方法の実施形態について詳細に説明する。なお、本実施形態により、開示する基板および基板処理方法が限定されるものではない。
ところで、基板処理では、基板上のエッチング対象とされた被エッチング膜に密集させてホールや溝などの開口を形成する場合がある。例えば、３Ｄ−ＮＡＮＤフラッシュメモリ等の三次元積層半導体メモリの製造では、多数の絶縁膜が積層された積層膜に、高アスペクト比のホールを密集させて形成する工程がある。この工程では、例えば、最初に、基板の被エッチング膜の上にマスク膜を形成する。マスク膜には、被エッチング膜の開口を形成する位置に合わせて、開口を形成する。そして、マスク膜をマスクとして被エッチング膜をエッチングする。エッチングの結果、被エッチング膜には、マスク膜の各開口の位置に合わせて複数の開口が形成される。しかしながら、被エッチング膜に形成される各開口の形状に差異が発生する場合ある。例えば、複数の開口が形成された領域の中央部分よりも周辺部分で開口が浅く形成される。
そこで、被エッチング膜に形成される各開口の形状に差異が発生することを抑制する技術が期待されている。
［従来技術］
最初に、従来の基板の構造の一例を説明する。図７は、従来の基板の構造の一例を概略的に示した断面図である。基板は、シリコンウエハ（以下、「ウエハ」と称する。）とする。
図７は、三次元積層半導体メモリを製造する際のウエハＷの層構造の一例を示している。ウエハＷは、積層膜６０が形成されている。積層膜６０は、互いに誘電率が異なる２種類の絶縁膜が交互に複数積層したものである。例えば、積層膜６０は、ＳｉＯなどのシリコン酸化膜６０ａと、ＳｉＮなどのシリコン窒化膜６０ｂとが交互に複数積層された構造とされている。ウエハＷは、積層膜６０上に、有機材料であるアモルファスカーボン層（ＡＣＬ）６１が形成されている。ＡＣＬ６１には、積層膜６０に開口を形成する位置に合わせて開口７０が形成されている。また、開口７０が形成されたＡＣＬ６１は、複数の開口７０の間においては隔壁８０となり、複数の開口７０が形成された領域と他の複数の開口７０が形成された領域の間においては隔壁８２となる。なお、隔壁８２の幅は隔壁８０の幅と比べて十分に広い。
三次元積層半導体メモリを製造では、ＡＣＬ６１をマスクとして、積層膜６０をエッチングする。例えば、Ｃ４Ｆ８ガスなどのフロロカーボンガスとＡｒガスなどの希ガスが含まれる混合ガスを供給しつつ所定の周波数の高周波電力を印加してプラズマを生成し、積層膜６０をプラズマエッチングする。図８は、従来の基板の積層膜６０をエッチングした結果を示す図である。
開口７０は、積層膜６０まで貫通しているため、エッチングにより底部の積層膜６０がエッチングされる。このため、積層膜６０にも開口７０が形成される。しかしながら、複数の開口７０が形成された領域の中央部分と周辺部分で開口７０の形状に差異が生じてしまう。例えば、中央部分よりも周辺部分で開口７０が浅く形成される。また、ＡＣＬ６１は、プラズマエッチングにより上面側からエッチングされるが、複数の開口７０が形成された領域の中央部分が多くエッチングされる。この結果、隔壁８０の高さは、隔壁８２の高さに比べて低くなる。
このような中央部分と周辺部分での開口７０の形状の差異は、次のような原因で発生すると考えられる。
プラズマエッチングでは、プラズマ中に発生したラジカルやイオンなどがターゲット膜に入射することによりターゲット膜をエッチングする。プラズマエッチングは、エッチング量に角度依存性がある。図９は、ターゲット膜９０に対するイオンの入射角を示す図である。図９には、ターゲット膜９０の垂直方向を対するイオンの入射角θが示されている。図１０は、イオンの入射角とターゲット膜９０のエッチング量の関係の一例を示すグラフである。図１０の例は、ターゲット膜９０をＳｉ３Ｎ４膜とした場合の入射角θとエッチング量の関係を示している。グラフのエッチング量は、入射角θ＝０のエッチング量を１として正規化した値で示している。プラズマエッチングでは、入射角θが０°から６０°にかけてエッチング量が増加し、６０°を超えるとエッチング量が急激に低下する。
ＡＣＬ６１は、上面の開口７０の上端となる角部分に様々な角度からラジカルやイオンが入射するため、上面の平坦な部分よりも角部分のエッチング量が多くなり、矩形形状からラウンド形状やテーパ形状になりやすい。また、ラウンド形状やテーパ形状になるとプラズマからのイオンの入射角θが垂直（０°）から斜め（〜６０°）になるため、よりエッチング量が多くなる。図１１は、プラズマエッチングによるＡＣＬ６１の変化の一例を模式的に示した図である。図１１には、プラズマエッチングによるＡＣＬ６１の上面の経時的な変化がＬ１−Ｌ５として示されている。Ｌ１は、エッチング前の状態を示している。Ｌ５は、エッチング終了時の状態を示している。ＡＣＬ６１は、複数の開口７０が形成されたことで、上面の開口７０の角部分付近のエッチングが速く進み、テーパ形状になってしまう。開口７０の間の隔壁８０は、両側からエッチングが進むため、プラズマエッチングの途中（図１１ではＬ３以降）で隔壁８０の上面の平坦部分がなくなり、隔壁８０のエッチングは加速される。それに対して、隔壁８２の上面の平坦部分は、エッチングの途中でも維持されるため、隔壁８２のエッチングは加速されない。そのため、プラズマエッチングの途中（図１１ではＬ３以降）からエッチング終了時まで、隔壁８２の高さは、隔壁８０の高さに比べて高くなる。また、複数の開口７０が形成された領域のうち、周辺部分においては、開口７０の左右でＡＣＬ６１の高さが異なることになる。そうなると、ラジカルやイオンが開口７０に対して侵入しやすさが異なるため、複数の開口７０が形成された領域の中央部分に比べて周辺部分では、開口７０の底部に届くラジカルやイオンが減少することになり、エッチングレートが低下する。この結果、中央部分よりも周辺部分で開口７０が浅く形成される。
［実施形態］
［基板の構造］
そこで、本実施形態では、基板を以下のような構成とする。図１は、実施形態に係る基板の構造の一例を概略的に示した断面図である。図２は、実施形態に係る基板の構造の一例を概略的に示した平面図である。ここでは、基板をウエハＷとする。
図１は、三次元積層半導体メモリを製造する際のウエハＷの層構造の一例を示している。ウエハＷは、積層膜６０が形成され、積層膜６０上にＡＣＬ６１が形成されている。積層膜６０は、被エッチング膜の一例である。ＡＣＬ６１は、第１の膜の一例である。積層膜６０は、互いに誘電率が異なる２種類の絶縁膜が交互に複数積層したものである。例えば、積層膜６０は、ＳｉＯなどのシリコン酸化膜６０ａと、ＳｉＮなどのシリコン窒化膜６０ｂとが交互に複数積層された構造とされている。
ＡＣＬ６１は、積層膜６０に開口を形成する位置に合わせて開口７０が形成されている。また、ＡＣＬ６１は、複数の開口７０の外側に開口７１が形成されている。
ここで、ウエハＷ上での開口７０、開口７１の配置の一例を示す。図２は、実施形態に係る開口７０、開口７１の配置の一例を示している。図２は、ウエハＷのＡＣＬ６１を上方から見た図であり、ＡＣＬ６１に形成された開口７０、開口７１の配置が示されている。なお、上述した図１では、図２よりも開口７０の数を減らして簡略化して示している。
ＡＣＬ６１の表面には、直交するＸ方向、Ｙ方向に対してそれぞれ間隔ｄ１で複数の開口７０が配置されている。開口７０は、幅（直径）がｈ１の円形のホールとされている。また、ＡＣＬ６１の表面には、複数の開口７０の外側に開口７１が形成されている。図２では、Ｘ方向に対する複数の開口７０の外側に、最も外側の開口７０ａから間隔ｄ２で開口７１が配置されている。開口７１は、Ｘ方向に対する幅ｈ２が、開口７０ａの幅ｈ１よりもよりも広い矩形状のトレンチ（溝）とされており、開口７０ａの外側にＹ方向に長く形成されている。なお、開口７１は、円形や楕円のホールであってもよい。開口７０ａと開口７１との間隔ｄ２は、間隔ｄ１と同程度であればよく、例えば、間隔ｄ１の０．５倍から２倍の範囲でればよい。例えば、三次元積層半導体メモリの場合、開口７０の幅ｈ１は、５０〜２００ｎｍとされる。開口７０の間隔ｄ１は、３０〜２００ｎｍとされる。開口７０ａと開口７１との間隔ｄ２は、３０〜３００ｎｍとされる。開口７１の幅ｈ２は、１００〜４００ｎｍとする。なお、図２では、複数の開口７０のＸ方向の外側に開口７１が形成した場合を示したが、複数の開口７０のＹ方向の外側に開口７１がさらに形成してもよい。なお、図２では複数の開口７０が格子状（四角状）に配置されているが、例えば、複数の開口７０が三角状やハニカム状に配列されてもよい。
図１に示すように、開口７１は、開口７０よりも深さを浅く形成する。例えば、開口７０は、積層膜６０まで貫通させる。開口７１は、積層膜６０まで貫通させず、底面から積層膜６０までが厚さｔ１となるように形成する。
三次元積層半導体メモリを製造では、本実施形態のように、開口７０、７１が形成されたウエハＷに対して、ＡＣＬ６１をマスクとして、積層膜６０をエッチングする。例えば、Ｃ４Ｆ８ガスなどのフロロカーボンガスとＡｒガスなどの希ガスが含まれる混合ガスを供給しつつ所定の周波数の高周波電力を印加してプラズマを生成し、積層膜６０をプラズマエッチングする。
図３は、実施形態に係る基板のエッチングによる変化の一例を示す図である。図３（Ａ）は、エッチング前のウエハＷの初期状態を示している。図３（Ｂ）は、エッチング中のウエハＷの状態を示している。図３（Ｃ）は、エッチングが終了したウエハＷの状態を示している。開口７０は、積層膜６０まで貫通しているため、エッチングにより底部の積層膜６０がエッチングされる。このため、積層膜６０にも開口７０が形成される。また、開口７０の外側に間隔ｄ１と同程度の間隔ｄ２を空けて開口７１を設けたことで、開口７０の間の隔壁８０および開口７０と開口７１の間の隔壁８１は、両側から同じ程度でエッチングが進み、同じように低くなる。これにより、各開口７０は、中央部分と周辺部分でエッチングが同じように進むようになり、各開口７０の形状に差異が発生することを抑制できる。
一方、開口７１は、積層膜６０まで貫通していないため、エッチングにより底部のＡＣＬ６１がエッチングされる。ＡＣＬ６１は、積層膜６０と比較してエッチングレートが低く、エッチングの進行が遅い。このため、開口７１は、初期状態の積層膜６０までの厚さｔ１を適切な厚さとすることで、エッチングが終了しても、開口７１が積層膜６０まで到達しないようにすることができる。開口７１は、積層膜６０のエッチングの終了時において、積層膜６０まで貫通しない深さに形成する。すなわち、本実施形態では、積層膜６０のエッチングにおいて、積層膜６０のエッチングが不要な位置に、積層膜６０がエッチングされない深さで開口７１を形成する。例えば、開口７１は、初期状態の積層膜６０までの厚さｔ１が積層膜６０のエッチングでのＡＣＬ６１のエッチング量よりも大きい状態の深さに形成する。これにより、積層膜６０のエッチングの終了時において、積層膜６０に開口７１が形成されることを防止できる。
また、積層膜６０のエッチングの際、ＡＣＬ６１もエッチングされる。ＡＣＬ６１のエッチングレートは、一般的に広い領域ほど高く、開口７１の底部よりもＡＣＬ６１の上面の方が高くなる。例えば、ＡＣＬ６１の上面のエッチングレートをＸとし、開口７０の底部エッチングレートをＹとした場合、エッチングレートは、Ｘ＞Ｙとなる。このため、例えば、開口７１が浅すぎると、エッチング中にＡＣＬ６１の上面のエッチングが開口７０の底面に追いつき、開口７０が無くなってしまう。そこで、開口７１は、積層膜６０のエッチングの終了時において、ＡＣＬ６１の上面からの深さが所定以上となる深さとなるように形成する。例えば、エッチングの処理時間をＴとし、エッチングの終了時に最低必要な開口７１の深さをαとした場合、開口７１は、深さＤが以下の式（１）より深くなるように形成する。αは、開口７０ａと開口７１との間隔ｄ２と同等程度あればよい。
Ｄ＝（Ｘ−Ｙ）×Ｔ＋α （１）
このように、開口７１は、積層膜６０のエッチングの終了時において、積層膜６０まで貫通せず、かつ、ＡＣＬ６１の上面からの深さが所定以上となる範囲の深さに形成する。これにより、エッチングの終了時において、開口７１が積層膜６０まで到達しないため、積層膜６０に開口７１が形成されることを防止できる。また、エッチングの終了時において、ＡＣＬ６１に開口７１が残るため、開口７０の形状に差異が発生することを抑制できる。
［基板の製造方法］
次に、本実施形態のような構造を有するウエハＷを製造する基板処理方法の流れの一例を説明する。図４は、実施形態に係る基板処理方法の流れの一例を示す図である。図５Ａ、図５Ｂは、実施形態に係る基板処理方法の各工程によるウエハＷの変化の流れの一例を示す図である。
最初に、図５Ａ（Ａ）に示すようなウエハＷを準備する。ウエハＷは、積層膜６０が形成され、積層膜６０上にＡＣＬ６１が形成されている。また、ウエハＷは、ＡＣＬ６１上に、ＳｉＯＮ膜６２が形成され、ＳｉＯＮ膜６２上にＢＡＲＣ（Bottom Anti−Reflective Coating）等の有機材料による反射防止膜６３が形成されている。ＳｉＯＮ膜６２は、第２の膜の一例である。また、ウエハＷは、反射防止膜６３上にフォトレジスト膜６４が形成されている。フォトレジスト膜６４には、リソグラフィにより、積層膜６０やＡＣＬ６１に対して開口７０を形成する位置に開口７０ｂが形成され、ＡＣＬ６１に対して開口７１を形成する位置に開口７１ｂが形成されている。ＡＣＬ６１に開口７０の幅よりも開口７１の幅を広く形成するため、開口７１ｂは、開口７０ｂより幅が広く形成が形成されている。
フォトレジスト膜６４をマスクとして、反射防止膜６３およびＳｉＯＮ膜６２をエッチングする（ステップＳ１０）。例えば、ＣＦ４ガスを供給しつつ所定の周波数の高周波電力を印加してプラズマを生成し、反射防止膜６３およびＳｉＯＮ膜６２をプラズマエッチングする。そして、フォトレジスト膜６４および反射防止膜６３を除去する。これにより、図５Ａ（Ｂ）に示すように、ＳｉＯＮ膜６２には、フォトレジスト膜６４の開口７０ｂの位置に開口７０が形成され、開口７１ｂの位置に開口７１が形成される。なお、フォトレジスト膜６４および反射防止膜６３は、ＡＣＬ６１と同じ有機材料であり、次のステップであるＡＣＬ６１のエッチングでも除去可能であるため、図５Ａ（Ｂ）に示すようにフォトレジスト膜６４および反射防止膜６３を除去しなくてもよい。
次に、ＳｉＯＮ膜６２をマスクとして、ＡＣＬ６１をエッチングする（ステップＳ１１、図５Ａ（Ｃ））。例えば、Ｏ２ガスを供給しつつ所定の周波数の高周波電力を印加してプラズマを生成し、ＡＣＬ６１をプラズマエッチングする。開口７０、開口７１は、ＡＣＬ６１まで貫通しているため、エッチングにより底部のＡＣＬ６１がエッチングされる。このため、ＡＣＬ６１にも開口７０、開口７１が形成される。
ここで、開口７１は、開口７０よりも幅が広いため、開口７０よりもエッチングレートが高くなり、開口７０よりも深くエッチングされる。このままエッチングを実施した場合、開口７１は、開口７０よりも深く形成されてしまう。
そこで、ウエハＷのＡＣＬ６１に形成された開口７１の底部に保護膜を形成する（ステップＳ１２、図５Ａ（Ｄ））。例えば、ＳｉＣｌ４ガスやＴＥＯＳ（オルトケイ酸テトラエチル）ガスと、Ｏ２ガスとを用いた化学気相成長（Chemical Vapor Deposition:ＣＶＤ）により、ウエハＷに、保護膜としてＳｉＯ２膜６５を成膜する。ＣＶＤでは、一般的にステップカバレッジが悪く、コンフォーマルには成膜されないため、露出した広い領域に多く成膜され、狭い開口などには成膜され難い。このため、ＳｉＯ２膜６５は、ＳｉＯＮ膜６２の上面や開口７１の底部に厚く成膜され、開口７０の底部に薄く成膜される。ウエハＷに対して、ＳｉＯ２膜６５のエッチングを実施する。この時、全体的に均一よくエッチングすることが可能な等方性エッチングや原子層エッチング（Atomic Layer Etching：ＡＬＥ）が望ましい。例えば、等方性エッチングとして、ＣＦ４ガスを供給し、圧力が高い環境下で所定の周波数の高周波電力を印加してプラズマを生成し、ＡＣＬ６１上のＳｉＯ２膜６５を全体的に薄くエッチングする。開口７０の底部のＳｉＯ２膜６５を除去する。ＳｉＯＮ膜６２の上面や開口７１の底部には、開口７０の底部よりもＳｉＯ２膜６５が厚く形成されている。このため、開口７０の底部のＳｉＯ２膜６５が除去されたところでエッチングを終了すると、ＳｉＯＮ膜６２の上面や開口７１の底部には、ＳｉＯ２膜６５が残存する。なお、ＣＶＤの処理条件を調整し、よりステップカバレッジが悪い条件を用いることによって、ＳｉＯ２膜６５は、ＳｉＯＮ膜６２の上面や開口７１の底部に厚く成膜されるものの、開口７０の底部には成膜されないのであれば、成膜後にＳｉＯ２膜６５のエッチングを実施する必要はない。
次に、ＳｉＯＮ膜６２をマスクとして、ＡＣＬ６１をエッチングする（ステップＳ１３）。例えば、Ｏ２ガスを供給しつつ所定の周波数の高周波電力を印加してプラズマを生成し、ＡＣＬ６１をプラズマエッチングする。開口７０は、エッチングが進み、深くなる。一方、開口７１は、ＳｉＯ２膜６５があることで、エッチングが進み難くなる。これにより、図５Ｂ（Ａ）に示すように、開口７１を開口７０よりも深さを浅く形成できる。なお、開口７１および開口７０の深さが必要条件を満たすか判定し（ステップＳ１４））、必要条件を満たしていない場合は、再度、ステップＳ１２、Ｓ１３を実施してもよい。例えば、エッチングにより、開口７１の底部のＳｉＯ２膜６５が無くなって、開口７１の底部が必要以上にエッチングされる場合、ステップＳ１２に移行して、開口７１の底部にＳｉＯ２膜６５を再度形成した後、ＡＣＬ６１をエッチングする。必要に応じて図５Ａ（Ｄ）、図５Ｂ（Ａ）を繰り返すことで、開口７０と開口７１の深さを個別に調整することができる。
次に、図５Ｂ（Ｂ）に示すように、ＳｉＯＮ膜６２を除去する。ウエハＷのＡＣＬ６１には、複数の開口７０の外側に、最も外側の開口７０から間隔ｄ１と同程度の間隔ｄ２で開口７０よりも広い幅で、開口７０よりも深さが浅い開口７１が形成される。なお、ＳｉＯＮ膜６２は、次のステップである積層膜６０のエッチングによって除去されてもよい。
このよう構造のウエハＷに対してＡＣＬ６１をマスクとして、積層膜６０をエッチングすることで、図５Ｂ（Ｃ）、（Ｄ）に示すように、積層膜６０に各開口７０を同等の深さで形成できる。
［装置構成］
次に、実施形態に係る構造を有する基板の製造、および実施形態に係る基板のエッチングの実施に用いられる基板処理装置１０を説明する。図６は、実施形態に係る基板処理装置１０の一例を示す縦断面図である。基板処理装置１０は、容量結合型プラズマ処理装置である。基板処理装置１０は、チャンバー１と、排気装置２と、ゲートバルブ３とを有する。チャンバー１は、アルミニウムから形成され、円筒形に形成され、表面がアルマイト処理（陽極酸化処理）されている。チャンバー１は、電気的に接地されている。チャンバー１の内部には、処理空間５が形成されている。チャンバー１は、処理空間５を外部の雰囲気から隔離している。チャンバー１には、排気口６と開口部７とがさらに形成されている。排気口６は、チャンバー１の底面に形成されている。開口部７は、チャンバー１の側壁に形成されている。排気装置２は、排気口６を介してチャンバー１の処理空間５に接続されている。排気装置２は、排気口６を介して処理空間５から気体を排気する。ゲートバルブ３は、開口部７を開放したり、開口部７を閉鎖したりする。
基板処理装置１０は、載置台８をさらに有する。載置台８は、処理空間５に配置され、チャンバー１の底部に設置されている。載置台８は、支持台１１と、静電チャック１２とを有する。支持台１１は、アルミニウムＡｌ、チタンＴｉ、炭化ケイ素ＳｉＣに例示される導体から形成されている。支持台１１は、チャンバー１に支持されている。支持台１１の内部には、冷媒流路１４が形成されている。静電チャック１２は、支持台１１の上側に配置され、支持台１１に支持されている。静電チャック１２は、静電チャック本体１５と、チャック電極１６とを有する。静電チャック本体１５は、絶縁体で形成されている。静電チャック１２は、静電チャック本体１５の内部にチャック電極１６が埋め込まれることにより形成されている。基板処理装置１０は、直流電圧源１７をさらに有する。直流電圧源１７は、チャック電極１６に電気的に接続され、チャック電極１６に直流電流を供給する。
基板処理装置１０は、チラー２１と、冷媒入口配管２２と、冷媒出口配管２３とをさらに有する。チラー２１は、冷媒入口配管２２と冷媒出口配管２３とを介して冷媒流路１４に接続されている。チラー２１は、冷却水やブラインに例示される冷却媒体を冷却し、冷却された冷却媒体を、冷媒入口配管２２と冷媒出口配管２３とを介して冷媒流路１４に循環させ、載置台８の静電チャック１２を冷却する。
基板処理装置１０は、伝熱ガス供給源２５と、伝熱ガス供給ライン２６とをさらに有する。伝熱ガス供給ライン２６は、一端が静電チャック１２の上面に形成されるように、形成されている。伝熱ガス供給源２５は、ヘリウムガスＨｅやアルゴンガスＡｒに例示される伝熱ガスを伝熱ガス供給ライン２６に供給し、載置台８に載置されるウェハ２７と静電チャック１２との間に伝熱ガスを供給する。
基板処理装置１０は、ガスシャワーヘッド３１と、シールドリング３２とをさらに有する。ガスシャワーヘッド３１は、導体で形成され、円板状に形成されている。ガスシャワーヘッド３１は、載置台８に対向し、かつ、ガスシャワーヘッド３１の下面に沿う平面が載置台８の上面に沿う平面に対して平行となるように、配置されている。ガスシャワーヘッド３１は、さらに、チャンバー１の天井部に形成される開口を閉塞するように、配置されている。シールドリング３２は、絶縁体から形成され、リング状に形成されている。シールドリング３２は、ガスシャワーヘッド３１の周縁部を被覆している。ガスシャワーヘッド３１は、ガスシャワーヘッド３１とチャンバー１とが絶縁されるように、シールドリング３２を介してチャンバー１に支持されている。ガスシャワーヘッド３１は、電気的に接地されている。なお、ガスシャワーヘッド３１は、可変直流電源が接続されて、所定の直流電圧が印加されてもよい。
ガスシャワーヘッド３１には、ガス拡散室３３と、ガス導入口３５と、複数のガス供給孔３６とが形成されている。ガス拡散室３３は、ガスシャワーヘッド３１の内部に形成されている。ガス導入口３５は、ガスシャワーヘッド３１のガス拡散室３３の上側に形成され、ガス拡散室３３に連通している。複数のガス供給孔３６は、ガスシャワーヘッド３１のガス拡散室３３の下側に形成され、ガス拡散室３３に上端が連通し、処理空間５に下端が連通している。
基板処理装置１０は、処理ガス供給源３７をさらに有する。処理ガス供給源３７は、ガス導入口３５に接続されている。処理ガス供給源３７は、各種の処理ガスをガス導入口３５に供給する。例えば、処理ガス供給源３７は、反射防止膜６３およびＳｉＯＮ膜６２のエッチング、ＡＣＬ６１のエッチング、積層膜６０のエッチングに用いる各種のガスを供給する。また、処理ガス供給源３７は、ＳｉＯ２膜６５の成膜に用いる各種のガスを供給する。なお、処理ガス供給源３７は、複数に設けられていてもよい。例えば、処理ガス供給源３７は、エッチング、成膜、原子層エッチングで使用する処理ガスごとに設けられていてもよい。
載置台８の支持台１１は、下部電極として利用され、ガスシャワーヘッド３１は、上部電極として利用される。基板処理装置１０は、電力供給装置４１をさらに有する。電力供給装置４１は、第１高周波電源４２と、第１整合器４３と、第２高周波電源４４と、第２整合器４５とを有する。第１高周波電源４２は、第１整合器４３を介して載置台８に接続されている。第１高周波電源４２は、第１周波数（たとえば、４０ＭＨｚ）の第１高周波を所定の電力で載置台８の支持台１１に供給する。第１整合器４３は、第１高周波電源４２の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第１整合器４３は、処理空間５にプラズマが生成されているときに第１高周波電源４２の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
第２高周波電源４４は、第２整合器４５を介して載置台８に接続されている。第２高周波電源４４は、第１周波数よりも低い第２周波数（たとえば、０．３ＭＨｚ）の第２高周波を所定の電力で載置台８に供給する。第２整合器４５は、第２高周波電源４４の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第２整合器４５は、処理空間５にプラズマが生成されているときに第２高周波電源４４の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。なお、本実施形態では、第１高周波と第２高周波とは、載置台８に印加されるが、ガスシャワーヘッド３１に印加されてもよい。
基板処理装置１０には、制御部５０をさらに有する。制御部５０は、基板処理装置１０の各構成部を制御する。制御部５０は、例えばコンピュータであり、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、補助記憶装置等を有する。ＣＰＵは、ＲＯＭ又は補助記憶装置に格納されたコンピュータプログラムや、プロセス条件などのレシピに基づいて動作し、装置全体の動作を制御する。なお、制御に必要なコンピュータに読み取り可能なプログラムは、記憶媒体に記憶されていてもよい。記憶媒体は、例えばフレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ＣＤ−ＲＯＭ、ハードディスク、フラッシュメモリ或いはＤＶＤ等よりなる。また、制御部５０は、基板処理装置１０の内部に設けられていてもよく、外部に設けられていてもよい。制御部５０が外部に設けられている場合、制御部５０は、有線又は無線等の通信手段によって、基板処理装置１０を制御することができる。
制御部５０は、実施形態に係る基板処理方法の各工程において基板処理装置１０の各部を制御するためのコンピュータプログラム（入力されたレシピに基づくプログラム）に従って動作し、制御信号を送出する。基板処理装置１０の各部は、制御部５０からの制御信号によって制御される。例えば、制御部５０は、基板処理装置１０において、制御信号を用いて、処理ガス供給源３７から供給されるガスの選択および流量、排気装置２の排気を制御する。また、制御部５０は、第１高周波電源４２および第２高周波電源４４からの電力供給、直流電圧源１７からの電圧印加、チラー２１からの冷媒流量および冷媒温度を制御する。本明細書において開示される基板処理方法の各工程は、制御部５０による制御によって基板処理装置１０の各部を動作させることによって実行される。制御部５０の記憶部には、実施形態に係る基板処理方法を実行するためのコンピュータプログラム、および、当該方法の実行に用いられる各種のデータが、読出し自在に格納されている。
［実施形態の効果］
上記実施形態に係るウエハＷは、エッチングの対象とされた積層膜６０と、ＡＣＬ６１とを有する。ＡＣＬ６１は、積層膜６０上に形成され、積層膜６０よりもエッチングに対するエッチングレートが低い材料で形成されている。ＡＣＬ６１は、表面の一方向に対して複数の開口７０（第１の開口）が間隔ｄ１（第１の間隔）で形成されている。ＡＣＬ６１は、一方向に対する複数の開口７０の外側に、最も外側の開口７０ａから間隔ｄ１と同程度の間隔ｄ２（第２の間隔）で開口７０よりも広い幅で、開口７０よりも深さが浅い開口７１（第２の開口）が形成されている。これにより、ウエハＷは、ＡＣＬ６１をマスクとして積層膜６０をエッチングした場合に、積層膜６０に形成される各開口７０の形状に差異が発生することを抑制できる。
また、本実施形態に係るウエハＷは、開口７０が、積層膜６０まで貫通しており、開口７１が、積層膜６０まで貫通していない。これにより、本実施形態に係るウエハＷは、ＡＣＬ６１をマスクとして積層膜６０をエッチングした場合に、積層膜６０に開口７１が形成されることを抑制できる。
また、本実施形態に係るウエハＷは、開口７０が、積層膜６０の開口を形成する部分に形成され、開口７１が、積層膜６０の開口を形成しない部分に形成されている。本実施形態に係るウエハＷは、積層膜６０の開口を形成しない部分に開口７１を形成することで、積層膜６０に形成される各開口７０の形状に差異が発生することを抑制できる。
また、本実施形態に係るウエハＷは、開口７１が、ＡＣＬ６１をマスクとして用いた積層膜６０のエッチングの終了時において、積層膜６０まで貫通せず、かつ、ＡＣＬ６１の上面からの深さが所定以上となる範囲の深さに形成されている。これにより、エッチングの終了時においても、積層膜６０まで貫通せず、かつ、開口７０との間に隔壁８１が形成されるような開口７１をウエハＷに形成できる。
また、本実施形態に係るウエハＷは、積層膜６０上に、積層膜６０よりもエッチングに対するエッチングレートが低い材料でＡＣＬ６１が形成され、ＡＣＬ６１上にＳｉＯＮ膜６２が形成されている。本実施形態に係る基板処理方法は、ウエハＷのＳｉＯＮ膜６２に、ＡＣＬ６１の表面の一方向に対して複数の開口７０を間隔ｄ１で形成を形成する。また、本実施形態に係る基板処理方法は、一方向に対する複数の開口７０の外側に、最も外側の開口７０ａから間隔ｄ１と同程度の間隔ｄ２で開口７０よりも幅が広い開口７１を形成する。本実施形態に係る基板処理方法は、ＳｉＯＮ膜６２をマスクとしてＡＣＬ６１をエッチングして、ＡＣＬ６１に複数の開口７０および開口７１を形成する。本実施形態に係る基板処理方法は、ＡＣＬ６１に形成された開口７１の底部にＳｉＯ２膜６５を形成する。本実施形態に係る基板処理方法は、開口７１の底部にＳｉＯ２膜６５が形成されたＡＣＬ６１をマスクとして積層膜６０をエッチングする。本実施形態に係る基板処理方法は、ＡＣＬ６１の一方向に対する複数の開口７０を間隔ｄ１で形成し、最も外側の開口７０ａから間隔ｄ２で開口７０よりも広い幅で、開口７０よりも深さが浅い開口７１を形成したウエハＷを製造できる。
以上、実施形態について説明してきたが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は、多様な形態で具現され得る。また、上記の実施形態は、請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、上記実施形態では、三次元積層半導体メモリを製造する場合を例とし、被エッチング膜を積層膜６０とし、第１の膜をＡＣＬ６１とし、第２の膜をＳｉＯＮ膜６２とし、保護膜をＳｉＯ２膜６５とした場合を説明した。しかし、これに限定されるものはない。例えば、配線形成工程（いわゆるＢＥＯＬ（Back End of Line））に適用してもよい。被エッチング膜はＳｉＣＯＨ膜や低誘電率材料膜（Low-k膜）としもよい。第１の膜はスピンオンハードマスク（ＳＯＨ）としもよい。第２の膜はＳｉ−ＡＲＣ膜などの反射防止膜としもよい。保護膜はＳｉＯ２膜としもよい。また、ＨＡＲＣ（High Aspect Ratio Contact）工程に適用してもよい。被エッチング膜はＳｉＯ２膜としもよい。第１の膜はポリシリコン（Ｐｏｌｙ−Ｓｉ）膜としもよい。第２の膜はＳｉＯ２膜としもよい。保護膜はＳｉＯ２膜としもよい。保護膜としてのＳｉＯ２膜は、例えば、ＳｉＣｌ４ガスやＴＥＯＳガスと、Ｏ２ガスとを用いたＣＶＤにより形成できる。また、シリコン加工工程に適用に適用してもよい。被エッチング膜はポリシリコンとしもよい。第１の膜は有機膜としもよい。第２の膜はＳｉＯ２膜としもよい。保護膜は有機膜としもよい。保護膜としての有機膜は、例えば、ＣＨ４ガスとを用いたＣＶＤにより形成できる。
また、各種サイズ（ｈ１、ｄ１、ｈ２、ｄ２）は、工程によって最適な数値が選択される。更に半導体デバイスの微細化に伴い、更に小さい数値が選択されることが予想される。いずれの場合においても、上記実施形態と同様にマスク（第１の膜）における各種サイズの関係性が保たれていれば、被エッチング膜に形成される各開口の形状に差異が発生することを抑制できる。
さらに、上記実施形態では基板としてシリコンウエハを用いた場合について示したが。しかし、これに限定されるものはない。例えば、基板は、化合物半導体、ガラス基板、セラミックス基板等、どのような基板であってもよい。
１０ 基板処理装置
５０ 制御部
６０ 積層膜
６１ ＡＣＬ
６２ ＳｉＯＮ膜
７０ 開口
７１ 開口
８０ 隔壁
８１ 隔壁
ｄ１ 間隔
ｄ２ 間隔
Ｗ ウエハ

Claims (6)

  1. エッチングの対象とされた被エッチング膜と、
    前記被エッチング膜上に形成され、前記被エッチング膜よりもエッチングに対するエッチングレートが低い材料で形成され、表面の一方向に対して複数の第１の開口が第１の間隔で形成され、前記一方向に対する前記複数の第１の開口の外側に、最も外側の前記第１の開口から前記第１の間隔と同程度の第２の間隔で前記第１の開口よりも広い幅で、前記第１の開口よりも深さが浅い第２の開口が形成された第１の膜と、
    を有する基板。
  2. 前記第１の開口は、前記被エッチング膜まで貫通し、
    前記第２の開口は、前記被エッチング膜まで貫通していない
    請求項１に記載の基板。
  3. 前記第１の開口は、前記被エッチング膜の開口を形成する部分に形成され、
    前記第２の開口は、前記被エッチング膜の開口を形成しない部分に形成された
    請求項１または２に記載の基板。
  4. 前記第２の開口は、前記第１の膜をマスクとして用いた前記被エッチング膜のエッチングの終了時において、前記被エッチング膜まで貫通せず、かつ、前記第１の膜の上面からの深さが所定以上となる範囲の深さに形成された
    請求項１〜３の何れか１つに記載の基板。
  5. エッチングの対象とされた被エッチング膜上に、前記被エッチング膜よりもエッチングに対するエッチングレートが低い材料で第１の膜が形成され、前記第１の膜上に第２の膜が形成された基板の前記第２の膜に、前記第１の膜の表面の一方向に対して複数の第１の開口を第１の間隔で形成し、前記一方向に対する前記複数の第１の開口の外側に、最も外側の前記第１の開口から前記第１の間隔と同程度の第２の間隔で前記第１の開口よりも幅が広い第２の開口を形成する工程と、
    前記第２の膜をマスクとして前記第１の膜をエッチングして、前記第１の膜に前記複数の第１の開口および前記第２の開口を形成する工程と、
    前記第１の膜に形成された前記第２の開口の底部に保護膜を形成する工程と、
    前記第２の開口の底部に前記保護膜が形成された前記第１の膜をマスクとして前記被エッチング膜をエッチングする工程と、
    を有する基板処理方法。
  6. 前記第１の開口および前記第２の開口の深さが、前記第１の開口よりも前記第２の開口の深さが浅い所定の条件を満たすまで、前記第１の膜をエッチングして前記第１の膜に前記複数の第１の開口および前記第２の開口を形成する工程と、前記保護膜を形成する工程と、を繰り返す
    ことを特徴とした請求項５に記載の基板処理方法。
JP2019148299A 2019-08-13 2019-08-13 基板および基板処理方法 Pending JP2021028968A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019148299A JP2021028968A (ja) 2019-08-13 2019-08-13 基板および基板処理方法
CN202010766022.4A CN112397375A (zh) 2019-08-13 2020-08-03 基片和基片处理方法
US16/991,173 US11574814B2 (en) 2019-08-13 2020-08-12 Substrate and substrate processing method
KR1020200101783A KR20210019976A (ko) 2019-08-13 2020-08-13 기판 및 기판 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019148299A JP2021028968A (ja) 2019-08-13 2019-08-13 基板および基板処理方法

Publications (1)

Publication Number Publication Date
JP2021028968A true JP2021028968A (ja) 2021-02-25

Family

ID=74566769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019148299A Pending JP2021028968A (ja) 2019-08-13 2019-08-13 基板および基板処理方法

Country Status (4)

Country Link
US (1) US11574814B2 (ja)
JP (1) JP2021028968A (ja)
KR (1) KR20210019976A (ja)
CN (1) CN112397375A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022029546A (ja) * 2020-08-05 2022-02-18 キオクシア株式会社 半導体記憶装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049188A1 (en) * 2000-06-05 2001-12-06 Takeshi Umemoto Process for manufacturing semiconductor device
JP2003347274A (ja) * 2002-05-29 2003-12-05 Sony Corp 表面パターニング方法
US20080296736A1 (en) * 2007-06-04 2008-12-04 Lam Research Corporation Method for reducing microloading in etching high aspect ratio structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049188A1 (en) * 2000-06-05 2001-12-06 Takeshi Umemoto Process for manufacturing semiconductor device
JP2001351896A (ja) * 2000-06-05 2001-12-21 Sharp Corp 半導体装置の製造方法
JP2003347274A (ja) * 2002-05-29 2003-12-05 Sony Corp 表面パターニング方法
US20080296736A1 (en) * 2007-06-04 2008-12-04 Lam Research Corporation Method for reducing microloading in etching high aspect ratio structures
JP2010529679A (ja) * 2007-06-04 2010-08-26 ラム リサーチ コーポレーション 高アスペクト比構造のエッチングにおけるマイクロローディングを低減するための方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022029546A (ja) * 2020-08-05 2022-02-18 キオクシア株式会社 半導体記憶装置及びその製造方法
JP7500332B2 (ja) 2020-08-05 2024-06-17 キオクシア株式会社 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20210050219A1 (en) 2021-02-18
KR20210019976A (ko) 2021-02-23
US11574814B2 (en) 2023-02-07
CN112397375A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
TWI796358B (zh) 選擇性蝕刻的自對準通孔製程
JP6049871B2 (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
US10304725B2 (en) Manufacturing methods to protect ULK materials from damage during etch processing to obtain desired features
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6361705B1 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
EP1042796B1 (en) Improved techniques for etching an oxide layer
KR100849707B1 (ko) 탄소-도우핑된 저유전체들의 선택적 식각
TW529105B (en) Etching method of organic based insulating film and dual damascene process
JP2006501634A (ja) 基板をエッチングするための方法及び装置
WO1997036322A1 (en) Methods and apparatus for minimizing etch rate loading
KR20130102505A (ko) 배선 패터닝을 위한 하드 마스크 제거 중의 측벽 및 챔퍼 보호
KR102663567B1 (ko) 플라즈마 에칭 방법
TWI603396B (zh) Plasma etching method
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US5965035A (en) Self aligned contact etch using difluoromethane and trifluoromethane
US9263283B2 (en) Etching method and apparatus
WO2018110150A1 (ja) 成膜装置及び成膜方法
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
JP2003023000A (ja) 半導体装置の製造方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US11574814B2 (en) Substrate and substrate processing method
JP2019204815A (ja) 基板処理方法及び基板処理装置
US6228774B1 (en) High aspect ratio sub-micron contact etch process in an inductively-coupled plasma processing system
JP4577328B2 (ja) 半導体装置の製造方法
JP4128365B2 (ja) エッチング方法及びエッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231031