KR102033979B1 - 에칭 처리 방법 및 에칭 처리 장치 - Google Patents

에칭 처리 방법 및 에칭 처리 장치 Download PDF

Info

Publication number
KR102033979B1
KR102033979B1 KR1020150179025A KR20150179025A KR102033979B1 KR 102033979 B1 KR102033979 B1 KR 102033979B1 KR 1020150179025 A KR1020150179025 A KR 1020150179025A KR 20150179025 A KR20150179025 A KR 20150179025A KR 102033979 B1 KR102033979 B1 KR 102033979B1
Authority
KR
South Korea
Prior art keywords
frequency power
high frequency
etching
gas
containing gas
Prior art date
Application number
KR1020150179025A
Other languages
English (en)
Other versions
KR20160078879A (ko
Inventor
료헤이 타케다
류이치 타카시마
요시노부 오오야
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160078879A publication Critical patent/KR20160078879A/ko
Application granted granted Critical
Publication of KR102033979B1 publication Critical patent/KR102033979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

뎁스 로딩을 억제하여, 실리콘 산화막의 에칭 레이트를 높이는 것을 목적으로 한다. 배치대를 냉각하는 칠러의 온도를 -20℃ 이하로 제어하고, 제 1 고주파 전원으로부터 인가하는 제 1 고주파 전력에 의해, 가스 공급원이 공급하는 수소 함유 가스 및 불소 함유 가스로부터 플라즈마를 생성하고, 생성한 상기 플라즈마에 의해 상기 배치대 상의 기판의 실리콘 산화막을 에칭 처리하고, 상기 에칭 처리 후의 제전 처리에 있어서, 제 2 고주파 전원으로부터 제 1 고주파 전력의 주파수보다 낮은 주파수의 제 2 고주파 전력을 상기 배치대에 인가하는 에칭 처리 방법이 제공된다.

Description

에칭 처리 방법 및 에칭 처리 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 발명은 에칭 처리 방법 및 에칭 처리 장치에 관한 것이다.
실리콘 산화막의 고애스펙트비의 홀을 에칭하는 방법이 제안되고 있다(예를 들면, 특허 문헌 1을 참조). 예를 들면, 특허 문헌 1에서는, 고애스펙트비의 통로를 형성하는 것이 가능하며, 또한 에칭 장치의 세정 공정에 걸리는 시간을 단축하기 위하여, 챔버의 내벽에 막이 퇴적되지 않는 드라이 에칭 방법을 제공한다.
또한, 실리콘 산화막의 고애스펙트비의 홀을 에칭하는 방법의 일례로서는, C4F8 / C4F6 / Ar / O2의 가스계를 사용하고, 또한 웨이퍼의 온도를 고온으로 하여 홀의 개구에 최대한 반응 생성물을 부착시키지 않도록 하여 홀을 에칭하는 기술이 제안되고 있다.
일본특허공개공보 평07-022393호
그러나, 고애스펙트비의 홀 또는 홈의 에칭에서는, 에칭이 진행됨에 따라 뎁스 로딩(Depth Loading), 즉 홀 또는 홈의 저부(底部)에서 에칭이 진행되지 않는 현상이 발생한다. 뎁스 로딩은, 애스펙트비가 높아질수록 발생하기 쉬워진다.
상기 과제에 대하여, 일측면에서는, 본 발명은, 뎁스 로딩을 억제하여, 실리콘 산화막의 에칭 레이트를 높이는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 일태양에 따르면, 배치대를 냉각하는 칠러의 온도를 -20℃ 이하로 제어하고, 제 1 고주파 전원으로부터 인가하는 제 1 고주파 전력에 의해, 가스 공급원이 공급하는 수소 함유 가스 및 불소 함유 가스로부터 플라즈마를 생성하고, 생성한 상기 플라즈마에 의해 상기 배치대 상의 기판의 실리콘 산화막을 에칭 처리하고, 상기 에칭 처리 후의 제전 처리에 있어서, 제 2 고주파 전원으로부터 제 1 고주파 전력의 주파수보다 낮은 주파수의 제 2 고주파 전력을 상기 배치대에 인가하는 에칭 처리 방법이 제공된다.
일측면에 따르면, 뎁스 로딩을 억제하여, 실리콘 산화막의 에칭 레이트를 높일 수 있다.
도 1은 일실시 형태에 따른 에칭 처리 장치의 종단면을 나타내는 도이다.
도 2는 일실시 형태에 따른 극저온 시의 수소 가스량과 에칭 레이트와의 관계의 일례를 나타내는 도이다.
도 3은 증기압 곡선을 나타내는 도이다.
도 4는 일실시 형태에 따른 극저온 시의 애스펙트비와 에칭 레이트와의 관계의 일례를 나타내는 도이다.
도 5는 일실시 형태에 따른 에칭 처리 결과의 일례를 나타내는 도이다.
도 6a 및 도 6b는 일실시 형태에 따른 에칭 처리와 제전 처리의 일례를 나타내는 도이다.
도 7은 고온에서 행해지는 에칭 처리 결과의 일례를 나타내는 도이다.
도 8은 일실시 형태에 따른 극저온 시의 에칭 처리 결과의 일례를 나타내는 도이다.
도 9는 일실시 형태에 따른 정전 척의 재질(Al, Ti)과 웨이퍼 온도와의 관계의 일례를 나타내는 도이다.
도 10은 일실시 형태에 따른 전열 가스의 압력과 웨이퍼 온도와의 관계의 일례를 나타내는 도이다.
이하, 본 발명을 실시하기 위한 형태에 대하여 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에서 실질적으로 동일한 구성에 대해서는, 동일한 부호를 부여함으로써 중복된 설명을 생략한다.
[에칭 처리 장치의 전체 구성]
먼저, 본 발명의 일실시 형태에 따른 에칭 처리 장치(1)에 대하여, 도 1을 참조하여 설명한다. 도 1은 본 실시 형태에 따른 에칭 처리 장치(1)의 종단면의 일례를 나타낸다. 본 실시 형태에 따른 에칭 처리 장치(1)는, 챔버(10) 내에 배치대(20)와 가스 샤워 헤드(25)를 대향 배치한 평행 평판형의 플라즈마 처리 장치(용량 결합형 플라즈마 처리 장치)이다. 배치대(20)는 하부 전극으로서도 기능하고, 가스 샤워 헤드(25)는 상부 전극으로서도 기능한다.
에칭 처리 장치(1)는, 예를 들면 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄으로 이루어지는 원통 형상의 챔버(10)를 가지고 있다. 챔버(10)는 전기적으로 접지되어 있다. 배치대(20)는 챔버(10)의 저부에 설치되고, 반도체 웨이퍼(이하, 단순히 '웨이퍼(W)'라고 함)를 배치한다. 웨이퍼(W)는 에칭 대상인 기판의 일례이며, 웨이퍼(W)에는 실리콘 산화막 상에 마스크막이 형성되어 있다.
배치대(20)는 예를 들면 알루미늄(Al) 또는 티탄(Ti), 탄화 규소(SiC) 등으로 형성되어 있다. 배치대(20)의 상면에는, 웨이퍼를 정전 흡착하기 위한 정전 척(106)이 마련되어 있다. 정전 척(106)은 절연체(106b)의 사이에 척 전극(106a)을 개재한 구조로 되어 있다. 척 전극(106a)에는 직류 전압원(112)이 접속되고, 직류 전압원(112)으로부터 척 전극(106a)에 직류 전압(HV)이 인가됨으로써, 쿨롱력에 의해 웨이퍼(W)가 정전 척(106)에 흡착된다.
배치대(20)는 지지체(104)에 의해 지지되어 있다. 지지체(104)의 내부에는 냉매 유로(104a)가 형성되어 있다. 냉매 유로(104a)에는 냉매 입구 배관(104b) 및 냉매 출구 배관(104c)이 접속되어 있다. 칠러(107)로부터 출력된 예를 들면 냉각수 또는 브라인 등의 냉각 매체는, 냉매 입구 배관(104b), 냉매 유로(104a) 및 냉매 출구 배관(104c)을 순환한다. 이에 의해, 배치대(20) 및 정전 척(106)은 냉각된다.
전열 가스 공급원(85)은 헬륨 가스(He) 또는 아르곤 가스(Ar) 등의 전열 가스를 가스 공급 라인(130)에 통과시켜 정전 척(106) 상의 웨이퍼(W)의 이면으로 공급한다. 이러한 구성에 의해, 정전 척(106)은, 냉매 유로(104a)에 순환시키는 냉각 매체와, 웨이퍼(W)의 이면으로 공급하는 전열 가스에 의해 온도 제어된다. 그 결과, 웨이퍼를 정해진 온도로 제어할 수 있다.
배치대(20)에는 2 주파 중첩 전력을 공급하는 전력 공급 장치(30)가 접속되어 있다. 전력 공급 장치(30)는, 제 1 주파수의 제 1 고주파 전력(플라즈마 발생용 고주파 전력)을 공급하는 제 1 고주파 전원(32)과, 제 1 주파수보다 낮은 제 2 주파수의 제 2 고주파 전력(바이어스 전압 발생용 고주파 전력)을 공급하는 제 2 고주파 전원(34)을 가진다. 제 1 고주파 전원(32)은 제 1 정합기(33)를 개재하여 배치대(20)에 전기적으로 접속된다. 제 2 고주파 전원(34)은 제 2 정합기(35)를 개재하여 배치대(20)에 전기적으로 접속된다. 제 1 고주파 전원(32)은, 예를 들면 40 MHz의 제 1 고주파 전력을 배치대(20)에 인가한다. 제 2 고주파 전원(34)은, 예를 들면 0.3 MHz의 제 2 고주파 전력을 배치대(20)에 인가한다. 또한 본 실시 형태에서는, 제 1 고주파 전력은 배치대(20)에 인가되지만, 가스 샤워 헤드(25)에 인가해도 된다.
제 1 정합기(33)는 제 1 고주파 전원(32)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제 2 정합기(35)는 제 2 고주파 전원(34)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제 1 정합기(33)는, 챔버(10) 내에 플라즈마가 생성되어 있을 때 제 1 고주파 전원(32)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다. 제 2 정합기(35)는 챔버(10) 내에 플라즈마가 생성되어 있을 때 제 2 고주파 전원(34)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다.
가스 샤워 헤드(25)는, 그 주연부를 피복하는 실드 링(40)을 개재하여 챔버(10)의 천장부의 개구를 폐색하도록 장착되어 있다. 가스 샤워 헤드(25)는 도 1에 나타내는 바와 같이 전기적으로 접지해도 된다. 또한, 가변 직류 전원을 접속하여 가스 샤워 헤드(25)에 정해진 직류(DC) 전압이 인가되도록 해도 된다.
가스 샤워 헤드(25)에는 가스를 도입하는 가스 도입구(45)가 형성되어 있다. 가스 샤워 헤드(25)의 내부에는 가스 도입구(45)로부터 분기된 센터측의 확산실(50a) 및 엣지측의 확산실(50b)이 마련되어 있다. 가스 공급원(15)으로부터 출력된 가스는, 가스 도입구(45)를 거쳐 확산실(50a, 50b)로 공급되고, 확산실(50a, 50b)에서 확산되어 다수의 가스 공급홀(55)로부터 배치대(20)를 향해 도입된다.
챔버(10)의 저면에는 배기구(60)가 형성되어 있고, 배기구(60)에 접속된 배기 장치(65)에 의해 챔버(10) 내가 배기된다. 이에 의해, 챔버(10) 내를 정해진 진공도로 유지할 수 있다. 챔버(10)의 측벽에는 게이트 밸브(G)가 마련되어 있다. 게이트 밸브(G)는 챔버(10)로부터 웨이퍼(W)의 반입 및 반출을 행할 시에 반입반출구를 개폐한다.
에칭 처리 장치(1)에는 장치 전체의 동작을 제어하는 제어부(100)가 마련되어 있다. 제어부(100)는 CPU(Central Processing Unit)(105), ROM(Read Only Memory)(110) 및 RAM(Random Access Memory)(115)을 가지고 있다. CPU(105)는 이들 기억 영역에 저장된 각종 레시피에 따라, 후술되는 에칭 처리 및 제전 처리 등의 원하는 처리를 실행한다. 레시피에는 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력 또는 전압, 각종 가스 유량, 챔버 내 온도(상부 전극 온도, 챔버의 측벽 온도, 정전 척 온도 등), 칠러(107)의 온도 등이 기재되어 있다. 또한, 이들 프로그램 또는 처리 조건을 나타내는 레시피는, 하드 디스크 또는 반도체 메모리에 기억되어도 된다. 또한 레시피는, CD-ROM, DVD 등의 가반성의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 기억 영역의 정해진 위치에 세팅하도록 해도 된다.
에칭 처리 시에는 게이트 밸브(G)의 개폐가 제어되고, 웨이퍼(W)가 챔버(10)에 반입되어 배치대(20)에 배치된다. 직류 전압원(112)으로부터 척 전극(106a)에 직류 전압(HV)이 인가됨으로써, 쿨롱력에 의해 웨이퍼(W)가 정전 척(106)에 흡착되어 유지된다.
이어서, 에칭용의 가스, 고주파 전력이 챔버(10) 내로 공급되고, 플라즈마가 생성된다. 생성된 플라즈마에 의해 웨이퍼(W)에 플라즈마 에칭 처리가 실시된다.
에칭 처리 후, 직류 전압원(112)으로부터 척 전극(106a)에 웨이퍼(W)의 흡착 시와는 정부가 반대인 직류 전압(HV)을 인가하여 웨이퍼(W)의 전하를 제전하고, 웨이퍼(W)를 정전 척(106)으로부터 떼어낸다. 게이트 밸브(G)의 개폐가 제어되고, 웨이퍼(W)가 챔버(10)로부터 반출된다.
[에칭 처리]
이어서, 이러한 구성의 본 실시 형태의 에칭 처리 장치(1)에서 실행되는 실리콘 산화막(SiO2)의 에칭 처리에 대하여 설명한다. 실리콘 산화막에 고애스펙트비의 홀 또는 홈을 형성하는 경우, 예를 들면 C4F8 / C4F6 / Ar / O2의 가스계를 사용하고, 또한 웨이퍼의 온도를 고온으로 하여 홀의 개구에 최대한 반응 생성물을 부착시키지 않고 홀을 에칭하는 방법이 있다.
그러나, 고애스펙트비의 홀 또는 홈에서는, 에칭이 진행됨에 따라 뎁스 로딩이 발생한다. 또한, 뎁스 로딩은 애스펙트비가 높아질수록 발생하기 쉽다. 이 때문에, 향후, 보다 애스펙트비가 높은 홀을 에칭할 경우에는 상기 방법으로는 에칭이 진행되지 않는 상황이 발생할 수 있다.
따라서, 본 실시 형태에 따른 에칭 처리 장치(1)는, 뎁스 로딩을 억제하여, 실리콘 산화막의 에칭 레이트를 높이는 에칭 처리 방법을 제안한다.
[실험 1]
본 실시 형태에 따른 에칭 처리에서는, 수소 함유 가스 및 불소 함유 가스를 챔버(10) 내로 공급하고, 칠러(107)의 제어 온도가 -20℃ 이하의 극저온 프로세스에서 실리콘 산화막을 에칭한다. 실험 1에서는, 불소 함유 가스의 일례로서 CF4 가스, 수소 함유 가스의 일례로서 H2 가스가 이용되었다.
도 2는 본 실시 형태에 따른 에칭 처리에 의한 실험 1의 결과를 나타낸다. 도 2에는, 칠러(107)로부터 공급되는 냉각 매체의 온도를 -20℃로 설정하는 극저온 프로세스와, -60℃로 설정하는 극저온 프로세스와, 칠러의 온도를 20℃로 설정하는 상온 프로세스의 결과가 나타나 있다. 모든 경우, CF4 가스 및 H2 가스가 챔버(10) 내로 공급된다. CF4 가스에 대한 H2 가스의 분압을 높여 갔을 때의 실리콘 산화막의 에칭 레이트를 측정하기 위하여, 실험 1에서는, CF4 가스의 유량을 일정하게 한 상태에서 H2 가스의 유량을 늘렸을 때의 에칭 레이트가 나타난다.
실험 1의 결과에 따르면, 칠러의 온도를 -20℃와 -60℃로 설정한 극저온 프로세스의 경우, CF4 가스에 대한 H2 가스의 분압을 높이면 정해진 분압까지는 에칭 레이트가 높아진다. 한편, 정전 척(106)의 온도를 20℃로 설정한 상온 프로세스의 경우, CF4 가스에 대한 H2 가스의 분압을 높일수록 에칭 레이트는 낮아진다.
따라서, 본 실시 형태에 따른 에칭 처리에서는, H2 가스 및 CF4 가스를 사용하고, CF4 가스에 대하여 적정한 H2 가스의 분압을 설정하고, 또한, 칠러의 온도를 -20℃ 이하의 극저온으로 에칭을 행한다. 이에 의해, 에칭 레이트를 높일 수 있다. 특히, 변곡점이 -60℃ 부근에서 보다 에칭 레이트가 높아지고, -60℃보다 낮은 온도 부근에서는 에칭 레이트가 더 높아진다고 추측된다.
또한, 극저온 프로세스의 경우, H2 가스의 분압을 높이면 에칭 레이트는 도중까지는 상승하고, 도중부터 하강한다. 이는, H2 가스의 양에 대한 CF4 가스의 F의 양이 감소하기 때문에 에칭이 진행되기 어려운 상태가 되어 에칭 레이트가 낮아진다고 상정된다.
(현상의 분석)
본 실시 형태에 따른 에칭 처리에서는, 수소 함유 가스의 일례로서 H2 가스가 공급되고, 불소 함유 가스의 일례로서 CF4 가스가 공급된다. 가스에 포함되는 H2 가스에 의한 실리콘 산화막의 에칭의 결과, H2O가 반응 생성물로서 발생한다. 도 3의 증기압 곡선에 나타내는 바와 같이, H2O는 포화 증기압이 낮다. 도 3의 실선은 포화 증기압의 실험값이며, 파선은 계산값이다. 증기압 곡선 상은 액체와 기체가 혼재된 상태이다.
에칭 시의 압력을 8.0Pa(60mTorr)로 유지하고, 칠러의 온도를 -20℃의 저온, 바람직하게는 -60℃ 정도의 극저온으로 하면, 포화되어 실리콘 산화막의 표면의 H2O는 액체 상태로 존재하고 있다고 상정된다.
실리콘 산화막의 표면에 존재하는 액체에는, 반응 생성물인 물 외에, CF4 가스로부터 반응하여 생성된 HF계 라디칼도 함유되어 있다. 이 때문에, HF계 라디칼과 물에 의해 불화 수소산(HF)이 발생한다. 이에 의해, 실리콘 산화막의 표면에서 물에 녹아 있는 불화 수소산에 의해 주로 화학 반응에 의한 에칭이 촉진되고, 에칭 레이트가 특이적으로 상승한다. 본 실시 형태에 따른 에칭 처리에서는, 정전 척(106)의 온도 이외의 플라즈마 조건은 바꾸지 않았다. 따라서, 실리콘 산화막의 표면에 존재하는 불화 수소산의 액체의 작용에 의해 주로 화학 반응에 의해 에칭 레이트가 향상되어 있다고 상정된다.
[실험 2]
도 4에는, 본 실시 형태에 따른 에칭 처리의 실험 2의 결과로서, 애스펙트비와 실리콘 산화막의 에칭 레이트와의 관계가 나타나 있다. 실험 2에서는, 본 실시 형태에 따른 에칭 처리에 있어서의 극저온 프로세스 조건은, 칠러의 온도가 -60℃이고 가스종이 CF4 가스/H2 가스이다. 비교예의 상온 프로세스의 조건은 칠러의 온도가 20℃이고 가스종이 C4F8 / C4F6 / Ar / O2이다.
이에 의하면, 애스펙트비가 높아져도 본 실시 형태에 따른 극저온 프로세스에서는, 상온 프로세스에 비해 에칭 레이트가 2 배 이상이 되는 것을 알 수 있다. 그 이유로서는, 본 실시 형태에 따른 에칭 처리에 사용되는 CF4 가스는 저분자 가스이며, 비교예에 사용되는 C4F8 가스 또는 C4F6 가스 등의 고분자 가스보다 홀의 내측까지 라디칼이 도달하기 쉬운 것을 들 수 있다.
또한, 전술한 바와 같이 본 실시 형태에 따른 에칭 처리에서는, 실리콘 산화막의 표면에서의 화학 반응에 의해, 홀의 개구에 반응 생성물이 퇴적되기 어렵고, 홀의 개구가 폐색되기 어려운 상태에서 에칭이 진행되는 것을 들 수 있다. 이들 이유로부터, 본 실시 형태에 따른 에칭 처리에서는 고애스펙트비의 홀을 형성할 수 있다.
도 5는 실험 2의 에칭 처리의 결과 형성된 홀의 에칭 형상의 종단면의 일례이다.
여기서는, 아몰퍼스 카본 레이어(ACL)를 마스크막으로서 실리콘 산화막이 에칭된다. 에칭 결과, 칠러의 온도를 -60℃로 설정한 극저온 프로세스의 경우, 상온 프로세스와 비교하여 에칭 레이트(E/R)가 높아지고, 마스크 선택비(Sel)도 현저하게 좋아지고 있다. 따라서, 본 실시 형태에 따른 에칭 처리 방법에 의하면, 뎁스 로딩을 억제하면서, 에칭 레이트를 향상시키는 것을 알 수 있다.
이상에 설명한 바와 같이, 본 실시 형태에 따른 에칭 처리에 의하면, 가스종으로 CF4 가스/H2 가스를 이용하여 칠러의 온도가 -20℃ 이하(보다 바람직하게는 -60℃ 이하)의 극저온 프로세스를 실행함으로써, 뎁스 로딩이 개선되어, 에칭 레이트를 높일 수 있고, 마스크 선택비를 향상시킬 수 있다.
또한 본 실시 형태에 따른 에칭 처리는, 3D NAND 플래시 메모리 등의 삼차원 적층 반도체 메모리의 제조에 있어서, 실리콘 산화막의 에칭에 적용할 수 있다. 이 경우에도, 뎁스 로딩을 억제하면서 에칭 레이트를 높여, 실리콘 산화막 또는 실리콘 산화막을 포함하는 적층막에 고애스펙트비의 홀 또는 홈을 형성할 수 있다. 그 외에, 본 실시 형태에 따른 에칭 처리는, 산화막과 질화막의 적층 구조, 또는 산화막과 폴리 실리콘막과의 적층 구조에도 적용할 수 있다.
또한, 수소 함유 가스의 일례로서 H2 가스를 공급하고, 불소 함유 가스의 일례로서 삼불화 질소(NF3) 가스를 공급하고, 하이드로 플루오르카본(HFC)에 의한 극저온 프로세스의 에칭 처리가 실행되도록 해도 된다.
[제전 처리]
이어서, 본 실시 형태에 따른 에칭 처리가 실행된 후, 처리 완료된 웨이퍼(W)를 반출할 시의 제전 처리에 대하여, 도 6a 및 도 6b를 참조하여 설명한다.
본 실시 형태에 따른 에칭 처리에서는, 칠러(107)의 온도를 -20℃~-60℃의 극저온으로 하여 실리콘 산화막을 에칭한다. 이 때문에, 처리 완료된 웨이퍼(W)는 저온이 되어 있고, 에칭 처리 장치(1)로부터 반출되어 풉(FOUP)까지 반송될 때까지의 동안에 대기에 폭로되어, 이 사이에 표면에 결로가 발생한다.
웨이퍼(W)에 결로가 발생하는 것을 방지하는 방법으로서는, 웨이퍼(W)를 로드록실(LLM)에 수 분간 방치한 후에 반출하거나, 또는 별도의 히터를 마련하여 승온시키고 나서 풉까지 반출하는 등이 고려된다.
그러나, 웨이퍼(W)를 수 분간 방치할 경우, 처리 전체의 스루풋이 저하된다. 또한, 히터를 마련하여 웨이퍼(W)를 승온시킬 경우, 스루풋의 저하와 함께 히터의 설치가 필요해져 코스트가 높아진다.
따라서, 본 실시 형태에 따른 에칭 처리 장치(1)에서는, 에칭 처리 종료 후의 제전 처리에 있어서 챔버(10) 내에서 고속으로 웨이퍼(W)를 승온시킨다.
도 6a는 제전 처리의 비교예를 나타낸다. 도 6b는 본 실시 형태에 따른 에칭 처리 장치(1)에서 실행되는 제전 처리의 일례를 나타낸다.
도 6a 및 도 6b에서, 에칭 처리(Process)가 종료되면, 제전 처리(T1, T2)가 행해진다.
도 6a에 나타내는 제전 처리에서는, 에칭 처리 종료 시에 제 1 고주파 전력(HF) 및 제 2 고주파 전력(LF)의 공급이 정지된다. 이어서, 도 6a의 제전 처리에서는, T1의 경과 후의 T2에서 300 W 등의 비교적 파워가 약한 제 1 고주파 전력(HF)(주파수는 예를 들면 13.56 MHz)을 공급하여 약한 플라즈마를 발생시키고, 이 약한 플라즈마를 웨이퍼(W)에 작용시킨다. 이에 의해, 웨이퍼(W)의 표면의 전하를 플라즈마측에 방전시킬 수 있다.
이 후, 직류 전압원(112)으로부터 척 전극(106a)에 웨이퍼(W)의 흡착 시와는 정부가 반대인 마이너스의 직류 전압(HV)(-3000 V)을 인가하여 제전하고, 웨이퍼(W)를 정전 척(106)으로부터 떼어낸다. 제전 처리(T2)의 경과 후, 제 1 고주파 전력(HF) 및 직류 전압(HV)의 인가를 정지하고, 제전 처리를 종료한다.
도 6b에 나타내는 본 실시 형태에 따른 제전 처리에 있어서도, 에칭 처리 종료 시에 제 1 고주파 전력(HF) 및 제 2 고주파 전력(LF)의 공급이 정지된다. 이어서, 도 6b의 제전 처리에서는, T1 경과 후의 T2에서 300 W 등의 비교적 파워가 약한 제 1 고주파 전력(HF)을 배치대(2)에 인가하여 약한 플라즈마를 발생시키고, 웨이퍼(W)에 작용시켜 웨이퍼(W)의 표면의 전하를 플라즈마측에 방전시킨다. 여기까지의 처리는 도 6a의 제전 처리와 동일하다.
이 후, 도 6b의 제전 처리에서는, 500 W의 제 2 고주파 전력(LF)을 배치대(20)에 인가한다. 이에 의해, 웨이퍼(W)를 정전 척(106)으로부터 떼어냄과 동시에 웨이퍼(W)를 승온시킬 수 있다. 즉, 본 실시 형태에서는, 웨이퍼(W)를 정전 척(106)으로부터 떼어낼 때 제 1 고주파 전력(HF)의 인가뿐 아니라 제 2 고주파 전력(LF)을 인가함으로써 웨이퍼(W)에의 이온의 입사량을 높여 고속으로 웨이퍼(W)를 승온시킨다.
또한 도 6b에 나타내는 바와 같이, 제 2 고주파 전력(LF)의 인가 시, 이온 입사량의 증가뿐 아니라, 제 1 고주파 전력(HF)을 300 W에서 500 W로 증가시킴으로써, 이온 에너지를 증가시킨다. 즉, 본 실시 형태에서는, 제 2 고주파 전력(LF)의 인가에 의해 웨이퍼(W)에의 데미지가 커지는 것을 고려하여, 제 2 고주파 전력(LF)의 인가 시에 제 1 고주파 전력(HF)을 증가시킨다. 이에 의해 이온 에너지를 높임으로써, 웨이퍼(W)에의 이온 입사량을 필요 이상으로 크게 하지 않도록 함으로써, 웨이퍼(W)에의 데미지를 최소한으로 할 수 있다. 또한, 제 2 고주파 전력(LF)의 인가 시, 제 1 고주파 전력(HF)은 300 W인채여도 된다.
이에 의하면, 특별히 새로운 파트 또는 새로운 기능을 탑재하지 않고, 스루풋을 유지한 채로 웨이퍼(W)를 고속으로 승온시키는 것이 가능하다. 이와 더불어, 반송 중의 웨이퍼(W)의 결로를 방지하기 위해서는, 챔버 내의 공극(대기에 노출되어 있는 부분)에 드라이 에어를 분사하는 것이 바람직하다.
[정전 척의 재질]
이어서, 본 실시 형태에 따른 에칭 처리 장치(1)에 이용되는 정전 척에 대하여, 도 7~도 10을 참조하여 설명한다. 도 7 및 도 8은, 장치(A)(도 1의 에칭 처리 장치(1)와 동일 구성) 및 장치(B)(도 1의 에칭 처리 장치(1)의 챔버 외에 자석이 마련되고, 플라즈마를 제어하는 구성)를 이용하여 에칭 처리가 실행된 결과의 일례를 나타낸다. 도 7 및 도 8에서 에칭 대상막은, 마스크막(폴리 실리콘막), 실리콘 질화막(SiN), 실리콘 산화막(SiO2)의 적층막이다. 본 실시 형태에 따른 에칭 처리에 의해, 실리콘 질화막 및 실리콘 산화막에 고애스펙트비의 홀이 형성된다.
도 7의 장치(A) 및 장치(B)에서는, 정전 척(106)은 알루미늄으로 형성되어 있다. 도 7은 비교예에 따른 고온 프로세스의 에칭 처리의 결과의 일례이며, 예를 들면 장치(A) 및 장치(B)의 프로세스 조건은 이하이다.
· 에칭 처리의 프로세스 조건
<장치(A)>
가스종 C4F8 / CH2F2 / O2
칠러의 온도 60℃
압력 15mTorr(2.0Pa)
<장치(B)>
가스종 C4F6 / CH2F2 / O2
칠러의 온도 60℃
압력 15mTorr(2.0Pa)
도 8의 장치(A) 및 장치(B)에서는, 정전 척(106)은 알루미늄 또는 티탄으로 형성되어 있다. 도 8은 본 실시 형태에 따른 극저온 프로세스의 에칭 처리의 결과의 일례를 나타낸다. 예를 들면, 장치(A) 및 장치(B)의 프로세스 조건은 이하이다.
· 에칭 처리의 프로세스 조건
<장치(A)>
가스종 CF4 / H2
칠러의 온도 -60℃
압력 60mTorr(8.0Pa)
또한, 장치(A)의 우측의 에칭 결과는, 티탄의 정전 척이며, 헬륨(He)의 전열 가스 40Torr(5332Pa)가 공급되어 있다. 장치(A)의 좌측의 에칭 결과는, 티탄의 정전 척이며, 전열 가스가 공급되어 있지 않다.
<장치(B)>
가스종 CF4 / H2
칠러의 온도 -60℃
압력 60mTorr(8.0Pa)
또한, 장치(B)의 우측의 에칭 결과는 티탄의 정전 척이며, 장치(B)의 좌측의 에칭 결과는 알루미늄의 정전 척이다. 모두 전열 가스는 공급되어 있지 않다.
그 결과, 도 8에 나타내는 본 실시 형태에 따른 극저온 프로세스의 에칭 처리에서는, 도 7에 나타내는 고온 프로세스의 에칭 처리보다, 실리콘 질화막 및 실리콘 산화막의 에칭의 깊이(SiN + Ox Depth)가 깊어져 있는 것을 알 수 있다. 따라서, 본 실시 형태에 따른 극저온 프로세스의 에칭 처리에서는, 도 7에 나타내는 고온 프로세스의 에칭 처리보다 뎁스 로딩을 억제하여, 고애스펙트비의 에칭이 가능하다.
또한 도 8에 나타내는 바와 같이, 알루미늄의 정전 척의 경우, 티탄의 정전 척보다 에칭 레이트가 높다. 이 결과에 관하여 더 분석하기 위하여, 티탄의 정전 척과 알루미늄의 정전 척을 이용하여, 본 실시 형태의 극저온 프로세스의 에칭 처리를 행했을 때의 웨이퍼(W)의 온도를 측정했다. 그 결과를 도 9에 나타낸다. 이 때의 에칭 처리의 프로세스 조건은 이하이다.
가스종 CF4 / H2
칠러의 온도 25℃
압력 60mTorr(8.0Pa)
도 9에는, 에칭 처리 중의 웨이퍼(W)의 온도를 복수점 측정한 결과를 나타낸다. 도 9의 알루미늄의 정전 척의 경우, 에칭 처리 시의 웨이퍼(W)의 온도는 대략 40℃였다. 칠러의 온도가 25℃이므로 웨이퍼(W)의 온도는 약 15℃ 높아져 있다. 이 결과로부터, 칠러의 온도가 -60℃인 경우, 웨이퍼(W)의 온도는 -45℃ 정도가 된다고 추정된다.
마찬가지로 하여, 도 9의 티탄의 정전 척의 경우, 에칭 처리 시의 웨이퍼(W)의 온도는 대략 80℃였다. 칠러의 온도가 25℃이므로 웨이퍼(W)의 온도는 약 55℃ 높아져 있다. 이 결과로부터, 칠러의 온도가 -60℃인 경우, 웨이퍼(W)의 온도는 -5℃ 정도가 된다고 추정된다.
이상의 결과로부터, 도 8에 나타내는 알루미늄의 정전 척의 경우, 티탄의 정전 척보다 에칭 레이트가 높아진 것은, 알루미늄의 정전 척의 경우의 웨이퍼(W)의 온도는 -45℃ 정도로 제어할 수 있었기 때문이다. 즉, 알루미늄의 정전 척의 경우, 칠러의 온도가 -60℃이면 본 실시 형태의 극저온 프로세스가 실행되고, 뎁스 로딩을 억제하여, 에칭 레이트를 높이는 효과가 얻어진다.
한편, 티탄의 정전 척의 경우, 칠러의 온도가 -60℃라도 웨이퍼(W)의 온도는 -5℃ 정도가 되기 때문에, 본 실시 형태의 극저온 프로세스가 실행되지 않고, 에칭 레이트는 높아지지 않았다고 상정된다. 따라서, 티탄의 정전 척을 이용하여 본 실시 형태에 따른 에칭 처리를 행할 경우에는, 칠러의 온도를 -100℃ 정도로 제어하는 것이 바람직하다. 그 경우, 칠러의 냉각 매체(브라인)의 한계값은 약 -80℃이기 때문에, 티탄의 정전 척을 이용하여 본 실시 형태에 따른 에칭 처리를 행하기 위해서는, 냉각 매체에 액체 질소를 사용하는 것이 바람직하다. 본 실시 형태에 따른 에칭 처리를 -100℃ 정도의 극저온에서 행할 경우, 정전 척으로 티탄을 사용하는 것이 바람직하다.
[전열 가스의 압력 의존성]
또한 도 8에는, 티탄을 정전 척에 사용했을 경우로서 전열 가스를 공급하면 전열 가스를 공급하지 않은 경우보다 에칭 레이트가 높아지는 결과가 되었다. 이는, 전열 가스의 작용에 의해 웨이퍼(W)의 열을 정전 척측에 전달하는 효과가 높아져, 웨이퍼(W)의 온도가 낮아졌기 때문이다.
마지막으로, 본 실시 형태에 따른 극저온의 실리콘 산화막을 에칭하는 처리에 있어서, 웨이퍼(W)의 이면으로 공급하는 전열 가스의 압력 의존을 분석하기 위한 실험을 행했다. 칠러의 온도는 25℃로 설정했다. 그 결과를 도 10에 나타낸다. 도 10의 좌측 도는, 티탄의 정전 척을 사용한 경우로서 전열 가스(He)를 2000Pa(15Torr)의 압력으로 공급한 경우의 웨이퍼(W)의 온도를 나타낸다. 각 선은 웨이퍼의 복수의 위치에 있어서의 에칭 시간의 경과에 수반하는 온도 변화를 나타낸다.
이에 의하면, 전열 가스를 2000Pa(15Torr)의 압력으로 공급한 경우, 및 5332Pa(40Torr)의 압력으로 공급한 경우에 있어서 웨이퍼(W)의 온도의 면내 균일성을 개선할 수 있는 것을 알 수 있다. 또한, 전열 가스를 5332Pa(40Torr)의 압력으로 공급한 경우, 전열 가스를 2000Pa(15Torr)의 압력으로 공급한 경우보다 웨이퍼(W)의 온도가 낮고 또한 웨이퍼(W)의 온도의 면내 균일성이 좋은 것을 알 수 있다.
따라서, 본 실시 형태에 따른 극저온 프로세스의 에칭 처리에서는, 티탄의 정전 척을 이용했을 경우, 실리콘 산화막을 에칭 처리하는 동안에 웨이퍼(W)의 이면으로 공급하는 전열 가스의 압력을 2000Pa(15Torr) 이상으로 제어하는 것이 바람직하다.
이상, 에칭 처리 방법 및 에칭 처리 장치를 상기 실시 형태에 의해 설명했지만, 본 발명에 따른 에칭 처리 방법 및 에칭 처리 장치는 상기 실시 형태에 한정되지 않고, 본 발명의 범위 내에서 다양한 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은, 모순되지 않는 범위에서 조합할 수 있다.
예를 들면, 본 발명에 따른 에칭 처리 및 제전 처리는, 용량 결합형 플라즈마(CCP : Capacitively Coupled Plasma) 장치뿐 아니라, 그 외의 에칭 처리 장치에 적용 가능하다. 그 외의 에칭 처리 장치로서는, 유도 결합형 플라즈마(ICP : Inductively Coupled Plasma), 래디얼 라인 슬롯 안테나를 이용한 CVD(Chemical Vapor Deposition) 장치, 헬리콘파 여기형 플라즈마(HWP : Helicon Wave Plasma) 장치, 전자 사이클로트론 공명 플라즈마(ECR : Electron Cyclotron Resonance Plasma) 장치 등이어도 된다.
또한, 본 발명에 따른 반도체 제조 장치에 의해 처리되는 기판은 웨이퍼에 한정되지 않고, 예를 들면 플랫 패널 디스플레이(Flat Panel Display)용의 대형 기판, EL소자 또는 태양 전지용의 기판이어도 된다.
1 : 에칭 처리 장치
10 : 챔버
15 : 가스 공급원
20 : 배치대
25 : 가스 샤워 헤드
32 : 제 1 고주파 전원
34 : 제 2 고주파 전원
85 : 전열 가스 공급원
100 : 제어부
104a : 냉매 유로
106 : 정전 척
106a : 척 전극
107 : 칠러
112 : 직류 전압원

Claims (10)

  1. 배치대를 냉각하는 칠러의 온도를 -20℃ 이하로 제어하고,
    제 1 고주파 전원으로부터 인가하는 제 1 고주파 전력에 의해, 가스 공급원이 공급하는 수소 함유 가스 및 불소 함유 가스로부터 플라즈마를 생성하고,
    생성한 상기 플라즈마에 의해 상기 배치대 상의 기판의 실리콘 산화막을 에칭 처리하고,
    상기 에칭 처리 후의 제전 처리에 있어서, 상기 제 1 고주파 전력을 인가한 후에, 제 2 고주파 전원으로부터 상기 제 1 고주파 전력의 주파수보다 낮은 주파수의 제 2 고주파 전력을 상기 배치대에 인가하는 에칭 처리 방법.
  2. 제 1 항에 있어서,
    상기 수소 함유 가스는 수소(H2) 가스이며,
    상기 불소 함유 가스는 사불화 탄소(CF4) 가스인
    에칭 처리 방법.
  3. 제 1 항에 있어서,
    상기 수소 함유 가스는 수소(H2) 가스이며,
    상기 불소 함유 가스는 삼불화 질소(NF3) 가스인
    에칭 처리 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배치대에 마련된 정전 척에 기판을 유지하고,
    상기 정전 척은, 티탄에 의해 형성되는
    에칭 처리 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배치대 상의 기판의 이면으로 공급하는 전열 가스의 압력을 2000Pa(15Torr) 이상으로 제어하는
    에칭 처리 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 칠러의 온도를 -60℃ 이하로 제어하는
    에칭 처리 방법.
  7. 삭제
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제전 처리에 있어서 상기 제 2 고주파 전력을 인가하고 있는 동안의 상기 제 1 고주파 전력을, 상기 제 2 고주파 전력을 인가하고 있지 않은 동안의 상기 제 1 고주파 전력보다 높게 하는
    에칭 처리 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 불소 함유 가스 및 상기 수소 함유 가스 중 상기 불소 함유 가스의 분압은, 상기 수소 함유 가스의 분압보다 낮은
    에칭 처리 방법.
  10. 배치대를 냉각하기 위하여 냉각 매체의 온도를 -20℃이하로 제어하는 칠러와,
    수소 함유 가스 및 불소 함유 가스를 공급하는 가스 공급원과,
    제 1 고주파 전력을 인가하는 제 1 고주파 전원과,
    상기 제 1 고주파 전력의 주파수보다 낮은 주파수의 제 2 고주파 전력을 인가하는 제 2 고주파 전원과,
    상기 배치대 상에서 기판을 유지하는 정전 척
    을 가지고,
    상기 제 1 고주파 전력에 의해, 상기 수소 함유 가스 및 불소 함유 가스로부터 플라즈마를 생성하고, 상기 플라즈마에 의해 기판 상의 실리콘 산화막을 에칭 처리하고,
    상기 에칭 처리 후에, 상기 제 1 고주파 전력을 인가한 후에, 상기 제 2 고주파 전력을 상기 배치대에 인가하여 제전 처리하는
    에칭 처리 장치.
KR1020150179025A 2014-12-25 2015-12-15 에칭 처리 방법 및 에칭 처리 장치 KR102033979B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-262859 2014-12-25
JP2014262859A JP6408903B2 (ja) 2014-12-25 2014-12-25 エッチング処理方法及びエッチング処理装置

Publications (2)

Publication Number Publication Date
KR20160078879A KR20160078879A (ko) 2016-07-05
KR102033979B1 true KR102033979B1 (ko) 2019-10-18

Family

ID=56165053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150179025A KR102033979B1 (ko) 2014-12-25 2015-12-15 에칭 처리 방법 및 에칭 처리 장치

Country Status (6)

Country Link
US (1) US9659789B2 (ko)
JP (1) JP6408903B2 (ko)
KR (1) KR102033979B1 (ko)
CN (1) CN105742148B (ko)
SG (1) SG10201510372PA (ko)
TW (1) TWI710021B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220008007A (ko) 2020-07-13 2022-01-20 (주)옵토레인 실리콘 기판의 금속촉매습식식각 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922806B2 (en) 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6568822B2 (ja) * 2016-05-16 2019-08-28 東京エレクトロン株式会社 エッチング方法
JP6820206B2 (ja) * 2017-01-24 2021-01-27 東京エレクトロン株式会社 被加工物を処理する方法
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6948181B2 (ja) 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
US10811267B2 (en) 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
US10766057B2 (en) 2017-12-28 2020-09-08 Micron Technology, Inc. Components and systems for cleaning a tool for forming a semiconductor device, and related methods
US10811275B2 (en) 2018-02-15 2020-10-20 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP6843089B2 (ja) * 2018-04-09 2021-03-17 東京エレクトロン株式会社 結露防止方法および処理装置
KR102554014B1 (ko) * 2018-06-15 2023-07-11 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2020177958A (ja) * 2019-04-15 2020-10-29 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11651969B2 (en) 2019-07-18 2023-05-16 Kioxia Corporation Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
JP2021028968A (ja) 2019-08-13 2021-02-25 東京エレクトロン株式会社 基板および基板処理方法
US11688609B2 (en) 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
TW202213502A (zh) 2020-08-12 2022-04-01 日商東京威力科創股份有限公司 蝕刻方法及電漿蝕刻裝置
KR20240006488A (ko) 2021-05-07 2024-01-15 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JPWO2022234640A1 (ko) 2021-05-07 2022-11-10
CN113421814B (zh) * 2021-06-18 2022-05-27 长江存储科技有限责任公司 一种半导体结构处理机台及操作方法、静电吸盘
JP2023032693A (ja) 2021-08-27 2023-03-09 東京エレクトロン株式会社 エッチング方法及びプラズマエッチング装置
CN114959888B (zh) * 2021-09-06 2023-11-10 江苏汉印机电科技股份有限公司 一种SiC外延薄膜的生产工艺
JP7385142B2 (ja) * 2021-11-01 2023-11-22 ダイキン工業株式会社 エッチングガス及びそれを用いたエッチング方法
CN116774518A (zh) * 2023-06-26 2023-09-19 广州新锐光掩模科技有限公司 改善光掩模表面静电的处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4769335B2 (ja) * 2008-05-30 2011-09-07 パナソニック株式会社 プラズマ処理装置および方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240635A (ja) * 1985-04-17 1986-10-25 Sanyo Electric Co Ltd ドライエツチング方法
US5259922A (en) * 1990-08-14 1993-11-09 Matsushita Electric Industrial Co., Ltd. Drying etching method
JP3013446B2 (ja) * 1990-12-28 2000-02-28 ソニー株式会社 ドライエッチング方法
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JP3277394B2 (ja) * 1992-12-04 2002-04-22 ソニー株式会社 半導体装置の製造方法
JPH06260449A (ja) * 1993-03-02 1994-09-16 Kobe Steel Ltd プラズマ処理装置
US5494522A (en) * 1993-03-17 1996-02-27 Tokyo Electron Limited Plasma process system and method
JPH0722393A (ja) 1993-06-23 1995-01-24 Toshiba Corp ドライエッチング装置及びドライエッチング方法
JPH09148418A (ja) * 1995-11-22 1997-06-06 Hitachi Ltd プラズマ処理方法および装置
JPH09219439A (ja) * 1996-02-13 1997-08-19 Kobe Steel Ltd 基板処理装置
JPH09298192A (ja) * 1996-03-04 1997-11-18 Sony Corp 半導体装置の製造装置および静電チャックからのウエハ脱着方法
US6280584B1 (en) * 1998-07-29 2001-08-28 Applied Materials, Inc. Compliant bond structure for joining ceramic to metal
US6346428B1 (en) * 1998-08-17 2002-02-12 Tegal Corporation Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing
US6184147B1 (en) * 1999-03-05 2001-02-06 United Microelectronics Corp. Method for forming a high aspect ratio borderless contact hole
US8048806B2 (en) * 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
CN1290156C (zh) * 2001-08-20 2006-12-13 东京毅力科创株式会社 干式显影方法
JP4278915B2 (ja) * 2002-04-02 2009-06-17 東京エレクトロン株式会社 エッチング方法
JP4295490B2 (ja) * 2002-11-15 2009-07-15 東京エレクトロン株式会社 処理装置並びに処理装置用のチラー制御方法及びチラー制御装置
US7072165B2 (en) * 2003-08-18 2006-07-04 Axcelis Technologies, Inc. MEMS based multi-polar electrostatic chuck
JP4701776B2 (ja) * 2005-03-25 2011-06-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP4593402B2 (ja) * 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
US8228658B2 (en) * 2007-02-08 2012-07-24 Axcelis Technologies, Inc. Variable frequency electrostatic clamping
US7675730B2 (en) * 2007-06-25 2010-03-09 Varian Semiconductor Equipment Associates, Inc. Techniques for detecting wafer charging in a plasma processing system
CN101884161A (zh) * 2007-12-20 2010-11-10 圣戈本陶瓷及塑料股份有限公司 静电卡盘以及形成方法
CN102160167B (zh) * 2008-08-12 2013-12-04 应用材料公司 静电吸盘组件
JP5563860B2 (ja) * 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
JP6085079B2 (ja) * 2011-03-28 2017-02-22 東京エレクトロン株式会社 パターン形成方法、処理容器内の部材の温度制御方法、及び基板処理システム
US8992792B2 (en) * 2012-07-20 2015-03-31 Applied Materials, Inc. Method of fabricating an ultra low-k dielectric self-aligned via
JP6035117B2 (ja) * 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9006106B2 (en) * 2013-03-14 2015-04-14 Applied Materials, Inc. Method of removing a metal hardmask
US8906810B2 (en) * 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
CN104241181B (zh) * 2013-06-08 2018-05-29 中微半导体设备(上海)有限公司 静电吸盘的制造方法，静电吸盘及等离子体处理装置
CN104241182B (zh) * 2013-06-08 2017-07-25 中微半导体设备(上海)有限公司 静电吸盘的制造方法，静电吸盘及等离子体处理装置
CN104078399B (zh) * 2014-07-25 2017-11-10 上海华力微电子有限公司 用于SiConi蚀刻的反应腔及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4769335B2 (ja) * 2008-05-30 2011-09-07 パナソニック株式会社 プラズマ処理装置および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220008007A (ko) 2020-07-13 2022-01-20 (주)옵토레인 실리콘 기판의 금속촉매습식식각 방법

Also Published As

Publication number Publication date
KR20160078879A (ko) 2016-07-05
SG10201510372PA (en) 2016-07-28
CN105742148B (zh) 2019-06-18
TW201640579A (zh) 2016-11-16
JP2016122774A (ja) 2016-07-07
US9659789B2 (en) 2017-05-23
TWI710021B (zh) 2020-11-11
JP6408903B2 (ja) 2018-10-17
US20160189975A1 (en) 2016-06-30
CN105742148A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
KR102033979B1 (ko) 에칭 처리 방법 및 에칭 처리 장치
EP3086359B1 (en) Etching method
US10707090B2 (en) Plasma etching method
US9865471B2 (en) Etching method and etching apparatus
US10692729B2 (en) Etching process method
US20200035496A1 (en) Plasma processing apparatus and plasma processing method
US10600654B2 (en) Etching process method
KR102663567B1 (ko) 플라즈마 에칭 방법
TWI685014B (zh) 蝕刻方法及蝕刻裝置
JP2007080982A (ja) エッチング方法、エッチング装置及び半導体装置の製造方法
US20170140923A1 (en) Etching method
US20150311045A1 (en) Dry cleaning method and plasma processing apparatus
JP7195113B2 (ja) 処理方法及び基板処理装置
KR20210000274A (ko) 에칭 방법 및 에칭 장치
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant