JP3013446B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP3013446B2
JP3013446B2 JP2416336A JP41633690A JP3013446B2 JP 3013446 B2 JP3013446 B2 JP 3013446B2 JP 2416336 A JP2416336 A JP 2416336A JP 41633690 A JP41633690 A JP 41633690A JP 3013446 B2 JP3013446 B2 JP 3013446B2
Authority
JP
Japan
Prior art keywords
etching
wafer
temperature
gas
ice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2416336A
Other languages
English (en)
Other versions
JPH04233728A (ja
Inventor
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2416336A priority Critical patent/JP3013446B2/ja
Priority to US07/816,383 priority patent/US5194118A/en
Publication of JPH04233728A publication Critical patent/JPH04233728A/ja
Application granted granted Critical
Publication of JP3013446B2 publication Critical patent/JP3013446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
いわゆる低温エッチングにおいてウェハ冷却温度の高温
化と対マスク選択性および対下地選択性の向上に関す
る。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、ドライエッチングの分野においても高異方性,
高速性,高選択性という諸要求をいずれかを犠牲にする
ことなく達成する技術が強く望まれている。エッチング
時のウェハ温度を0℃以下に制御しながらエッチングを
行う、いわゆる低温エッチングは、かかる背景から注目
される技術のひとつである。これは、ウェハを低温下に
保持することにより、深さ方向のエッチング速度をイオ
ン・アシスト効果により維持したまま、パターン側壁部
におけるラジカル反応を凍結または抑制してアンダカッ
ト等の形状不良を防止しようとする技術である。たとえ
ば、第35回応用物理学関連合講演会(1988年春季
年会)講演予稿集第495ページ演題番号28a−G−
2には、ウェハを−130℃に冷却し、SF6 ガスを用
いてシリコン・トレンチ・エッチングおよびn+ 型多結
晶シリコン層のエッチングを行った例が報告されてい
る。
【0003】
【発明が解決しようとする課題】しかしながら、低温エ
ッチングには実用化に向けて解決すべき課題も多い。そ
のひとつは、ウェハ冷却温度である。高異方性の達成を
ラジカル反応の凍結または抑制に頼ろうとすると、多く
の場合は液体窒素で達成されるレベルの低温が必要とな
る。たとえば単結晶シリコンや多結晶シリコンでは上述
のように−120〜130℃、レジスト材料では−10
0℃、タングステン・シリサイドでは−60℃程度の冷
却が行われている。このためには、周辺冷却系統として
も相応の冷却能力を有するものが必要となり、装置が大
型化したりコスト高となる等の問題がある。また、かか
る中低温域では反応生成物を側壁保護に用いることは知
られているものの、反応生成物の蒸気圧が低いためにこ
れがパターン側壁部に厚く堆積してパターン幅が増大す
るという懸念もある。さらに、冷却所要時間やエッチン
グ後に結露を防止するために行われる後加熱の所要時間
が延長して経済性やスループットを低下させる原因とも
なる。したがって、ウェハ冷却温度をより高温化し、室
温に近づけることが要望されている。
【0004】いまひとつの問題は、異なる材料層からな
る積層構造部をエッチングする場合のウェハ温度の設定
である。低温エッチングではエッチング種と被エッチン
グ材料との反応を一部抑制するわけであるから、エッチ
ング・ガスと被エッチング材料層との組合せにより高異
方性が達成される温度は微妙に変化する。したがって、
被エッチング材料層が単層である場合には単一の温度設
定でも構わないが、たとえばタングステン・シリサイド
層とDOPOS層が積層されてなるポリサイド膜の場合
には、両層の低温エッチングの最適温度に約60℃もの
開きがあるので、単一の温度設定では良好な異方性加工
は困難である。複数の温度設定を安定に行うには、装置
をマルチ・チャンバ化する等の対策が必要となるが、装
置の占有空間、ランニング・コスト、クリーン・ルーム
内のクリーン・ゾーンの維持費等を上昇させ、好ましく
ない。
【0005】そこで本発明は、低温エッチングにおける
ウェハ冷却温度を従来よりも室温に近づけることを可能
とし、さらに異なる材料層から構成される積層構造部の
エッチングにも単一の温度設定で対応できるドライエッ
チング方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、上述したよう
な目的を達成するため、Oを構成元素として有するガス
とHを構成元素として有するガスを含む混合ガスを用
い、被エッチング基体の温度を0℃以下に制御しながら
エッチングを行うドライエッチング方法において、プラ
ズマ放電により気相中に生成したH2Oを氷となしてパ
ターン側壁部に被着させることにより上記パターン側壁
部の保護をしつつエッチングを行い、エッチング終了
後、上記被エッチング基体の温度を室温近傍まで上昇さ
せることにより上記氷を除去するようにしたものであ
る。
【0007】また、本発明は、H2Oを含むエッチング
・ガスを用い、被エッチング基体の温度を0℃以下に制
御しながらエッチングを行うドライエッチング方法にお
いて、上記被エッチング基体の近傍で過飽和となるH2
Oを氷となしてパターン側壁部に被着させることにより
上記パターン側壁部の保護をしつつエッチングを行い、
エッチング終了後、上記被エッチング基体の温度を室温
近傍まで上昇させることにより上記氷を除去するように
したものである。
【0008】
【作用】本発明では、高異方性の達成をラジカル反応の
凍結または抑制に頼るという従来の発想を転換し、ウェ
ハ冷却温度は従来よりも高温域とし、気相中から堆積物
を生成するガスを積極的にエッチング・ガス系に添加す
るか、もしくは被エッチング材料層との反応生成物を堆
積させ得るようなエッチング・ガス系を使用することを
考えた。
【0009】ここで、本発明者が上記堆積物として着目
したのは氷(H2 O)である。水の露点と水分量につい
ては既に知られているところであり、露点が−20℃の
際の水分量は77ppm,露点が−40℃の際の水分量
は21ppmという具合に測定データが入手できる。露
点はエッチング系内の水蒸気の分圧が飽和水蒸気圧と等
しくなる時の温度であるから、たとえばウェハが−20
℃に冷却されているときにエッチング系内にa(ただし
a>77)ppmの水分が存在すれば、ウェハのごく近
傍においては約(a−77)ppmの水分が過飽和とな
り、ウェハもしくは冷却された他の部材の表面に氷とな
って凝結するはずである。この氷は、イオンの垂直入射
面においてはスパッタ除去されるが、パターンの側壁部
では除去されないため、側壁保護膜として機能し、異方
性形状の達成に寄与する。
【0010】したがって、本発明ではエッチング系内に
何らかの形で水を存在させることが必要となる。そのた
めの手段として、第1の発明ではOを構成元素として有
するガスとHを構成元素として有するガスとを含む混合
ガスを用い、プラズマ中でH2 Oを生成させる。また第
2の発明では、H2 Oを含むエッチング・ガスを使用す
る。いずれにしても、本発明によればラジカル反応が凍
結もしくは抑制される温度までウェハを冷却する必要が
なく、エッチング・ガスと被エッチング材料との組み合
わせとは無関係に、氷が堆積する温度にて異方性加工を
行うことができる。したがって、ウェハの冷却温度を従
来の低温エッチングよりも室温に近づけることが可能と
なる。しかも、通常のエッチングが行われる高真空下で
あれば、堆積した氷はウェハを若干加熱することにより
容易に蒸発除去することができるので、何らパーティク
ル汚染を招く虞れもない。また、本発明では氷をスパッ
タ除去できる程度の入射イオン・エネルギーがあれば異
方性加工が実現されるので、対下地選択性を向上させる
上で有利である。さらに、本発明は反応生成物の堆積を
利用するものではないため、氷は当然マスクの表面にも
堆積し、この堆積とイオンによるスパッタ除去とが競合
することになる。したがって、対マスク選択比が向上す
るというメリットもある。
【0011】
【実施例】以下、本発明の好適な実施例について説明す
る。ここで、実際のエッチング・プロセスの説明に先立
ち、まず本発明を実施するにあたり使用したエッチング
装置の構成例、およびその使用上の工夫や冷却系統の改
良点について、図1ないし図3を参照しながら説明す
る。なお、ここでは上記エッチング装置として有磁場マ
イクロ波プラズマ・エッチング装置を例示するが、使用
上の工夫および冷却系統の改良点は、平行平板型RIE
(反応性エッチング)装置やマグネトロンRIE装置
等、本発明で使用する他のエッチング装置についても該
当するものである。
【0012】図1(a)および(b)は、上記エッチン
グ装置の一構成例を示す概略断面図である。これは、E
CR(電子サイクロトロン共鳴)放電により生成する高
密度のプラズマを利用して各種の加工を行う装置であ
り、2.45GHzのマイクロ波を発生するマグネトロ
ン1、マイクロ波を導く矩形導波管2および円形導波管
3、上記マイクロ波を利用してECR放電により内部で
プラズマを生成させるための石英製のベルジャー4、上
記円形導波管3と上記ベルジャー4を周回するように配
設され875Gaussの磁場強度を達成できるソレノ
イド・コイル5、上記ベルジャー4に接続され図中矢印
A方向に高真空排気される反応室6、該反応室6と上記
ベルジャー4へ処理に必要なガスを矢印B1 ,B2 方向
から供給するガス導入管7、被エッチング基体であるウ
ェハ8を載置するウェハ載置電極9、該ウェハ載置電極
9にRFバイアスを印加するためのRF電源11等を基
本的な構成要素としている。さらに、上述の装置におい
て低温エッチングを可能とするために、上記ウェハ載置
電極9には装置外部に配設されるチラー等の冷却設備か
ら冷媒を導入し、図中矢印C1 ,C2 方向に循環させる
ための冷却配管12が埋設されている。
【0013】この装置の使用上の工夫とは、ベルジャー
4内で所定の処理を行った後に、図1(b)に示される
ようにウェハ8をピン10で上昇させてウェハ載置電極
9の冷却から熱的に切り離し、この状態で化学的に不活
性なガスを供給しながらプラズマ処理を行うことであ
る。ウェハ8を0℃以下に冷却しながら所定の処理を行
う低温エッチングにおいては、処理後のウェハ8を大気
中に取り出す際の結露防止が重要な技術的課題となって
いる。その対策として、従来からウェハ加熱用のステー
ジを別途設けたり、高温に加熱したガスをウェハに吹き
付ける等の提案がなされているが、いずれも既存の装置
ですぐに対応できるものではなかった。しかし、上述の
方法によればウェハ8のロード/アンロードの便宜を図
るために設けられているピン10を積極的に利用するの
みである。ウェハ8をウェハ載置電極9から離脱させれ
ば、ウェハ8の温度はプラズマ輻射熱により容易に加熱
されるので、ウェハ温度が室温近傍まで上昇したところ
で外部へ取り出せば良い。このとき、ウェハ載置電極9
も若干昇温されるので、ウェハ接触面9aに過剰に堆積
物が付着することはなく、またウェハ載置電極9の表面
等に付着した氷(本発明において側壁保護の役目を有す
る。)等も同時に除去することができる。
【0014】ところで、低温エッチングにおいてはウェ
ハ温度がエッチング反応の進行を左右する重要なパラメ
ータとなるため、特にウェハ冷却を行わない通常のエッ
チングに比べて正確な温度管理が必要となる。通常、上
記ウェハ8はクランプ等を用いてウェハ載置電極9に圧
接保持されるが、さらにその冷却効果を補うためウェハ
載置電極8の内部に冷却用ガスを導入するための冷却ガ
ス管13が埋設されている。この冷却ガス管13の端部
はウェハ8の背面に向けて開口されており、図示されな
いガス供給源から矢印D方向に送入される冷却用ガスが
流出されるようになされている。従来の装置では、この
冷却ガス管13が単にウェハ載置電極9をほぼ直線的に
貫通するのみで管路長が短いため、室温で導入される冷
却用ガスが電極温度と平衡となる前に流出し、十分な冷
却効果が得られないという問題があった。そこで今回使
用する装置においては、図示されるように冷却ガス管1
3をウェハ載置電極9内部で折り畳んだ構造とすること
により、冷却ガス管の管路を延長し、管壁とウェハ載置
電極の接触面積を増大させた。
【0015】あるいは、図2に示されるように、冷却ガ
ス管13aを螺旋型としても良い。さらに、ウェハ載置
電極9の内部構造上の制約から管路を長くできない場合
には、図3に示されるように冷却ガス管13bを従来ど
おり直線型とし、図示されない冷却ガス供給源からウェ
ハ載置電極9に至るまでの管路上の適当な部位に熱交換
器14を設けても良い。
【0016】次に、実際の幾つかのプロセス例について
説明する。 実施例1 本実施例は、本発明の第1の発明を適用し、O2 とH2
の混合ガスを用いてレジスト・パターンの加工を行った
例である。まず、被エッチング・サンプルとして、シリ
コン基板上にノボラック系ポジ型フォトレジストOFP
R−800(商品名;東京応化工業社製)を塗布してレ
ジスト層を形成し、さらに所定の形状にパターニングさ
れた酸化シリコンのマスクが形成されたウェハを作成
し、これを図1(a)に示される状態の有磁場マイクロ
波プラズマ・エッチング装置のウェハ載置電極9にセッ
トした。ここで、冷却配管12には外部のチラーからエ
タノール冷媒を循環させ、エッチング中のウェハ8の温
度が−40℃に維持されるようにした。また、冷却用ガ
スとしてはHeを流量10SCCMにて冷却ガス管13
から供給した。O2 流量50SCCM,H2 流量1SC
CM,ガス圧1.3Pa(10mTorr)、マイクロ
波パワー850W、RFバイアス・パワー10Wの条件
で上記レジスト層のエッチングを行った。
【0017】この過程では、ウェハ8のごく近傍におい
てはプラズマ放電により気相中に生成したH2 Oのうち
21ppmを越えた分がウェハ8も含めて装置内の冷却
された部材の表面に氷となって凝結する。このとき、O
+ ,O2 + 等のイオンが入射する面では氷はスパッタ除
去されるのでレジスト層のエッチングが進行するが、イ
オンの入射が少ないパターン側壁部では氷がラジカルの
攻撃に対する側壁保護の役目を果たした。したがって、
エッチング速度を低下させることなく異方性加工が実現
された。なお、ウェハ8上に効率良く氷を凝結させるた
めには、ウェハ載置電極9以外に低温冷却される部材を
極力減らす工夫をすれば良いことは言うまでもない。
【0018】このプロセスでは、イオンの入射面におい
て氷をスパッタ除去し得る程度のイオン入射エネルギー
があれば良いので、上述のように低いRFバイアス・パ
ワーで十分である。したがって、オーバーエッチング時
における下地のスパッタリングや損傷等も抑制すること
ができた。
【0019】エッチング終了後、図1(b)に示される
ようにピン10でウェハ8を上昇させ、Ar流量100
SCCM,ガス圧2.7Pa(20mTorr)、マイ
クロ波パワー850W、RFバイアス・パワー0Wの条
件で10秒間のプラズマ処理を行った。これによりウェ
ハ8は速やかに室温付近まで加熱され、大気中に取り出
しても表面に結露を生ずることはなかった。本発明で
は、ウェハ8の冷却温度が従来の一般的な低温エッチン
グにおけるよりも室温に近いので、加熱が上述のように
短時間で済み、スループットを低下させることはなかっ
た。また、ウェハ載置電極9には冷媒が循環されている
ものの、プラズマ輻射熱により若干昇温されるので、表
面に付着した氷も除去することができた。上記プラズマ
処理は、後述の各実施例でも上述の方法に準じて行う
が、以後、明細書中では特に言及しない。
【0020】なお、本発明は上述の実施例に何ら限定さ
れるものではなく、たとえばエッチング終了後のプラズ
マ処理用に供給するガスとしては、上述のArの他にも
エッチング反応系に影響しないガスを適宜使用すること
ができ、たとえば本実施例の反応系ではHe,N2 等を
使用しても良い。さらに、ウェハの補助冷却を行うため
の冷却用ガスも上述のHeに限られるものではなく、エ
ッチング反応に悪影響を与えない希ガス、あるいはエッ
チングに・ガスと同じ組成のガスを使用することができ
る。
【0021】実施例2 本実施例は、本発明の第2の発明を適用し、O2 に微量
のH2 Oを添加してなる混合ガスを用いてレジスト層の
加工を行った例である。実施例1と同様のウェハを図1
(a)に示される状態の有磁場マイクロ波プラズマ・エ
ッチング装置のウェハ載置電極9にセットし、ウェハ冷
却温度−40℃、O2 流量50SCCM,H2 O添加量
100ppm,ガス圧1.3Pa(10mTorr)、
マイクロ波パワー850W、RFバイアス・パワー10
Wの条件で上記レジスト層のエッチングを行った。ここ
で、上述のように微量のH2 Oは、流量として独立に制
御することは実際には困難であるため、予めO2 に不純
物として混入させる方法で供給した。
【0022】このエッチング過程では、ウェハ8近傍に
おいて約80ppmのH2 Oが過飽和となり、これが氷
となって側壁保護効果を発揮することにより、良好な異
方性形状が得られた。
【0023】なお、本発明におけるH2 Oの添加範囲は
1ppmを下限、ウェハの冷却温度における飽和水分量
を上限の目安として、適宜設定すれば良い。下限を1p
pmより低くするとウェハの極低温冷却が必要となり、
本発明において室温に近い温度域での低温エッチングを
目指した意味が薄れてしまう。
【0024】実施例3 本実施例は、本発明の第2の発明を適用し、SF6 に微
量のH2Oを添加してなる混合ガスを用いてゲート加工
を想定したDOPOS層の加工を行った例である。ま
ず、シリコン基板上に酸化シリコンからなるゲート酸化
膜とn+ 型のDOPOS層とが順次積層され、所定の形
状にパターニングされたフォトレジスト・マスクが形成
されてなるウェハを用意し、図1(a)に示される状態
の有磁場マイクロ波プラズマ・エッチング装置のウェハ
載置電極9にセットした。ウェハ冷却温度−40℃、S
6 流量50SCCM,H2 O添加量100ppm,ガ
ス圧1.3Pa(10mTorr)、マイクロ波パワー
850W、RFバイアス・パワー30Wの条件で上記D
OPOS層のエッチングを行った。ここでも実施例2と
同様、H2 Oは予めSF6 に混入させる方法で供給し
た。
【0025】このエッチング過程では、約80ppmの
2 Oが過飽和となるが、SFx + ,O+ ,O2 + 等の
イオンが入射する面では凝結した氷がスパッタ除去され
るのでDOPOS層のエッチングが進行した。また、−
40℃程度の冷却温度ではラジカル反応が抑制されるに
は至らないが、パターン側壁部は氷で保護されるため、
* (フッ素ラジカル)によりアンダカットが発生する
ことはなかった。さらに、この反応系では放電分解で発
生するO2 により被エッチング面に酸化膜が形成される
が、該酸化膜に対して高い反応性を有するF* がこれを
容易に除去するので、特にエッチング速度が低下する等
の問題は生じない。かかるエッチングにより、従来は−
120〜130℃もの低温が必要であったDOPOS層
の異方性加工が、わずか−40℃で達成された。
【0026】実施例4 本実施例は、本発明の第2の発明を適用し、SF6 に微
量のH2Oを添加してなる混合ガスを用いてシリコン・
トレンチ・エッチングを行った例である。まず、シリコ
ン基板上に所定の形状にパターニングされた酸化シリコ
ンのマスクが形成されたウェハを用意し、これを平行平
板型RIE装置のウェハ載置電極上にセットした。ウェ
ハ冷却温度−40℃、SF6 流量50SCCM,H2
添加量100ppm,ガス圧8Pa(60mTor
r)、RFパワー密度0.3W/cm2 の条件で上記シ
リコン基板のエッチングを行った。このエッチング機構
は、前述の実施例3とほぼ同様であり、良好な異方性形
状を有するトレンチが形成された。
【0027】実施例5 本実施例は、本発明の第2の発明を適用し、SF6 とH
Brにさらに微量のH2 Oを添加してなる混合ガスを用
いてゲート加工を想定したポリサイド膜の加工を行った
例である。まず、シリコン基板上に酸化シリコンからな
るゲート酸化膜を介してn+ 型DOPOS層とおよびタ
ングステン・シリサイド層(以下、WSix 層と称す
る。)とが順次積層されてなるポリサイド膜が形成さ
れ、該ポリサイド膜上に所定の形状にパターニングされ
たフォトレジスト・マスクが形成されてなるウェハを用
意した。このウェハを、図1(a)に示される状態の有
磁場マイクロ波プラズマ・エッチング装置のウェハ載置
電極9にセットした。ウェハ冷却温度−40℃、SF6
流量30SCCM,HBr流量20SCCM,H2 O添
加量100ppm,ガス圧1.3Pa(10mTor
r)、マイクロ波パワー850W、RFバイアス・パワ
ー10Wの条件で上記ポリサイド膜のエッチングを行っ
た。ここでも実施例2と同様、H2 Oは予めSF6 に混
入させる方法で供給した。
【0028】このエッチング過程では、約80ppmの
2 Oが過飽和となるが、SFx + ,Br+ ,B
2 + ,O+ ,O2 + 等のイオンが入射する面では凝結
した氷がスパッタ除去されるのでポリサイド膜のエッチ
ングが進行した。また、パターン側壁部は氷で保護され
るため、F* (フッ素ラジカル)によりアンダカットが
発生することはなかった。
【0029】従来、ポリサイド膜のエッチングは、積層
された2種類の材料層について最適なエッチング条件が
それぞれ異なっていることから、ドライエッチング技術
に新たな困難をもたらしてきた。特に、DOPOS層に
アンダカット等の形状異常が発生し易いため、WSix
層とDOPOS層との界面にてエッチング条件を切り換
える等の工夫が種々提案されている。しかし本発明は、
エッチング系内の水分量と露点との関係により一義的な
量で凝結する氷を利用して側壁保護を行っているため、
異なる種類の膜が積層されてなる多層膜のエッチングに
おいても単一の温度設定により良好な異方性加工を行う
ことができる。これは、本発明の重要なメリットであ
る。
【0030】実施例6 本実施例は、本発明の第2の発明を適用し、C3 8
微量のH2 Oを添加してなる混合ガスを用いて酸化シリ
コン層のエッチングを行った例である。まず、シリコン
基板上にCVD等の手法により酸化シリコン層が形成
し、さらにその上に所定の形状にパターニングされたフ
ォトレジスト・マスクが形成されてなるウェハを用意
し、これをマグネトロンRIE装置のウェハ載置電極に
セットした。ウェハ冷却温度−40℃、C3 8 流量5
0SCCM,H2 O添加量100ppm,ガス圧2Pa
(15mTorr)、RFパワー600Wの条件で上記
酸化シリコン層のエッチングを行った。
【0031】本実施例の効果は以上の5つの実施例とは
若干異なり、異方性加工が達成できる冷却温度の高温化
と言うよりは、むしろ対レジスト選択比の向上にある。
それは、酸化シリコン層のエッチングがイオン・アシス
ト反応にもとづいており、側壁保護の必要性が元来少な
いからである。このエッチング過程においても、約80
ppmのH2 Oが過飽和となり、氷がウェハ表面に凝結
する。ここで、被エッチング面である酸化シリコンの表
面ではイオン入射があること、およびエッチング種と酸
化シリコンとの反応熱によりウェハ温度が局部的に上昇
していること等の理由により、付着した氷は除去され易
い状態にある。これに対し、フォトレジスト・マスクの
表面では、反応熱が生成しないこと、およびプラズマ中
の水素とフォトレジスト材料との反応によってもH2
が生成すること等の理由により、氷が付着し易い状態と
なっている。したがって、対レジスト選択比が向上する
わけである。もちろん、パターン側壁部に付着した氷
は、炭素系ポリマーと共に側壁保護の役目を果たす。
【0032】以上、6種類のプロセス例について説明し
たが、本発明は何らこれらに限定されるものではなく、
エッチングに使用するガス,エッチング条件等は被エッ
チング材料や使用する装置に応じて適宜選択あるいは設
定すれば良い。たとえば、Oを構成元素として有するガ
スとしては、実施例1で述べたO2 の他、NO,N
2 ,N2 O等を使用することができる。また、Hを構
成元素として有するガスとしては、実施例1で述べたH
2の他、HCl,HF,HBr等のハロゲン化水素、C
4 ,C2 4 ,CH3 OH等の低分子の有機化合物、
およびNH3 等を使用することができる。
【0033】
【発明の効果】以上の説明からも明らかなように、本発
明の第1の発明および第2の発明によれば、共にエッチ
ング系内にH2 Oを存在せしめることにより、水分量と
露点との関係により氷をウェハ上に凝結させ、これを側
壁保護に利用する。したがって、従来の低温エッチング
よりもウェハ冷却温度を室温に近づけることができる。
また、異なる種類の材料層からなる多層膜構造部も単一
の温度における異方性加工が可能となる他、対下地選択
比および対レジスト選択比も向上させることができる。
凝結した氷は加熱や真空引きにより容易に蒸発除去で
き、何らパーティクル汚染を招く虞れはない。しかも、
本発明はエッチング装置の種類を選ばず、あらゆる種類
の低温エッチング・プロセスに適用できる。したがって
本発明は、微細なデザイン・ルールにもとづく半導体装
置の信頼性、およびその製造における経済性,生産性を
向上させるに極めて有効である。
【図面の簡単な説明】
【図1】本発明のドライエッチング方法を実施するにあ
たり使用される有磁場マイクロ波プラズマ・エッチング
装置の使用例を示す概略断面図であり、(a)は低温エ
ッチング中の使用状態、(b)は低温エッチング後のプ
ラズマ処理における使用状態をそれぞれ示す。
【図2】図1に示される有磁場マイクロ波プラズマ・エ
ッチング装置においてウェハ載置電極の他の構成例を示
す概略断面図である。
【図3】図1に示される有磁場マイクロ波プラズマ・エ
ッチング装置においてウェハ載置電極のさらに他の構成
例を示す概略断面図である。
【符号の説明】
8 ・・・ウェハ 9 ・・・ウェハ載置電極 10 ・・・ピン 13,13a,13b・・・冷却ガス管

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 Oを構成元素として有するガスとHを構
    成元素として有するガスを含む混合ガスを用い、被エッ
    チング基体の温度を0℃以下に制御しながらエッチング
    を行うドライエッチング方法において、 プラズマ放電により気相中に生成したH 2 Oを氷となし
    てパターン側壁部に被着させることにより上記パターン
    側壁部の保護をしつつエッチングを行い、エッチング終
    了後、上記被エッチング基体の温度を室温近傍まで上昇
    させることにより上記氷を除去する ことを特徴とするド
    ライエッチング方法。
  2. 【請求項2】 H2Oを含むエッチング・ガスを用い、
    被エッチング基体の温度を0℃以下に制御しながらエッ
    チングを行うドライエッチング方法において、 上記被エッチング基体の近傍で過飽和となるH 2 Oを氷
    となしてパターン側壁部に被着させることにより上記パ
    ターン側壁部の保護をしつつエッチングを行い、エッチ
    ング終了後、上記被エッチング基体の温度を室温近傍ま
    で上昇させることにより上記氷を除去する ことを特徴と
    するドライエッチング方法。
JP2416336A 1990-12-28 1990-12-28 ドライエッチング方法 Expired - Fee Related JP3013446B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2416336A JP3013446B2 (ja) 1990-12-28 1990-12-28 ドライエッチング方法
US07/816,383 US5194118A (en) 1990-12-28 1991-12-27 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2416336A JP3013446B2 (ja) 1990-12-28 1990-12-28 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH04233728A JPH04233728A (ja) 1992-08-21
JP3013446B2 true JP3013446B2 (ja) 2000-02-28

Family

ID=18524565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2416336A Expired - Fee Related JP3013446B2 (ja) 1990-12-28 1990-12-28 ドライエッチング方法

Country Status (2)

Country Link
US (1) US5194118A (ja)
JP (1) JP3013446B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8209778B2 (en) 2004-12-07 2012-07-03 Yamamoto Kogaku Co., Ltd. Headgear

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0729175A1 (en) * 1995-02-24 1996-08-28 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
JP3351183B2 (ja) * 1995-06-19 2002-11-25 株式会社デンソー シリコン基板のドライエッチング方法及びトレンチ形成方法
US5693241A (en) * 1996-06-18 1997-12-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Atmospheric pressure method and apparatus for removal of organic matter with atomic and ionic oxygen
FR2789804B1 (fr) * 1999-02-17 2002-08-23 France Telecom Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique
DE19910984C2 (de) * 1999-03-12 2001-05-10 Bosch Gmbh Robert Verfahren zur Herstellung von Polymerstrukturen auf einem Substrat mittels eines Ätzprozesses
JP3527901B2 (ja) * 2001-07-24 2004-05-17 株式会社日立製作所 プラズマエッチング方法
KR100425467B1 (ko) * 2001-09-29 2004-03-30 삼성전자주식회사 반도체소자를 위한 건식 식각방법
TW561515B (en) * 2001-11-30 2003-11-11 Tokyo Electron Ltd Processing device, and gas discharge suppressing member
JP3921234B2 (ja) * 2002-02-28 2007-05-30 キヤノンアネルバ株式会社 表面処理装置及びその製造方法
US7524431B2 (en) 2004-12-09 2009-04-28 President And Fellows Of Harvard College Lift-off patterning processing employing energetically-stimulated local removal of solid-condensed-gas layers
US7435353B2 (en) * 2004-12-09 2008-10-14 President And Fellows Of Harvard College Patterning by energetically-stimulated local removal of solid-condensed-gas layers and solid state chemical reactions produced with such layers
US20060166416A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Addition of ballast hydrocarbon gas to doped polysilicon etch masked by resist
US7465680B2 (en) * 2005-09-07 2008-12-16 Applied Materials, Inc. Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
US7749400B2 (en) * 2005-12-16 2010-07-06 Jason Plumhoff Method for etching photolithographic substrates
KR20080038503A (ko) * 2006-10-30 2008-05-07 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
JP4755963B2 (ja) * 2006-10-30 2011-08-24 株式会社東芝 半導体装置の製造方法
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP6449141B2 (ja) * 2015-06-23 2019-01-09 東京エレクトロン株式会社 エッチング処理方法及びプラズマ処理装置
JP2019179889A (ja) * 2018-03-30 2019-10-17 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
WO2022164760A1 (en) * 2021-01-29 2022-08-04 The Regents Of The University Of California Mask absorber layers for extreme ultraviolet lithography

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3773578A (en) * 1970-12-01 1973-11-20 Us Army Method of continuously etching a silicon substrate
US4028155A (en) * 1974-02-28 1977-06-07 Lfe Corporation Process and material for manufacturing thin film integrated circuits
US4207105A (en) * 1975-01-27 1980-06-10 Fuji Photo Film Co., Ltd. Plasma-etching image in exposed AgX emulsion
US4292384A (en) * 1977-09-30 1981-09-29 Horizons Research Incorporated Gaseous plasma developing and etching process employing low voltage DC generation
US4229247A (en) * 1978-12-26 1980-10-21 International Business Machines Corporation Glow discharge etching process for chromium
US4529860A (en) * 1982-08-02 1985-07-16 Motorola, Inc. Plasma etching of organic materials
JPS63128630A (ja) * 1986-11-19 1988-06-01 Hitachi Ltd 低温ドライエツチング装置
US4956043A (en) * 1987-05-25 1990-09-11 Hitachi, Ltd. Dry etching apparatus
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8209778B2 (en) 2004-12-07 2012-07-03 Yamamoto Kogaku Co., Ltd. Headgear

Also Published As

Publication number Publication date
US5194118A (en) 1993-03-16
JPH04233728A (ja) 1992-08-21

Similar Documents

Publication Publication Date Title
JP3013446B2 (ja) ドライエッチング方法
JP3259380B2 (ja) 半導体装置の製造方法
US5380397A (en) Method of treating samples
US5266154A (en) Dry etching method
JP3044824B2 (ja) ドライエッチング装置及びドライエッチング方法
JP3220992B2 (ja) ドライエッチング方法
TWI684201B (zh) 被處理體之處理方法
JPH04257227A (ja) 配線形成方法
JP3018532B2 (ja) ドライエッチング方法
JPH0722393A (ja) ドライエッチング装置及びドライエッチング方法
JP2002299316A (ja) プラズマ処理方法
JPH10116822A (ja) ドライエッチング装置およびドライエッチング方法
JP3263852B2 (ja) プラズマ装置およびこれを用いたドライエッチング方法
JP3072651B2 (ja) 半導体装置の製造方法およびチャンバ・システム
JP3225559B2 (ja) ドライエッチング方法
JP3303375B2 (ja) ドライエッチング方法
JP3038984B2 (ja) ドライエッチング方法
JPH1180961A (ja) プラズマ処理装置およびプラズマ処理方法
JP3120513B2 (ja) ドライエッチング方法
JP2855898B2 (ja) ドライエッチング方法
JP2684868B2 (ja) ドライエッチング方法
JPH0491432A (ja) マグネトロンrie装置
JPH09260350A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
JPH0653185A (ja) ドライエッチング方法
JPH04369835A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees