JPH0491432A - マグネトロンrie装置 - Google Patents

マグネトロンrie装置

Info

Publication number
JPH0491432A
JPH0491432A JP20552590A JP20552590A JPH0491432A JP H0491432 A JPH0491432 A JP H0491432A JP 20552590 A JP20552590 A JP 20552590A JP 20552590 A JP20552590 A JP 20552590A JP H0491432 A JPH0491432 A JP H0491432A
Authority
JP
Japan
Prior art keywords
chamber
etching
wafer
mounting position
magnetron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20552590A
Other languages
English (en)
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20552590A priority Critical patent/JPH0491432A/ja
Publication of JPH0491432A publication Critical patent/JPH0491432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造プロセスに用いられるマグ
ネトロンRIE装置に関し、更に詳しくは、Sin、を
はじめとするシリコン化合物のエツチングに用いられる
マグネトロンRIE装置に係わる。
[発明の概要] 本発明は、マグネトロンRIE装置において、マグネト
ロン放電に晒される、ウェハ載置位置の近傍の部材を弗
素を含む樹脂で形成した第1のエツチングチャンバと、
マグネトロン放電に晒される、ウェハ載置位置の近傍の
部材を炭素を含む材料で形成した第2のエツチングチャ
ンバと、を備えることにより、 高スループツトが確保でき、チャンバ内にパーティクル
が付着するのを防止し、しかもシリコン基板との高選択
比を確保し得るようにしたものである。
[従来の技術及び発明が解決しようとする課題]ULS
I、VL、SI等の製造プロセスのエツチングにおいて
は、基板の大径化やデザインルールの微細化が進むに従
って、基板処理面内の均一性のため、装置がバッチ式か
ら枚葉式に変わりつつある。この場合、バッチ式と同様
の生産性(スループット)を維持するには、1度の処理
枚数が少ない分、エツチング速度を高くしなければなら
ず、従来の反応性イオンエツチング(RI E)よりも
高密度なプラズマを形成する手段として、ECR放電を
利用したμ波プラズマエツチング装置やマグネトロンR
IE装置が開発され実用化されてきている。特に、下地
シリコン基板上の5iOp膜のようなシリコン化合物の
エツチングは、イオンアシスト反応を主とするため、エ
ッヂレートの高速化にはマグネトロンRIEの利用が有
効となる。
上記マグネトロンRIE装置で5iftをエツチングす
る場合には、反応ガスとして例えばC,F’。
のような高次フロンガスが用いられる。
しかしながら、マグネトロンRIEとはいえ高速化には
限界があり、従来のバッチ処理で得られていたスループ
ットを現状の枚葉処理装置で達成するまでには至ってい
ない。
また、従来のS i OyRI gで使われているガス
系をマグネトロンRIEにそのまま用いると、マグネト
ロン放電によってガスの解離が促進されるために、Fラ
ジカルの生成量の増加に伴なって下地シリコンとの選択
比が高く得られないという問題がある。
したがって、デバイスで要求される高りt選択比の確保
のためには、堆積性ガスの添加が不可欠となっており、
処理中のパーティクルの発生を防止する上で、エツチン
グ・チャンバのクリーニングを頻繁に行なう必要が生じ
ている。
こうしたなか、堆積性ガスの添加を極力抑えた、クリー
ニング・プロセスでの高速・高選択比SiO,エツチン
グの実現が切望されている。
本発明は、5iOtをはじめとするシリコン化合物のエ
ツチングを低圧マグネトロンRIEで行なう場合に、ス
ループット向上のだめのエッチレートの高速化と堆積性
ガスの添加を用いないクリーンプロセスでの高りt選択
比化を実現させる手段を提供するものである。
[課題を解決するための手段] そこで、本発明は、マグネトロン放電に晒される、ウェ
ハ載置位置の近傍の部材を弗素を含む樹脂で形成した第
1のエツチングチャンバと、マグネトロン放電に晒され
る、ウェハ載置位置の近傍の部材を炭素を含む材料で形
成した第2のエツチングチャンバと、を備えることを、
その解決手段としている。
[作用] 第1のエツチングチャンバにおいては、ウェハ載置位置
の近傍の部材が入射イオンによるスパッタリングによっ
て、例えば、CFx’イオンのようなSto、のエッチ
ャントを供給することで、高速のエッチレートが得られ
る。
また、第2のエツチングチャンバにおいては、ウェハ載
置位置の近傍の部材が入射イオンによるスパッタリング
によって選択性を得るのに必要なカーボンの供給を行な
う。このため、堆積性ガスの添加を必要としないで下地
シリコンとの高選択比を確保した5iftエツヂングが
可能となる。
[実施例] 以下、本発明に係るマグネトロンR■E装置の詳細を図
面に示す実施例に基づいて説明する。
本実施例に係るマグネトロンRIE装置は、第1図に示
すように、第1チヤンバ1と第2チヤンバ2とから構成
され、両チャンバ1.2の間にはゲートバルブ3が介在
されている。また、第1チヤンバ1側にはウェハ4を供
給するロード室5がゲートバルブ6を介して設けられて
いる。一方、第2チヤンバ2側には、ゲートバルブ7を
介してウェハ4が排出されるアンロード室8が設けられ
ている。
第1ヂヤンバl内には、高周波RF電源9が接続された
カソード電極10が配設されている。このカソード電極
IO上にはウェハ4が載置され、また、載置されたウェ
ハ4の上周縁部には電極カバー11が設けられている。
そして、この電極カバー11は、PTFBなどの弗素樹
脂で形成されており、当該電極カバー11には、本出願
人に依り出願された特願平1−31572号に係る冷却
機構が内蔵されている。また、第1チャンバl上部には
マグネット12が配設されている。
次に、第2チヤンバ2内には、低周波RF電源13に接
続されたカソード電極I4が配設され、このカソード電
極14の上にはウェハ4が載置されるようになっている
。このように載置されたウェハ4の上周縁部には、炭化
ケイ素(SiC)。
ポリカーボネイト(ポリ炭酸エステル)等の弗素を含有
せずカーボンを主な構成元素とする材料で形成された電
極カバー15が配設されている。また、第2チヤンバ2
の上部にも、第1チヤンバ1と同様にマグネット16が
配設されている。
なお、ロード室5.第1ヂャンバ1.第2ヂャンバ2.
アンロード室8相互へのウェハ4の移動。
搬送は、図示しない搬送機構により行なわれる。
斯るマグネトロンRIE装置を用いて、シリコン基板上
のStow膜をエツチングする方法を以下説明する。
先ず、第2図(A)に示すように、拡散層18が形成さ
れているシリコン基板のような基板17上全面に、シリ
コン化合物系からなる被エツチング膜としてのS i 
Oを膜19を形成し、この被エツチングSiO,膜19
の上に、フォトリソグラフィの技法で、基板17の拡散
層18と対応する部分に開口20aを有するレジストパ
ターン20を形成する。
次に、マグネトロンRIEにより、■第1チャンバI内
の第1ステツプのエツチングと、■第2チャンバ2内の
第2ステツプのエツチングとを行う。
■第1ステップのエツチングでは、例えば03F8など
の高次フロンガスを原料ガスとして、パワー密度を1.
3W/cm’以上に設定し、第2図(B)に示すように
、レジストパターン4をマスクとして、Stow膜19
全1917の拡散層18が露出する直前までエツチング
して、Sto。
膜19に孔21を形成する。具体的には、この第1ステ
ツプのエツチングにおいては、Sin、膜19に、エツ
チング深さのばらつき±3〜5%を加味しつつ、5iO
t膜19の例えば5000人の厚さの90〜98%の深
さを有する孔21を形成した。この第1ステツプのエツ
チングの具体的な条件は、 原料ガス : C3F@  46SCCM圧力   :
2Pa パワー密度: 2.76W/Cm” 磁場   :100G(基板17上で)とした。この第
1ステツプのエツチングにおいては、弗素樹脂で形成さ
れた電極カバー11が入射イオンによるスパッタリング
により原料ガスの解離以外にもStowのエッチャント
CF、’イオンを供給するため、高速エッチレートを達
成する。
なお、RF電源は、通常用いられている13.56 M
 Hzを用いた。
■次に、ウェハ4を真空を保持したまま、第2チヤンバ
2に搬送する。ここでは、カソード電極カバーにSiC
,ポリカーボネイト(ポリ炭酸エステル)等の弗素を含
有せず、カーボンを主な構成元素とする素材のものを用
いるため、入射イオンによるスパッタリングによって選
択性に必要なカーボンの供給が行なわれる。これにより
、堆積性ガスの添加をせずとも、下地Siとの高選択比
を確保した5iOyエツチングが可能となる。さらにこ
こでは、RF電源に2 M Hz以下の低周波数のもの
を用いる。そうすることでイオンの追従性を良くし、あ
る程度まで印加RFパワーを下げても、入射イオンエネ
ルギーを高く維持できる様になる。すなわち、同じSt
owエッチレートを得るために必要なRFパワーが高周
波電源に比べて低めに設定できるので、Fラジカルまで
の解離を抑制した高速5topエツチングが可能となり
、下地Sfとの選択比がより一層高くとれる。
したがって、低圧マグネトロンRIEを用いた5iOy
エツヂングにおいて堆積性ガスの添加をせずとも高いS
i選択比が得られる様になり、クリーン・プロセスが確
立できる。
なお、ここでは基板ダメージとの兼ね合いもあり、RF
パワーはあまり高く設定できない。そのため、電極カバ
ー15の熱変形はあまり問題とならないが、第1チヤン
バと同様に、電極カバーに冷却機構を設けることが望ま
しい。
この第2ステツプのエツチングの具体的な条件は、 原料ガス : CHF35011CCM圧力   :2
Pa パワー密度:0.9W/cm” 磁場   :100G(基板17上で)とした。
この第2ステツプのエツチングにより、第2図Cに示す
ように、レジストパターン20をマスクとして5iOy
膜19の孔21底部に残った部(残部)19aを、基板
1’7の拡散層18が露出するまでオーバーエツチング
を含むエツチングを行って、SiO2膜19にコンタク
トホール22を形成する。
本発明の採用により、低圧マグネトロンRIEを用いた
Si化合物のエツチングを実用化する際に問題となって
いた欠点を解決し、高スループツトの確保とパーティク
ル・フリー・プロセスでの高Si選択比の確保が達成さ
れる。
以上に、具体例を用いて本発明の説明を行なったが、発
明の主旨を逸脱しない限り、これ以外の様々な形態をと
り得る。
例えば、上記実施例においては、ウェハ載置位置の近傍
の部材として電極カバー11.15に適用したが、他の
部材に適用してもよく、更には、新たに配設しても勿論
よい。
また、第1チヤンバでは、Hを含まない弗素系ガスを用
いて高RFパワー印加で下地直前までエツチングし、残
りは第2チヤンバにてHを含有する弗素系ガスを用いて
低RFパワー印加でエツチングを行なってもよい。
[発明の効果] 以上の説明から明らかなように、本発明に係るマグネト
ロンRIE装置によれば、シリコン化合物のエツチング
において実用化に見合う高スループツトを確保できる効
果がある。
また、パーティクルの発生を防止すると共に、シリコン
との高選択比が確保できる効果がある。
【図面の簡単な説明】
第1図は本発明に係るマグネトロンRIE装置の実施例
を示す説明図、第2図(A)〜(C)は実施例の断面図
である。 1・・・第1チヤンバ、2・・・第2チヤンバ、4・・
・ウェハ、11・・・電極カバー 15・・・電極カバ
ー 17・・・基板(シリコン)、19・・・5iOz
膜。

Claims (1)

    【特許請求の範囲】
  1. (1)マグネトロン放電に晒される、ウェハ載置位置の
    近傍の部材を弗素を含む樹脂で形成した第1のエッチン
    グチャンバと、 マグネトロン放電に晒される、ウェハ載置位置の近傍の
    部材を炭素を含む材料で形成した第2のエッチングチャ
    ンバと、を備えることを特徴とするマグネトロンRIE
    装置。
JP20552590A 1990-08-02 1990-08-02 マグネトロンrie装置 Pending JPH0491432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20552590A JPH0491432A (ja) 1990-08-02 1990-08-02 マグネトロンrie装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20552590A JPH0491432A (ja) 1990-08-02 1990-08-02 マグネトロンrie装置

Publications (1)

Publication Number Publication Date
JPH0491432A true JPH0491432A (ja) 1992-03-24

Family

ID=16508329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20552590A Pending JPH0491432A (ja) 1990-08-02 1990-08-02 マグネトロンrie装置

Country Status (1)

Country Link
JP (1) JPH0491432A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6994769B2 (en) * 2002-06-28 2006-02-07 Lam Research Corporation In-situ cleaning of a polymer coated plasma processing chamber
KR100587039B1 (ko) * 1999-11-18 2006-06-07 주식회사 하이닉스반도체 반도체 장치의 콘택홀 형성방법
KR100575335B1 (ko) * 1998-10-27 2006-08-11 주식회사 하이닉스반도체 반도체 메모리 소자의 콘택 홀 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575335B1 (ko) * 1998-10-27 2006-08-11 주식회사 하이닉스반도체 반도체 메모리 소자의 콘택 홀 형성 방법
KR100587039B1 (ko) * 1999-11-18 2006-06-07 주식회사 하이닉스반도체 반도체 장치의 콘택홀 형성방법
US6994769B2 (en) * 2002-06-28 2006-02-07 Lam Research Corporation In-situ cleaning of a polymer coated plasma processing chamber

Similar Documents

Publication Publication Date Title
KR100810773B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US6235640B1 (en) Techniques for forming contact holes through to a silicon layer of a substrate
US5759360A (en) Wafer clean sputtering process
US8449785B2 (en) Substrate processing method
KR20020070255A (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
JPH09129612A (ja) エッチングガス及びエッチング方法
JP2008078515A (ja) プラズマ処理方法
KR102363778B1 (ko) 에칭 방법
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
KR20020041447A (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
TW202029284A (zh) 蝕刻方法及基板處理裝置
US7517468B2 (en) Etching method
JPH07335570A (ja) プラズマ処理における基板温度制御方法
JP2005039004A (ja) プラズマエッチング装置およびプラズマエッチング方法
US7608544B2 (en) Etching method and storage medium
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
US9721766B2 (en) Method for processing target object
JPH0491432A (ja) マグネトロンrie装置
JPH0697127A (ja) 配線形成方法
JPH10116822A (ja) ドライエッチング装置およびドライエッチング方法
JP2001127040A (ja) エッチング方法
JP3892744B2 (ja) 半導体素子の製造方法
JPH05144779A (ja) シリコン酸化膜のドライエツチング方法