JPH04369835A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH04369835A
JPH04369835A JP14703291A JP14703291A JPH04369835A JP H04369835 A JPH04369835 A JP H04369835A JP 14703291 A JP14703291 A JP 14703291A JP 14703291 A JP14703291 A JP 14703291A JP H04369835 A JPH04369835 A JP H04369835A
Authority
JP
Japan
Prior art keywords
etching
layer
frequency
bias
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14703291A
Other languages
English (en)
Inventor
Seiichi Fukuda
誠一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14703291A priority Critical patent/JPH04369835A/ja
Publication of JPH04369835A publication Critical patent/JPH04369835A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造プロ
セスに用いられるドライエッチング方法に関し、更に詳
しくは多層レジストの下層有機材料層のドライエッチン
グに係わる。
【0002】
【従来の技術と発明が解決しようとする課題】近年、V
LSI,ULSIの高集積化に伴い、選択エッチング等
の際にマスクとなる多層レジストをより微細でしかも正
確に加工する必要性が高まっている。そして、それに応
じるものとして注目されているのが、所謂多層レジスト
プロセスである。
【0003】多層レジストプロセスは、微細加工したい
基板上あるいは基板の上の膜上に表面の段差を覆いつく
し、しかもすべての場所において下地に対するエッチン
グに耐え得る厚さの例えばレジストからなる第1の層(
下層有機材料層)を形成し、この第1の層上にそれより
も相当に薄い例えばSiO2からなる第2の層(中間層
)を形成し、次いでパターン形成用のレジストからなる
第3の層を形成し、次いで、パターン形成用の第3の層
を露光し、現像することによりパターニングし、その後
、第3の層及び第2の層をマスクとして第1の層をエッ
チングするものである。
【0004】しかし、このとき第1の層であるレジスト
パターン形成用エッチング条件は有機膜であるレジスト
とエッチングガスからの反応種である酸素ラジカルの燃
焼反応に起因するアンダーカットを抑制するため、物理
的な反応、言い換えるとスパッタ反応を強めた条件とし
なくてはならない。従って、所謂低圧高Vdcといわれ
るイオン主体の反応を起こし易いエッチング条件が多層
レジストのドライエッチング現像には不可欠なわけであ
る。
【0005】ところが、このようなエッチング条件の採
用は、ドライエッチング現像を伴う多層レジストプロセ
スの実用化を防げる主因ともなっている。これは上記し
たエッチング条件で引き起こされるスパッタ反応によっ
て、オーバーエッチング時に、微細加工したい基板ある
いは基板上の膜からのスパッタ物がパターン側壁に再付
着してしまい、その再付着物の除去が困難となるからで
ある。
【0006】このような現象は(篠原,佐藤、1986
年春季応用物理学会予稿集2p−Q−8第542頁)で
も報告されており周知のところである。この再付着の防
止,抑制には、入射イオンエネルギーの低減が最も効果
的であるのは明白だが、エッチングガスをO2とする従
来技術では、その反応性から考えてアンダーカットの発
生を防げない。このため、入射イオンエネルギーの抑制
とアンダーカット防止を両立する多層レジストのドライ
エッチング現像法が切望されており、各種の対応策が発
表されている。
【0007】代表的なものとしては、 (1)N2ガスを用いたプロセス(I.Higashi
  and  T.Arikado  Proc.of
  5th  Dry  Process  1983
,41)(2)ECRを用いた超低圧プロセス(山田,
江畑、昭和63年春季応用物理学会予稿集28p−G−
12  1988,502) (3)低温エッチング(川本,辻本、昭和63年春季応
用物理学会予稿集28a−G−4  1988,496
)等が挙げられる。
【0008】上記(1)は、有機物とラジカル反応がお
こりにくいN2を用いる事で低入射イオンエネルギーで
の異方性加工を達成したものであるが、逆にこの低反応
性が低エッチレートとなる問題を生じている。
【0009】上記(2)は、10−4Torr〜10−
5Torr台の圧力でのエッチングによってラジカルを
減らし、イオンのみでのエッチングを可能にしているわ
けだが、イオン化率から考えて、イオンのみではやはり
エッチレートが確保できない。また、大型の真空ポンプ
が必要になるという装置上の制約や、10−5Torr
台での圧力制御可能な装置がまだ無い等の問題がある。
【0010】上記(3)は、低温下でのラジカル反応凍
結によって問題解決をはかるもので、原理的に優れた方
法といえるが、量産装置への対応には真空シール材,温
度の制御性,結露対策等に問題が残る。
【0011】以上の様な問題点を解決するため、(4)
CClXで側壁保護を行なう、O2/Cl2系ガスを用
いた低温レジストエッチング法 (5)NH3を用いた低温レジストエッチング法(6)
CBrXで側壁保護を行なう、O2/Br系ガスを用い
たレジストエッチング法 などが提案されている。これらのプロセスは、反応生成
物の実用的な温度領域での堆積物を側壁保護膜に利用す
るために、ある程度のエッチレートを確保した上で、低
Vdc下での異方性加工を達成してる。しかし、本来、
多層レジスト法は基板の段差が大きく、ステッパーでの
露光が不可能な状況での代用策であるため、長時間のオ
ーバーエッチングが必要であり、上記対策を構じたとし
ても、基板スパッタ物の再付着を完全に防止することが
困難である。
【0012】そこで、基板または基板上の薄膜をエッチ
ング可能なガスを添加し、レジストパータン側壁部への
スパッタ物の再付着を抑制する方法等も提案されている
(特開平2−244718号公報)。
【0013】しかしながら、最近の著しい薄膜化の進ん
だデバイス構造では、基板または基板上の薄膜への影響
が無い加工方法が望ましく、オーバーエッチングを行な
ってもスパッタ物の再付着を生じない、より実用的な多
層レジストプロセスが求められている。
【0014】そこで、本発明は、このような従来の問題
点に着目して創案されたものであって、多層レジストの
下層有機材料層の現像加工に際して、基板、又は基板上
の薄膜等の下地からのスパッタ物がレジストパターン側
壁部へ再付着するもの抑制するドライエッチング方法を
得んとするものである。
【0015】
【課題を解決するための手段】そこで、本発明は、多層
レジストの下層有機材料層のドライエッチング方法にお
いて、相対的に低い周波数のRFバイアスを用いてエッ
チングする工程と、相対的に高い周波数のRFバイアス
を用いてエッチングする工程とを順次施すことを、その
解決方法としている。
【0016】
【作用】下層有機材料層を、相対的に低い周波数のRF
バイアスを用いてエッチングした場合、RFバイアスの
パワーが同じならば、相対的に高い周波数のRFバイア
スを用いてエッチングした場合に比べて、RF電界に対
するイオンの追従性が高くなる。このため、下層有機材
料層へのイオン衝撃は高くなって、スパッタ作用が大き
くなり、従ってエッチングレートも高い。
【0017】次に、相対的に高い周波数のRFバイアス
を用いてエッチングした場合、RF電界に対するイオン
の追従性が低くなり、スパッタ作用は抑制される。この
ため、例えばオーバーエッチング時に、相対的に高い周
波数のRFバイアスを用いたエッチングに切り換えるこ
とにより、露出した被処理物層(下地)のスパッタによ
り、レジストパターン側壁に再付着が付着するのを抑制
することができる作用がある。
【0018】特に、周波数が13.56MHzより低い
RFバイアスを用いたエッチングでは、高いエッチング
レートを確保することが可能となり、次に27.12M
Hzより高い周波数のRFバイアスを用いてエッチング
することにより、スパッタ作用を充分に抑えたエッチン
グが可能となり、再付着物のレジストパターン側壁への
付着を防止する。
【0019】
【実施例】以下、本発明に係るドライエッチング方法の
詳細を図面に示す実施例に基づいて説明する。
【0020】先ず、本実施例においては、図1に示すよ
うに、被処理物であるシリコン基板1の表面に、例えば
ポジ型のレジストから成る、下層有機材料層としての第
1の層2を、シリコン基板1の表面に形成されている段
差部3を覆いつくして表面が平坦になるように厚く形成
する。次に、この第1の層2の上に、例えばSOG(S
pin−On−glass)でなる、中間層としての第
2の層4をスピンコートして形成し、さらに、第2の層
4上にフォトレジストで成る、上層としての第3の層5
を形成する。これら第1の層2,第2の層4,第3の層
5によって多層レジスト6が構成される。そして、第3
の層5は、パターン形成用のレジスト層であり、微細な
パターンを形成するために、例えば0.5μm程度に薄
く形成される。また、中間層である第2の層4も、例え
ば0.1μmというように非常に薄く形成される。なお
、図中7は、シリコン基板1の段差部3の低い方の下部
表面であり、8は段差部3の高い方の上部表面を表わし
ている。
【0021】次に、パターン形成用レジスト層である第
3の層5に対して、例えば光,電子あるいはX線により
露光処理を施し、その後、現像処理を施して、図2に示
すようにパターニングする。
【0022】そして、パターニングした第3の層5をマ
スクとして、中間層である第2の層4をエッチングして
、図3に示すように、パターン化する。この第2の層4
のエッチングは、例えば反応性イオンエッチング(RI
E)により、例えば以下のエッチング条件で行なう。
【0023】○反応ガス及びその流量 CHF3…50SCCM ○圧力…30mTorr ○RFパワー…0.2W/cm2 次に、図6に示すように有磁場マイクロ波エッチング装
置を用いて2段階のエッチングを行なう。先ず、上記し
た工程で多層レジストパターンが形成されたシリコン基
板1を、同図に示す有磁場マイクロ波エッチング装置の
石英から成るエッチング室9内の支持台10の上に載置
し、第3の層5及び第2の層4をマスクとして、第1の
層2をエッチングする。このとき、シリコン基板1の段
差部3の上部表面8が露出するまでは、同エッチング装
置の例えば、周波数が800KHz〜2MHzのRF発
振器17をスイッチ16を閉じて使用する。そして、上
部表面8が露出した後は、スイッチ16を開き、スイッ
チ15を閉じて、例えば周波数が27.12MHz〜1
00MHzのRF発振器18を使用して、所謂オーバー
エッチングを下部表面7が露出するまで行なう。
【0024】上記した2段階のエッチングの条件を以下
に示す。
【0025】第1段階のエッチング(上部表面8が露出
するまで) ○エッチングガス及びその流量 酸素(O2)…20SCCM ○圧力…2mTorr ○マイクロ波(2.45GHz)電力…800W○RF
バイアスの周波数…800KHz〜2MHz○RFバイ
アスのパワー…50W 第2段階のエッチング(上部表面8が露出した後、下部
表面7が露出するまで) ○エッチングガス及びその流量 酸素(O2)…10SCCM ○圧力…1mTorr ○マイクロ波(2.45GHz)電力…800W○RF
バイアスの周波数…27.12MHz〜100MHz ○RFバイアスのパワー…30W このように、第1の層(下層有機材料層)2のエッチン
グを上記したように2段階で行なうと、図4に示すよう
に、マスク側壁にスパッタによる再付着物(本実施例で
はSi系の再付着物)が付くことがない。これは、RF
電界に対するイオンの追従性は同パワーの場合ならば、
周波数が高いほど悪くなる。すなわち(電子に対して)
重いイオンはRF一周期の間に動く距離が少なくなり、
電界からのエネルギーを受けることが困難になると考え
られる。従って、上記実施例の様に第2段階のエッチン
グ(オーバーエッチング)時に周波数を高くすることに
より、単に低いバイアスにするよりも、イオン衝撃を低
く抑えることが可能となる。従って、下地基板からのス
パッタを抑制することができ、パターニングされた第1
の層2の側壁部に付着する再付着物を抑制することがで
きる。
【0026】なお、図4に示したように、第3の層5は
、上記エッチングによって消失し、第2の層4が露出し
た状態となっている。このため、最後にレジストマスク
が不要となった場合には図5に示すように、第2の層4
を例えばフッ化水素(HF)水溶液によるウェットエッ
チングや、又は無水HFガス,HF/H2O蒸気等によ
ってエッチング除去する。
【0027】以上、実施例について説明したが、本発明
は、これに限定されるものではなく、構成の要旨に付随
する各種の設計変更が可能である。
【0028】例えば、上記実施例においては、上記した
2段階エッチングを、図6に示す有磁場マイクロ波エッ
チング装置を用いて行なったが、図7に示すようなマグ
ネトロンRIE装置を用いて行なってもよい。以下に、
このマグネトロンRIE装置を用いた場合の第1の層(
下層有機材料層)2のエッチング方法を説明する。
【0029】先ず、図3に示すように、第2,第3の層
4,5がパターン化されたシリコン基板1を図7に示す
マグネトロンRIE装置のエッチング室19の内部の支
持台2上に置く。なお、このエッチング室19の内壁表
面は、アルマイト加工されたアルミニウム合金から成っ
ている。
【0030】次に、第3,第2の層5,4をマスクとし
て、2段階のエッチングを行なう。このとき、上部表面
8が露出するまでは、エッチング装置の例えば周波数が
2MHz〜13.56MHzのRF発振器24をスイッ
チ23を閉じて使用する。次に、上部表面8が露出した
後は、スイッチ23を開く、スイッチ22を閉じて、例
えば周波数が27.12MHz〜100MHzのRF発
振器25を使用して、所謂オーバーエッチングを下部表
面7が露出するまで行う。以下に、この2段階のエッチ
ングの条件を示す。
【0031】第1段階のエッチング(上部表面8が露出
するまで) ○エッチングガス及びその流量 酸素(O2)…45SCCM ○圧力…5mTorr ○磁場…150Gauss ○RFバイアスの周波数…2MHz〜13.56MHz
○RFバイアスのパワー…500W 第2段階のエッチング(上部表面8が露出した後、下部
表面7が露出するまで) ○エッチングガス及びその流量 酸素(O2)…20SCCM ○圧力…3mTorr ○磁場…150Gauss ○RFバイアスの周波数…27.12MHz〜100M
Hz ○RFバイアスのパワー…400W このようなマグネトロンRIE装置を用いたエッチング
によっても、上記実施例と同様、第1の層2のパターン
側壁に再付着物が付かず、良好なレジストパターンの加
工が達成され、下地への影響もなかった。
【0032】また、上記実施例においては、第2の層4
をSOGにより形成したが、SiO2をCVD法により
形成するなど各種の変更が可能である。
【0033】さらに、上記実施例においては、多層レジ
ストの下地がシリコン基板1であったが、これに限定さ
れるものではなく、この他各種の材料膜でも勿論よい。
【0034】
【発明の効果】以上の説明から明らかなように、本発明
に係るドライエッチング方法を用いれば、多層レジスト
の下層有機材料層のエッチングに際して、下地からのス
パッタ物が再付着することを抑制し、且つ下地のダメー
ジのないより実用的なレジストプロセスを達成する効果
がある。
【図面の簡単な説明】
【図1】本発明の実施例の工程を示す断面図。
【図2】本発明の実施例の工程を示す断面図。
【図3】本発明の実施例の工程を示す断面図。
【図4】本発明の実施例の工程を示す断面図。
【図5】本発明の実施例の工程を示す断面図。
【図6】有機場マイクロ波エッチング装置の説明図。
【図7】マグネトロンRIE装置の説明図。
【符号の説明】
1…シリコン基板、2…第1の層(下層有機材料層)、
3…段差部、4…第2の層、5…第3の層、6…多層レ
ジスト。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  多層レジストの下層有機材料層のドラ
    イエッチング方法において、相対的に低い周波数のRF
    バイアスを用いてエッチングする工程と、相対的に高い
    周波数のRFバイアスを用いてエッチングする工程とを
    順次施すことを特徴とするドライエッチング方法。
  2. 【請求項2】  多層レジストの下層有機材料層のドラ
    イエッチング方法において、13.56MHZよりも低
    い周波数のRFバイアスを用いてエッチングする工程と
    、27.12MHZよりも高い周波数のRFバイアスを
    用いてエッチングする工程とを順次施すことを特徴とす
    るドライエッチング方法。
JP14703291A 1991-06-19 1991-06-19 ドライエッチング方法 Pending JPH04369835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14703291A JPH04369835A (ja) 1991-06-19 1991-06-19 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14703291A JPH04369835A (ja) 1991-06-19 1991-06-19 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH04369835A true JPH04369835A (ja) 1992-12-22

Family

ID=15420995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14703291A Pending JPH04369835A (ja) 1991-06-19 1991-06-19 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH04369835A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275561A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd プラズマ処理方法及び装置
KR100375910B1 (ko) * 1999-03-19 2003-03-15 가부시끼가이샤 도시바 플라즈마 처리 방법 및 플라즈마 처리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275561A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd プラズマ処理方法及び装置
KR100375910B1 (ko) * 1999-03-19 2003-03-15 가부시끼가이샤 도시바 플라즈마 처리 방법 및 플라즈마 처리 장치

Similar Documents

Publication Publication Date Title
JP3259380B2 (ja) 半導体装置の製造方法
US5660682A (en) Plasma clean with hydrogen gas
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US5382316A (en) Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
US6187688B1 (en) Pattern formation method
US6299722B1 (en) Etching equipment including a post processing apparatus for removing a resist film, polymer, and impurity layer from an object
JP3013446B2 (ja) ドライエッチング方法
JPH06291089A (ja) パターン付タングステン層の形成方法
JPH07153746A (ja) ドライエッチング室のクリーニング方法
JPH04233227A (ja) 半導体基板ウェファー上の層のドライエッチング方法
JPH06177092A (ja) 半導体装置の製造方法
US5968278A (en) High aspect ratio contact
JPH10189537A (ja) ドライエッチング方法
JPH04369835A (ja) ドライエッチング方法
WO2015172505A1 (zh) 一种离子注入的方法
JPH0697127A (ja) 配線形成方法
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
US6403489B1 (en) Method for removing polymer stacked on a lower electrode within an etching reaction chamber
JP2687769B2 (ja) ドライエッチング方法
US5693183A (en) Method for treating the surface of silicon substrate post dry etching process
JP3645658B2 (ja) 半導体装置の製造方法
JP3006508B2 (ja) アルミニウム膜又はアルミニウム合金膜のエッチング方法
JPH05109673A (ja) 半導体装置の製造方法
KR100329787B1 (ko) 반도체 소자의 감광막 제거방법
JPH0831437B2 (ja) 半導体装置の製造方法