JP3351183B2 - シリコン基板のドライエッチング方法及びトレンチ形成方法 - Google Patents

シリコン基板のドライエッチング方法及びトレンチ形成方法

Info

Publication number
JP3351183B2
JP3351183B2 JP17818995A JP17818995A JP3351183B2 JP 3351183 B2 JP3351183 B2 JP 3351183B2 JP 17818995 A JP17818995 A JP 17818995A JP 17818995 A JP17818995 A JP 17818995A JP 3351183 B2 JP3351183 B2 JP 3351183B2
Authority
JP
Japan
Prior art keywords
gas
etching
trench
ratio
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17818995A
Other languages
English (en)
Other versions
JPH097996A (ja
Inventor
芳和 坂野
憲司 近藤
肇 曽我
康生 石原
好文 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP17818995A priority Critical patent/JP3351183B2/ja
Priority to US08/665,545 priority patent/US5871659A/en
Publication of JPH097996A publication Critical patent/JPH097996A/ja
Application granted granted Critical
Publication of JP3351183B2 publication Critical patent/JP3351183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、シリコン(Si)基板をド
ライエッチングによって深溝形状や深孔形状などに加工
する方法に関し、特に、Bi-CMOS 半導体装置などのSiを
材料とした製品を製造する分野に役立つ。
【0002】
【従来の技術】従来、Si半導体装置に素子を絶縁分離す
るために深溝(トレンチ)を形成することが必要であ
る。トレンチエッチングは、深さ方向にのみ選択的にエ
ッチングして、高アスペクト比の深溝形状や深孔形状を
形成する方法である。これらの形状を製造工程で実現す
るためには、エッチングが高異方性であることに加え
て、マスクであるSiO2に対する高選択比、エッチング速
度の均一性が要求される。
【0003】上記のトレンチエッチング方法として、特
開平6-163478号公報に記載のドライエッチング方法が知
られている。そのエッチング方法は、エッチングガスと
して、Br系/O2 系/SiF4/SF6 又はNF3 ガスを用いるもの
である。
【0004】
【発明が解決しようとする課題】しかし、上記のエッチ
ングガスを用いる方法は、高異方性、SiO2に対する高選
択比は満たされるものの、エッチング速度が遅いという
問題がある。本発明は上記の課題を解決するためになさ
れたものであり、その目的は、Si半導体のドライエッチ
ングにおいて、高異方性、マスクに対する高選択比、エ
ッチング速度の均一性、高エッチング速度を達成するこ
とである。
【0005】
【課題を解決するための手段】上記の課題を解決するた
めの発明の構成は、塩素ガスと、He−O 2 ガスと、6
フッ化硫黄ガスとから成り、He−O 2 ガスの混合比が
He:O 2 =7:3のときガス流量比He−O 2 /Cl 2
が2以上10以下であるエッチングガスでシリコン基板
をドライエッチングすることによりトレンチを形成する
方法である。
【0006】、他の特徴は、Cl 2 ガスと、He−O 2
ガスと、フッ素を含有するガスと、臭素を含むガスとか
ら成り、ガス流量比He−O 2 /Cl 2 が2以上10以下
であるエッチングガスでシリコン基板をドライエッチン
グすることである。、フッ素を含有するガスにはSF
6又はNF3を用いることができる。さらに、臭素を含む
ガスにはHBrを用いることができる。
【0007】
【作用及び発明の効果】塩素又は塩素を含むガスは高速
エッチングに寄与し、酸素を含有したガスはマスクに対
する選択比の向上に寄与している。又、フッ素を含有し
たガス又は臭素を含有したガスは、形状制御、即ち、ほ
ぼ垂直な深溝や深孔形成に寄与する。
【0008】上記のエッチングガスによると、Siに対す
るエッチングレートは1μm/分であり、マスク材のSi
O2に対する選択比はほぼ無限大である。又、深溝の側壁
の角度は、僅かに傾斜したほぼ90度とすることがで
き、再現性良くかつ良好な形状に形成することができ
た。又、塩素ガスに対するHe-O2 ガスの流量比He-O2
Cl2 は2以上10以下にすることで、Siに対するエッチン
グレートは1μm/分以上、トレンチの側壁を順テーパ
でほぼ90度とし、SiO2膜減り量を0.2μm以下にす
ることができた。
【0009】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。ドライエッチング装置として、図1の模式断面
図に示すようなRIE(Reactive IonEtching: 反応性イオ
ン・エッチング)装置を用いた。RIE 装置の代わりにEC
R(Electron Cyclotron Resonance)装置でも良い。図1
において、エッチング槽301に上部電極304と下部
電極305があり、この下部電極305に対象とするSi
基板308を配置し、ガス導入口302より下記に述べ
るエッチングガスが導入され、排気口303から排出さ
れる。この電極間に高周波電源306より13.56M
Hzの電力が供給され、電極間でガスプラズマが生じて
Si基板308のエッチングが行われる。なお、このRIE
装置はエッチング槽の周りにマグネットコイル307が
配置してあり、マグネトロン方式である。
【0010】第1実施例 上記RIE 装置において、実施例として用いたエッチング
ガスは、Cl2 ガス、SF6 ガス、Heガスを含むO2ガス( 以
下、「He-O2 ガス」という) である。尚、比較例とし
は、HBr/SiF4/He-O2/SF6のエッチングガスを用いた。い
ずれも、He-O2 ガスの混合比はHe:O2=7:3 である。
【0011】ガス流量、電力、真空度等のエッチッグ条
件を図3に示す条件にして、Siをエッチングした。尚、
マスクはSiO2である。その時、対SiO2膜選択比、エッチ
ッグ速度、側壁角度、SiO2膜減り量を測定した。その結
果を、比較例と共に、図2に示す。図2に示す測定結果
から理解されるように、第1実施例のエッチングガスを
用いた場合には、側壁角度、SiO2膜減り量に関しては、
比較例のエッチングガスと同様な結果であるが、エッチ
ング速度に関しては、約1.1μm/分と比較例のエッ
チング速度の約2倍である。又、選択比もほぼ無限大と
することができた。
【0012】エッチングガスにCl2 ガスを加えると、ト
レンチが逆テーパ形状になり易い。トレンチが逆テーパ
形状になると、トレンチに多結晶Siを完全に埋め込むこ
とができない。このため、トレンチの側壁の角度を精度
良く制御することが必要となる。トレンチが逆テーパ形
状となるのは、Cl2 ガスのエッチング反応が速すぎて、
側壁保護膜の形成が間に合わないためと思われる。その
ために、He-O2 ガスを加えて、側壁保護膜の生成が容易
になるようにした。これにより、トレンチが逆テーパに
なることが防止された。
【0013】Cl2 ガス流量に対するHe-O2 ガス流量の比
(以下、流量比He-O2 /Cl2 を、単に、「流量比R」と
いう)を変化させて、対SiO2膜選択比、側壁角度、SiO2
膜減り量、側壁保護膜の形成状態、エッチング速度を測
定した。その結果を図4、図5、図6、図13に示す。
図4に示す結果より、流量比Rが2以上で、対SiO2膜選
択比がほぼ無限大となることが理解される。又、図13
に示す結果より、流量比Rが大きくなるとエッチング速
度が低下するが、流量比Rが4でも比較例のほぼ2倍の
エッチング速度、即ち、1μm/分が得られているのが
理解される。また、図13の結果を外挿すると、エッチ
ング速度は流量比Rが10以下で比較例よりも向上すると
予想される。側壁角度に関しては、図5から分かるよう
に、流量比Rが2以上で逆テーパが防止されているのが
理解される。SiO2膜減り量は、図5から分かるように、
流量比Rが2以上でほぼ比較例程度となっている。よっ
て、流量比が2以上となると、He-O2 によりSiO2膜の生
成反応が増加し、SiO2膜のエッチングが防止されること
が分かる。
【0014】さらに、図6に示す結果より、側壁保護膜
の形成は、流量比Rが2以上で良好になることが理解さ
れる。流量比Rが2より小さいと、図7に示すように、
側壁保護膜はトレンチの上部分に形成され、マスクに近
い上部分のトレンチが逆テーパになることが理解され
る。一方、流量比Rが2以上となると、図7に示すよう
に、ほぼトレンチの側壁全体に渡って側壁保護膜が形成
され、トレンチが逆テーパになることが防止されて、基
板面に垂直な方向にのみエッチングが進行していくこと
が理解される。以上のことから、流量比Rは2以上10以
下が望ましいことが理解される。更に好ましくは、流量
比は2以上4以下が望ましい。
【0015】次に、SF6 ガスの効果を調べた。SF6 ガス
の流量を変化させて、エッチング速度、エッチング均一
性、トレンチ側壁角度、SiO2膜減り量を測定した。尚、
Cl2ガス流量、He-O2 ガス流量、磁束密度を、それぞ
れ、変化させて、同様に、上記の特性を測定した。その
結果を図8に示す。その結果から分かるように、SF6
スの流量を増加すると、エッチング速度が増加するが、
トレンチが逆テーパとなる傾向が増加する。これは、フ
ッ素が等方性エッチングの傾向が高いためである。又、
過剰のフッ素はSiO2膜減り量を増加させていることが理
解される。
【0016】実施例1のガスでは、SF6 ガスの解離を促
進させるため、 F* (ラジカル),Fイオンが増加し、Si
との反応が増し、エッチング速度が高速化できると考え
られる。
【0017】実施例2 本実施例では、用いたエッチングガスは、Cl2 ガス、SF
6 ガス、He-O2 ガス、HBr ガスである。He-O2 ガスの混
合比は、第1実施例と同様に、He:O2=7:3 である。図3
に示す条件でエッチングした。エッチング速度、側壁角
度、SiO2膜減り量、対SiO2膜選択比を測定した。その結
果を図2に示す。実施例1と同様な結果が得られている
のが理解される。又、側壁保護膜の形成状態を測定し
た。その結果を図9に示す。
【0018】図9から、側壁保護膜は、HBr ガスが存在
する方が、トレンチのより深いところまで形成され、そ
の結果、図10に示すように、より垂直なトレンチ、即
ち、逆テーパにならないトレンチが得られるのが理解さ
れる。図11から理解されるように、蒸気圧、沸点か
ら、SiF4、SiCl4 、SiBrの順で、揮発し易い。このこと
から、HBr は、SixBryOz等の側壁保護膜の形成に寄与し
ていると考えられる。
【0019】又、5インチのウエハで外周10mmより内
側のエッチング速度の均一性を測定した。その結果を図
12に示す。その結果から、エッチング速度の均一性は
2%以内であり、ウエハにおける微細加工に利用可能で
あることが理解される。
【図面の簡単な説明】
【図1】本発明の実施例に用いたマグネトロンRIE(Reac
tive Ion Etching: 反応性イオン・エッチング)装置の
模式的構造断面図。
【図2】第1実施例、第2実施例、比較例のエッチング
ガスを用いた場合の対SiO2膜選択比、エッチング速度、
側壁角度、SiO2膜減り量を測定した結果を示す特性図。
【図3】エッチッグ条件を示した説明図。
【図4】流量比He-O2/Cl2 と対SiO2膜選択比との関係を
測定した特性図。
【図5】流量比He-O2/Cl2 とエッチング速度、側壁角
度、SiO2膜減り量との関係を測定した特性図。
【図6】流量比He-O2/Cl2 と側壁保護膜の形成状態との
関係を測定した特性図。
【図7】流量比He-O2/Cl2 と側壁保護膜の形成状態との
関係を説明した説明図。
【図8】各ガス流量、磁束密度とエッチング速度、エッ
チング均一性、側壁角度、SiO2膜減り量との関係を測定
した特性図。
【図9】HBr ガスと側壁保護膜の形成状態との関係を測
定した特性図。
【図10】HBr ガスと側壁保護膜の形成状態との関係を
説明した説明図。
【図11】SF6 、Cl2 、HBr の特性を示した説明図。
【図12】エッチング速度均一性を測定した特性図。
【図13】流量比He-O2/Cl2 とエッチング速度との関係
を測定した特性図である。
【符号の説明】
301…エッチング槽 304…上部電極 305…下部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石原 康生 愛知県刈谷市昭和町1丁目1番地 日本 電装株式会社内 (72)発明者 岡部 好文 愛知県刈谷市昭和町1丁目1番地 日本 電装株式会社内 (56)参考文献 特開 平3−129730(JP,A) 特開 平7−94465(JP,A) 特開 昭63−240027(JP,A) 特開 昭63−316440(JP,A) 特開 平6−163478(JP,A) 特開 昭64−66938(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン基板をドライエッチングするこ
    とによりトレンチを形成する方法において、 塩素ガスと、He−O 2 ガスと、 6フッ化硫黄ガスとから成り、 He−O 2 ガスの混合比がHe:O 2 =7:3のときガス
    流量比He−O 2 /Cl 2 が2以上10以下である エッチ
    ングガスでエッチングすることを特徴とするシリコン基
    板のトレンチ形成方法。
  2. 【請求項2】 シリコン基板をドライエッチングする方
    法において、Cl 2 ガスと、He−O 2 ガスと、 フッ素を含有するガスと、 臭素を含むガスと、 から成り、ガス流量比He−O 2 /Cl 2 が2以上10以
    下であるエッチングガスでエッチングすることを特徴と
    するドライエッチング方法。
  3. 【請求項3】 請求項に記載のドライエッチング方法
    において、 前記フッ素を含有するガスはSF6又はNF3であること
    を特徴とする。
  4. 【請求項4】 請求項2又は3に記載のドライエッチン
    グ方法において、 前記臭素を含むガスはHBrであることを特徴とする。
JP17818995A 1995-06-19 1995-06-19 シリコン基板のドライエッチング方法及びトレンチ形成方法 Expired - Fee Related JP3351183B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17818995A JP3351183B2 (ja) 1995-06-19 1995-06-19 シリコン基板のドライエッチング方法及びトレンチ形成方法
US08/665,545 US5871659A (en) 1995-06-19 1996-06-18 Dry etching process for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17818995A JP3351183B2 (ja) 1995-06-19 1995-06-19 シリコン基板のドライエッチング方法及びトレンチ形成方法

Publications (2)

Publication Number Publication Date
JPH097996A JPH097996A (ja) 1997-01-10
JP3351183B2 true JP3351183B2 (ja) 2002-11-25

Family

ID=16044158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17818995A Expired - Fee Related JP3351183B2 (ja) 1995-06-19 1995-06-19 シリコン基板のドライエッチング方法及びトレンチ形成方法

Country Status (2)

Country Link
US (1) US5871659A (ja)
JP (1) JP3351183B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843226A (en) * 1996-07-16 1998-12-01 Applied Materials, Inc. Etch process for single crystal silicon
TW388100B (en) * 1997-02-18 2000-04-21 Hitachi Ulsi Eng Corp Semiconductor deivce and process for producing the same
DE19706682C2 (de) * 1997-02-20 1999-01-14 Bosch Gmbh Robert Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US6127278A (en) * 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
US6069086A (en) * 1998-04-30 2000-05-30 Applied Materials, Inc. Non-HBr shallow trench isolation etch process
US6268608B1 (en) 1998-10-09 2001-07-31 Fei Company Method and apparatus for selective in-situ etching of inter dielectric layers
US6217786B1 (en) * 1998-12-31 2001-04-17 Lam Research Corporation Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
US6402974B1 (en) 1999-07-27 2002-06-11 Applied Materials, Inc. Method for etching polysilicon to have a smooth surface
US6337285B1 (en) 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
US6313008B1 (en) * 2001-01-25 2001-11-06 Chartered Semiconductor Manufacturing Inc. Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
EP1265278A1 (en) * 2001-06-06 2002-12-11 Infineon Technologies AG Method for manufacturing a trench capacitor with an isolation trench
US6921725B2 (en) 2001-06-28 2005-07-26 Micron Technology, Inc. Etching of high aspect ratio structures
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
DE10331526A1 (de) * 2003-07-11 2005-02-03 Infineon Technologies Ag Verfahren zum anisotropen Ätzen einer Ausnehmung in ein Siliziumsubstrat und Verwendung einer Plasmaätzanlage
KR101083558B1 (ko) * 2003-12-01 2011-11-14 파나소닉 주식회사 플라즈마 에칭 방법
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
JP5281217B1 (ja) 2011-12-15 2013-09-04 パナソニック株式会社 テクスチャ形成面を有するシリコン基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326911A (en) * 1980-01-29 1982-04-27 Bell Telephone Laboratories, Incorporated Reactive ion etching of III-V compounds including InP, GaAs-InP and GaAlAs
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
JP2923962B2 (ja) * 1989-02-02 1999-07-26 ソニー株式会社 エッチング方法
JP2824584B2 (ja) * 1989-05-25 1998-11-11 日本電信電話株式会社 ドライエツチング方法
JP2598524B2 (ja) * 1989-09-25 1997-04-09 株式会社芝浦製作所 ドライエッチング方法
US5160408A (en) * 1990-04-27 1992-11-03 Micron Technology, Inc. Method of isotropically dry etching a polysilicon containing runner with pulsed power
JP3013446B2 (ja) * 1990-12-28 2000-02-28 ソニー株式会社 ドライエッチング方法
JP3179872B2 (ja) * 1991-12-19 2001-06-25 東京エレクトロン株式会社 エッチング方法
JP2884970B2 (ja) * 1992-11-18 1999-04-19 株式会社デンソー 半導体のドライエッチング方法
JP2734915B2 (ja) * 1992-11-18 1998-04-02 株式会社デンソー 半導体のドライエッチング方法
JPH06196451A (ja) * 1992-12-24 1994-07-15 Hitachi Ltd 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法
JPH06232091A (ja) * 1993-02-03 1994-08-19 Nippon Telegr & Teleph Corp <Ntt> シリコン層の異方性加工方法

Also Published As

Publication number Publication date
JPH097996A (ja) 1997-01-10
US5871659A (en) 1999-02-16

Similar Documents

Publication Publication Date Title
JP3351183B2 (ja) シリコン基板のドライエッチング方法及びトレンチ形成方法
JP2734915B2 (ja) 半導体のドライエッチング方法
EP0482519B1 (en) Method of etching oxide materials
US5310454A (en) Dry etching method
US6090718A (en) Dry etching method for semiconductor substrate
US5431772A (en) Selective silicon nitride plasma etching process
JP4579611B2 (ja) ドライエッチング方法
EP0814500B1 (en) Method for etching polycide structures
JP2884970B2 (ja) 半導体のドライエッチング方法
US5851926A (en) Method for etching transistor gates using a hardmask
US5188704A (en) Selective silicon nitride plasma etching
JPH05217956A (ja) 異方性プラズマエッチング方法
JP2006501634A (ja) 基板をエッチングするための方法及び装置
KR20020027520A (ko) 에칭 공정용 측벽 폴리머 형성 가스 첨가제
GB2069936A (en) Two-step plasma etching process
US20070119545A1 (en) Method to improve profile control and n/p loading in dual doped gate applications
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
JP3331979B2 (ja) 半導体のエッチング方法
JPS646276B2 (ja)
JP2004259927A (ja) ドライエッチング方法
JPH031825B2 (ja)
JP4368244B2 (ja) ドライエッチング方法
JPH0661190A (ja) ドライエッチング方法
JPH0817170B2 (ja) 半導体装置のエッチング方法
JP2004503082A (ja) 無ドープの酸化ケイ素と窒化珪素との上部にあるドープされた酸化ケイ素のための選択性を有するエッチング剤、そのエッチング剤を使用する方法、及びそれにより形成された構造。

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130920

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees