JP4368244B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP4368244B2
JP4368244B2 JP2004146207A JP2004146207A JP4368244B2 JP 4368244 B2 JP4368244 B2 JP 4368244B2 JP 2004146207 A JP2004146207 A JP 2004146207A JP 2004146207 A JP2004146207 A JP 2004146207A JP 4368244 B2 JP4368244 B2 JP 4368244B2
Authority
JP
Japan
Prior art keywords
film
dry etching
polycrystalline silicon
etching method
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004146207A
Other languages
English (en)
Other versions
JP2005327974A (ja
Inventor
益法 石原
剛 斉藤
謙一 桑原
康博 西森
美臣 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2004146207A priority Critical patent/JP4368244B2/ja
Publication of JP2005327974A publication Critical patent/JP2005327974A/ja
Application granted granted Critical
Publication of JP4368244B2 publication Critical patent/JP4368244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、ドライエッチング方法に係り、特に半導体デバイスの製造における多結晶シリコン膜とシリコンゲルマニウム(SiGe)膜の積層構造のエッチング方法に関する。
近年、半導体デバイスにおいて、低消費電力化、動作速度向上、高集積化に伴い、ゲート電極のゲート長縮小化、ゲート酸化膜の薄膜化が進んでいる。ゲート電極の材料としては、多層膜化、デュアルゲート化などの技術も適用され始めた。
本発明に使用した多結晶シリコン膜とSiGe膜の積層膜サンプルでは、エッチングプロセスにおいて、多結晶シリコン膜とSiGe膜のエッチングレート差および形状差に基づく、積層膜での異方性形状の制御性が課題となる。従来用いられている技術である塩素と臭化水素と酸素の混合ガスによるエッチングでは、多結晶シリコン膜と比較し、SiGe膜のエッチングレートが速いことから、多結晶シリコン膜とSiGe膜の界面で多結晶シリコンが順テーパー形状となり、SiGe膜がサイドエッチ形状となり、異方性形状の制御が困難であった。
多結晶シリコン膜とSiGe膜からなる積層膜のドライエッチングにおいて、従来技術である塩素と臭化水素と酸素の混合ガスを用いたエッチングでは、多結晶シリコン膜と比較してSiGe膜のエッチングレートが速いことから、図3(a),(b)に示すように、多結晶シリコン膜とSiGe膜の界面で多結晶シリコン膜13が順テーパー形状となり、SiGe膜12がサイドエッチ形状となり、異方性形状の制御が困難であった。すなわち、多結晶シリコン膜とSiGe膜との積層膜を塩素と臭化水素と酸素との混合ガスでエッチングする従来の技術では、積層膜を構成する多結晶シリコン膜とSiGe膜はそれぞれ組成が相違することからエッチングレートと再堆積(デポ)のバランスが異なっている。この積層膜の界面付近をエッチングするとき、SiGe膜に側壁保護膜を形成してSiGe膜のサイドエッチ形状を抑制するように塩素と臭化水素と酸素の比率をデポ側に変化させると、SiGe膜は異方性に制御できるが、多結晶シリコン膜の界面付近の形状は、エッチング時の側壁へのデポ付着量が多くなりすぎることとなり、大きく順テーパー形状となる。逆に、多結晶シリコン膜を異方性形状に制御するために塩素と臭化水素と酸素の比率をデポ量が少ない条件に変更すると、SiGe膜の方に大きなサイドエッチが発生する。さらに、エッチング時に、界面付近でSiGe膜が露出すると、SiGe膜の方がエッチングレートが速いことからSiGe膜のほうにエッチングガスが消費され、界面付近のパターン側壁の多結晶シリコン膜がエッチングされきれずに残り、図3(a)に示すようなでっぱり(順テーパー)形状となる。
本発明の目的は、多結晶シリコン膜とSiGe膜からなる積層膜のエッチングにおいて、多結晶シリコン膜とSiGe膜の形状差を無くし、積層膜において異方性形状の制御を容易にすることである。
上記目的は、マスクによりパターニングされた多結晶シリコン膜の下層部にSiGe膜を有する積層膜のエッチング方法において、エッチングガスとして少なくとも弗素を含むガスを用い、側壁保護効果のあるガスとしてCHを含むガスを用い、前記エッチングガスと側壁保護効果のあるガスの混合ガスから形成されたプラズマによるエッチングで前記多結晶シリコン膜およびSiGe膜の積層構造を異方性形状に制御することを特徴とするドライエッチング方法により達成される。
さらに、多結晶シリコン膜およびSiGe膜の積層構造を異方性形状に制御する方法として、多結晶シリコン膜エッチング時に比べて、SiGe膜エッチング時でCHを含むガス混合比を増大させることを特徴としたドライエッチング方法により達成される。
さらに、多結晶シリコン膜およびSiGe膜の積層構造を異方性形状に制御する方法として、上記エッチングガスとして六弗化硫黄を用い、上記側壁保護効果のあるガスとして三弗化メタンを用いることを特徴とするドライエッチング方法により達成される。
さらに、多結晶シリコン膜およびSiGe膜の積層構造を異方性形状に制御する方法として、上記エッチングガスとして六弗化硫黄を用い、上記側壁保護効果のあるガスとして三弗化メタンを用い、ガスの混合比は六弗化硫黄を30%未満、三弗化メタンを70%以上とすることを特徴とするドライエッチング方法により達成される。
さらに、多結晶シリコン膜およびSiGe膜の積層構造を異方性形状に制御する方法として、プラズマエッチング時の圧力をほぼ0.4Pa以下の低圧力領域を用いることを特徴としたドライエッチング方法により達成される。
さらに、多結晶シリコン膜およびSiGe膜の積層構造を異方性形状に制御する方法として、プラズマエッチング時に半導体基板に印加するウェハバイアス出力を30W以下の領域を用いることを特徴としたドライエッチング方法により達成される。
さらに、多結晶シリコン膜およびSiGe膜の積層構造を異方性形状に制御する方法として、処理ウェハの設置される試料台の温度は、ほぼ10℃から40℃の領域を用いることを特徴としたドライエッチング方法により達成される。
さらに、上記多結晶シリコン膜とSiGe膜の積層構造の界面付近で異方性形状に制御することを特徴としたドライエッチング方法により達成される。
さらに、多結晶シリコン膜およびSiGe膜の積層構造を異方性形状に制御する方法として、多結晶シリコンおよびSiGe膜の膜質に依存せず異方性形状を制御することを特徴としたドライエッチング方法により達成される。
本発明によれば、多結晶シリコン膜とSiGe膜の積層構造のエッチングにおいて、三弗化メタンと六弗化硫黄の混合ガスを用いて、前記多結晶シリコン膜とSiGe膜の積層膜を一貫してエッチングすることにより、前記積層膜を異方性形状に制御できる。
以下、多結晶シリコン膜の下層部にSiGe膜を有する積層膜のドライエッチング方法について説明する。図1に本発明で使用するエッチング装置の構造を示す。この実施の形態は、プラズマ生成手段にUHF(Ultra
High Frequency)と磁界を利用したUHFプラズマエッチング装置を用いた例を説明する。プラズマエッチング装置は、シャワープレート1と、同軸ケーブル2と、同軸導波管3と、ソレノイドコイル5と、静電吸着電源7と、試料台8と、高周波電源9とを有して構成される。試料台8には処理ウェハ6が静電吸着され、処理室内にはプラズマ4が生成される。
エッチング処理に利用されるプロセスガスは、シャワープレート1から導入され、所定の圧力に調圧される。次に、UHF帯高周波電源(図省略)により発振された周波数450MHzの高周波が、同軸ケーブル2および同軸導波管3を介してエッチング室に導入される。高周波によって生じる電界でプラズマ4が生成され、ソレノイドコイル5による磁場との相互作用によって、電子サイクロトロン共鳴(ECR:Electron
Cyclotron Resonance)を生じ、これによりプラズマの生成密度の空間分布が制御される。処理ウェハ6は、静電吸着電源7で試料台8に直流電圧を印加することで、静電吸着力により電極に固定される。また、電極には高周波電源9が接続してあり、高周波電力を印加して、プラズマ中のイオンにウェハに対して垂直方向の加速電位を与える。エッチング後のガスは装置下部に設けられた排気口から、ターボポンプ・ドライポンプ(図省略)により排気される。
図2を用いて、図1のエッチング装置を用いた半導体装置のドライエッチング方法を説明する。本実施例に用いられたウェハは、図2(a)に示すようにシリコン基板10上にゲート酸化膜11、SiGe膜12、多結晶シリコン膜13、反射防止膜14、ArFエキシマレジストパターン15が形成される。
このArFエキシマレジストパターン15をエッチングマスクとして、反射防止膜14をエッチングすると、図2(b)に示す状態となる。
次に、多結晶シリコン膜13およびSiGe膜12の膜厚の約60%をエッチングする。これは実施例に用いたウェハのゲート酸化膜11が薄膜であり、対酸化膜選択比の低い条件による一貫したSiGe膜12エッチング処理では、下地抜けが発生するおそれがあるためである。従来技術である塩素と臭化水素と酸素の混合ガスを用いて多結晶シリコン膜13およびSiGe膜12をエッチングすると、多結晶シリコン膜13と比較してSiGe膜12のエッチングレートが速いことから、図3(a)に示すように、多結晶シリコン膜13とSiGe膜12の界面で多結晶シリコン膜13が順テーパー形状となり、SiGe膜12がサイドエッチ形状となる。さらに、ゲート酸化膜11の表面までエッチングを進めると図3(b)に示す状態となる。すなわち、他結晶シリコン膜13とSiGe膜12との境界面付近に突出部が形成されることとなり、この突出部は後の工程の障害となる恐れがある。すなわち、デバイスを製造する際、設計時に配線寸法などがあらかじめ決められており、このような突出部の存在は、断面の面積が変化し電気的な抵抗値などが異なってくるので、設計ルールに合わなくなるという問題を引き起こす。さらに、順テーパー形状やサイドエッチ形状の存在は、配線間のショートを引き起こしたり後工程で膜付けするときの不良の発生を引き起こすおそれがある
本発明においては、約90%の三弗化メタンと約10%の六弗化硫黄の混合ガスを用いて、圧力0.2Paで半導体基板に印加するウェハバイアス出力を15Wとして、多結晶シリコン膜13およびSiGe膜12の膜厚の約60%をエッチングすると、図4(a)に示す状態となる。この場合、多結晶シリコン膜13とSiGe膜12の境界面付近は形状差がでない状態となる。通常、弗素ガスを用いたエッチングでは、多結晶シリコン膜13とSiGe膜12の組成の相違によるエッチングレート差および形状差が出にくいが、共に等方的にエッチングが進行しサイドエッチ形状が発生する。しかしながら、本発明の異方性作用については、プラズマ中で分解された三弗化メタンのCH、CF、CFのようなポリマー先駆物質がSiGe膜12の側面に側壁保護膜を形成し、等方性エッチングを抑制しているものと考えられる。こうして多結晶シリコン膜13とSiGe膜12の積層膜において、図4(a)の異方性形状に制御することが可能となる。
図4(a)の状態から残り約40%のSiGe膜をエッチングするため、ゲート酸化膜11との選択比が比較的高い臭素と酸素の混合ガスを用いてエッチングする。次に、微量のSiGe膜の残りを完全にエッチングするため、さらに酸化膜選択比の高い臭素と酸素の混合ガスを用いて、高圧力条件化でエッチングすることによって、図4(b)に示す異方性形状を得ることができた。
上記実施例において、少なくとも弗素を含むエッチングガスとして、六弗化硫黄を用いたが、このほかに、4弗化炭素(CF)や三弗化窒素(NF)など弗素を含む混合ガスを用いることができる。
上記実施例においては、側壁保護効果のあるガスとして、三弗化メタンを用いたが、このほかに、二弗化メタン(CH)、一弗化メタン(CHF)など弗化メタン(CH)などを含む混合ガスを用いることができる。
上記実施例においては、ガス混合比を約90%の三弗化メタンと約10%の六弗化硫黄の混合ガスとしたが、六弗化硫黄を30%以下とし三弗化メタンを70パーセント以上とすれば上記実施例と同様な効果を奏することができる。すなわち、六弗化硫黄ガス比率を横軸にとり、SiGe膜のサイドエッチ形状の発生と多結晶シリコン膜の順テーパー形状の発生を縦軸にとった図5に示すように、六弗化硫黄ガス比率が、およそ5%を下回ると順テーパー形状の発生が大きくなり、30%以上となるとサイドエッチ形状の発生が大きくなって、それぞれ好ましくない。したがって、多結晶シリコン膜とSiGe膜の双方の異方性形状を制御できる領域は、六弗化硫黄ガス比率が5〜30%であることが必要となる。
上記実施例においては、プラズマエッチング時の圧力を0.2Paとしたが、この圧力は、0.4Pa以下の範囲であれば、実施例と同様な効果を奏することができる。すなわち、プラズマエッチング時の圧力を横軸にとり、エッチングレートウェハ面内の均一性(エッチングレートのウェハ面内のばらつき)を縦軸にとった図6に示すように、圧力が0.4Paを越えるとエッチングレートのウェハ面内の均一性を保つことが困難となり好ましくない。
上記実施例においては、プラズマエッチング時に半導体装置に印加するウェハバイアスを15Wとしたが、30W以下10W以上であれば実施例と同様な効果を奏することができる。すなわち、ウェハバイアスを横軸にとり、SiGe膜のサイドエッチ形状の発生と多結晶シリコン膜の順テーパー形状の発生を縦軸にとった図7に示すように、ウェハバイアスが、30Wを越えると順テーパー形状の発生が大きくなり、10Wを下回るとサイドエッチ形状の発生が大きくなって、それぞれ好ましくない。したがって、多結晶シリコン膜とSiGe膜の双方の異方性形状を制御できる領域は、ウェハバイアスが10〜30Wであることが必要となる。
本発明においては、試料台すなわち電極の温度をほぼ10℃から40℃の領域とすることにより、実施例と同様の効果を奏することができる。すなわち、電極の温度を横軸にとり、SiGe膜のサイドエッチ形状の発生と多結晶シリコン膜の順テーパー形状の発生を縦軸にとった図8に示すように、電極の温度が、40℃を越えるとサイドエッチ形状の発生が大きくなり、10℃を下回ると形順テーパー状の発生が大きくなって、それぞれ好ましくない。したがって、多結晶シリコン膜とSiGe膜の双方の異方性形状を制御できる領域は、試料台(電極)の温度が10〜40℃であることが必要となる。
以上、本―実施例によれば、ArFエキシマレジストをマスクとする多結晶シリコン膜とSiGe膜の積層構造を有するサンプルにおいて、上記条件を用いることにより、容易に異方性形状を制御することができる。
この実施例では、ArFエキシマレジストをマスクとするサンプルを用いているが、マスクの材質によらず、同様の方法により異方性形状を制御することができる。
本実施例では、UHFプラズマエッチング装置を用いているが、本発明のプラズマ化学は、他の種類のプラズマエッチング装置を使用しても同等の効果を得ることができる。
本発明の一実施例に用いたUHFプラズマエッチング装置の概略断面図。 本発明の一実施例を説明するための半導体基板の要所断面図。 従来の半導体基板の要所断面図。 本発明の一実施例を説明するための半導体基板の要所断面図。 六弗化硫黄ガス比率と異方形状制御領域の関係を説明する特性図。 プラズマエッチング時の圧力とエチングレートのウェハ面内の均一性の関係を説明する特性図。 ウェハバイアスと異方形状制御領域の関係を説明する特性図。 電極の温度と異方形状制御領域の関係を説明する特性図。
符号の説明
1… シャワープレート、2…
同軸ケーブル、3… 同軸導波管、4… プラズマ、5…ソレノイドコイル、6…
ウェハ、7… 静電吸着電源、8… 試料台、9…
高周波電源、10… シリコン基板、11… ゲート酸化膜 、12… SiGe膜、13…多結晶シリコン膜、14…
反射防止膜、15… ArFエキシマレジストパターン

Claims (9)

  1. マスクによりパターニングされた多結晶シリコン膜の下層部にSiGe膜を有する積層膜の積層構造を異方性形状に制御するドライエッチング方法において、
    エッチングガスとして少なくとも弗素を含むガス、側壁保護効果のあるガスとしてCHを含むガスを用い、前記エッチングガスと側壁保護効果のあるガスの混合ガスから形成されたプラズマによるエッチングで前記多結晶シリコン膜及びSiGe膜の積層構造を異方性形状に制御する
    ことを特徴とするドライエッチング方法。
  2. 請求項1記載の多結晶シリコン膜及びSiGe膜の積層構造を異方性形状に制御するドライエッチング方法において、
    処理ウェハが設置される試料台の温度に、ほぼ10℃から40℃の領域を用いる
    ことを特徴としたドライエッチング方法。
  3. 請求項1または請求項2記載の多結晶シリコン膜及びSiGe膜の積層構造を異方性形状に制御するドライエッチング方法において、
    上記エッチングガスとして六弗化硫黄を用い、上記側壁保護効果のあるガスとして三弗化メタンを用いる
    ことを特徴とするドライエッチング方法。
  4. 請求項1ないし請求項3のいずれか1項記載の多結晶シリコン膜及びSiGe膜の積層構造を異方性形状に制御するドライエッチング方法において、
    上記エッチングガスとして六弗化硫黄を用い、上記側壁保護効果のあるガスとして三弗化メタンを用い、ガスの混合比は六弗化硫黄を10%以上30%未満、三弗化メタンを70%以上90%以下とする
    ことを特徴とするドライエッチング方法。
  5. 請求項1ないし請求項4のいずれか1項記載の多結晶シリコン膜及びSiGe膜の積層構造を異方性形状に制御するドライエッチング方法において、
    プラズマエッチング時の圧力をほぼ0.4Pa以下の低圧力領域を用いる
    ことを特徴としたドライエッチング方法。
  6. 請求項1ないし請求項5のいずれか1項記載の多結晶シリコン膜及びSiGe膜の積層構造を異方性形状に制御するドライエッチング方法において、
    プラズマエッチング時に半導体基板に印加するウェハバイアス出力を10W以上30W以下の領域を用いる
    ことを特徴としたドライエッチング方法。
  7. 請求項1ないし請求項6のいずれか1項記載の多結晶シリコン膜及びSiGe膜の積層構造を異方性形状に制御するドライエッチング方法において、
    多結晶シリコンエッチングした後、SiGe膜のエッチングを60%行い、残余を臭素と酸素のガスを用いてエッチングする
    ことを特徴とするドライエッチング方法。
  8. 請求項1ないし請求項7のいずれか1項記載の多結晶シリコン膜及びSiGe膜の積層構造を異方性形状に制御するドライエッチング方法において、
    上記多結晶シリコン膜とSiGe膜の積層構造の界面付近で異方性形状に制御する
    ことを特徴とするドライエッチング方法。
  9. 請求項1ないし請求項8のいずれか1項記載の多結晶シリコン膜及びSiGe膜の積層構造を異方性形状に制御するドライエッチング方法において、
    多結晶シリコン及びSiGe膜の膜質に依存せず異方性形状を制御する
    ことを特徴とするドライエッチング方法。
JP2004146207A 2004-05-17 2004-05-17 ドライエッチング方法 Expired - Fee Related JP4368244B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004146207A JP4368244B2 (ja) 2004-05-17 2004-05-17 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004146207A JP4368244B2 (ja) 2004-05-17 2004-05-17 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JP2005327974A JP2005327974A (ja) 2005-11-24
JP4368244B2 true JP4368244B2 (ja) 2009-11-18

Family

ID=35474058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004146207A Expired - Fee Related JP4368244B2 (ja) 2004-05-17 2004-05-17 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP4368244B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5851349B2 (ja) * 2012-06-04 2016-02-03 株式会社日立ハイテクノロジーズ プラズマエッチング方法及びプラズマエッチング装置
WO2021181613A1 (ja) * 2020-03-12 2021-09-16 株式会社日立ハイテク プラズマ処理方法

Also Published As

Publication number Publication date
JP2005327974A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
US9378970B2 (en) Plasma etching process
JP3409313B2 (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
US20080286978A1 (en) Etching and passivating for high aspect ratio features
US6235214B1 (en) Plasma etching of silicon using fluorinated gas mixtures
JPH05102107A (ja) 半導体装置の製造方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US6955964B2 (en) Formation of a double gate structure
JP5297615B2 (ja) ドライエッチング方法
JP3760843B2 (ja) 半導体装置の製造方法
JP4368244B2 (ja) ドライエッチング方法
JP2016207753A (ja) プラズマエッチング方法
KR102254447B1 (ko) 플라스마 에칭 방법
JP2004259927A (ja) ドライエッチング方法
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
JP2007234870A (ja) ドライエッチング方法
JP4994161B2 (ja) メタルゲートのドライエッチング方法
JP7054759B2 (ja) プラズマ処理方法
US7265058B2 (en) Method of manufacturing semiconductor device
JP3038984B2 (ja) ドライエッチング方法
JP2005294348A (ja) 半導体装置の製造方法
CN117253788A (zh) 一种侧壁刻蚀方法和半导体工艺设备
JP2005086080A (ja) 半導体装置の製造方法
JP2002367958A (ja) ドライエッチング方法及びこのドライエッチング方法を用いた半導体装置の製造方法
JP2607276B2 (ja) ドライエッチング方法
KR20080072255A (ko) 반도체 소자의 절연막 식각 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees