CN117253788A - 一种侧壁刻蚀方法和半导体工艺设备 - Google Patents

一种侧壁刻蚀方法和半导体工艺设备 Download PDF

Info

Publication number
CN117253788A
CN117253788A CN202311404457.4A CN202311404457A CN117253788A CN 117253788 A CN117253788 A CN 117253788A CN 202311404457 A CN202311404457 A CN 202311404457A CN 117253788 A CN117253788 A CN 117253788A
Authority
CN
China
Prior art keywords
etched
layer
deposition layer
deposition
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311404457.4A
Other languages
English (en)
Inventor
李晓辉
赵寄寒
钦辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202311404457.4A priority Critical patent/CN117253788A/zh
Publication of CN117253788A publication Critical patent/CN117253788A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种侧壁刻蚀方法和半导体工艺设备，其中侧壁刻蚀方法包括：提供待刻蚀结构，待刻蚀结构包括基底台阶以及位于基底台阶的侧壁、顶部和底部的待刻蚀膜层，在待刻蚀膜层表面形成沉积层，其中顶部和底部的沉积层的厚度大于侧壁的沉积层的厚度，对侧壁的沉积层进行刻蚀，以使沉积层形成暴露出侧壁的待刻蚀膜层的图形化膜层，以图形化膜层为掩膜，对侧壁的待刻蚀膜层进行刻蚀，从而可以通过图形化膜层保护顶部和底部的待刻蚀膜层不被刻蚀，而仅侧壁的待刻蚀膜层被刻蚀，进而可以提高侧壁的待刻蚀膜层的刻蚀精准度。

Description

一种侧壁刻蚀方法和半导体工艺设备
技术领域
本发明涉及半导体制造技术领域，具体涉及一种侧壁刻蚀方法和半导体工艺设备。
背景技术
随着微纳米加工技术的发展，半导体器件的刻蚀需求越来越多样化。在台阶刻蚀工艺中，通常需要保留待刻蚀结构台阶顶部和台阶底部的材料，只刻蚀掉台阶侧壁的材料，但是，由于台阶侧壁、顶部和底部的材料通常为相同材料，因此，很难做到只对台阶侧壁的材料进行刻蚀，不对台阶顶部和台阶底部的材料进行刻蚀，因而导致台阶侧壁刻蚀的精准度较差。
发明内容
本发明公开一种侧壁刻蚀方法和半导体工艺设备，以提高台阶侧壁刻蚀的精准度。
第一方面，本发明公开了一种侧壁刻蚀方法，包括：提供待刻蚀结构，所述待刻蚀结构包括基底台阶以及位于所述基底台阶的侧壁、顶部和底部的待刻蚀膜层；在所述待刻蚀膜层表面形成沉积层，所述顶部和所述底部的沉积层的厚度大于所述侧壁的沉积层的厚度；对所述侧壁的沉积层进行刻蚀，以使所述沉积层形成暴露出所述侧壁的待刻蚀膜层的图形化膜层；以所述图形化膜层为掩膜，对所述侧壁的待刻蚀膜层进行刻蚀。
在一些可选示例中，所述在所述待刻蚀膜层表面形成沉积层包括：在所述待刻蚀膜层表面形成第一沉积层，所述第一沉积层覆盖所述基底台阶的侧壁、顶部和底部；在所述第一沉积层表面形成第二沉积层，所述第二沉积层覆盖所述基底台阶的顶部和底部；其中，所述第二沉积层的致密性大于所述第一沉积层的致密性。
在一些可选示例中，所述第二沉积层的厚度与所述第一沉积层的厚度相同；和/或所述第二沉积层与所述第一沉积层采用相同的沉积气体制备。
在一些可选示例中，所述第一沉积层是采用各向同性沉积工艺沉积；所述第二沉积层是采用各向异性沉积工艺沉积。
在一些可选示例中，采用所述各向同性沉积工艺沉积所述第一沉积层时，仅上射频电源输出上射频功率；采用所述各向异性沉积工艺沉积所述第二沉积层时，仅下射频电源输出下射频功率。
在一些可选示例中，仅上射频电源输出上射频功率时，所述上射频功率的范围为500W～2000W；仅下射频电源输出下射频功率时，所述下射频功率的范围为50W～300W。
在一些可选示例中，所述沉积气体包括碳氟类气体，所述碳氟类气体包括CH3F、C4F6和C4F8中的至少一种。
在一些可选示例中，所述侧壁的沉积层和待刻蚀膜层均采用各向同性刻蚀工艺进行刻蚀。
在一些可选示例中，采用所述各向同性刻蚀工艺对所述侧壁的沉积层进行刻蚀时，仅上射频电源输出上射频功率；采用所述各向同性刻蚀工艺对所述侧壁的待刻蚀膜层进行刻蚀时，仅上射频电源输出上射频功率，或者上射频电源输出的上射频功率大于下射频电源输出的下射频功率。
在一些可选示例中，所述待刻蚀膜层与所述沉积层的刻蚀选择比大于1。
在一些可选示例中，还包括：去除所述待刻蚀膜层表面剩余的沉积层。
第二方面，本发明公开了一种半导体工艺设备，包括工艺腔室、进气组件、上射频电源、下射频电源和控制器，所述控制器用于控制所述进气组件的气体流量以及所述上射频电源和所述下射频电源的功率，所述控制器包括处理器和存储器，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时实现如上任一项所述的侧壁刻蚀方法。
本发明公开的侧壁刻蚀方法和半导体工艺设备，提供待刻蚀结构，待刻蚀结构包括基底台阶以及位于基底台阶的侧壁、顶部和底部的待刻蚀膜层，在待刻蚀膜层上形成沉积层，顶部和底部的沉积层的厚度大于侧壁的沉积层的厚度，对侧壁的沉积层进行刻蚀，以使沉积层形成暴露出侧壁的待刻蚀膜层的图形化膜层，以图形化膜层为掩膜，对侧壁的待刻蚀膜层进行刻蚀，从而可以通过图形化膜层保护顶部和底部的待刻蚀膜层不被刻蚀，而仅侧壁的待刻蚀膜层被刻蚀，进而可以提高侧壁的待刻蚀膜层的刻蚀精准度。
附图说明
为了更清楚地说明本发明实施例或背景技术中的技术方案，下面将对本发明实施例或背景技术中所需要使用的附图进行说明。
图1为本发明实施例公开的一种侧壁刻蚀方法的流程图，
图2至图6为本发明实施例公开的一种侧壁刻蚀方法的各个步骤中的结构示意图；
图7至图10为本发明实施例公开的另一种侧壁刻蚀方法的部分步骤中的结构示意图；
图11至图15为本发明实施例公开的另一种侧壁刻蚀方法的部分步骤中的结构电镜图；
图16为本发明实施例公开的一种半导体工艺设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本领域技术人员应当理解，本发明实施例仅是对可以以各种形式来实施本发明所请求保护的结构和方法的说明。此外，结合各种实施例给出的每个示例旨在是说明性的，而不是限制性的。此外，附图不一定按比例绘制，一些特征可能被夸大以显示特定组件的细节。因此，本发明实施例中的具体结构和功能细节不应被解释为限制性的，而仅仅是作为教导本领域技术人员以不同方式采用本发明实施例的方法和结构的代表性基础。还应注意，相同和对应的元素由相同的附图标记表示。
在下文的描述中，阐述了许多具体细节，例如特定结构、组件、材料、尺寸、处理步骤和技术，以便提供对本发明的各种实施例的理解。然而，本领域技术人员应当理解，可以在没有这些具体细节的情况下实践本发明的各种实施例。在其他情况下，未详细描述众所周知的结构或处理步骤，以避免混淆本发明。
出于下文描述的目的，术语“上”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”及其派生词应与说明书附图所公开的结构和方法中的定向有关。应当理解，当作为层、区域或衬底的元素被称为在另一元素上时，该元素可以直接在另一元素上，或者也可以存在中间元素。相反，当一个元素被称为直接在另一元素上时，两者之间不存在中间元素。还应当理解，当一个元素被称为在另一元素下时，该元素可以直接在另一元素下，或者可以存在中间元素。相反，当一个元素被称为直接在另一元素下时，两者之间不存在中间元素。
下面将结合附图，对本发明实施例公开的技术方案进行详细说明。本发明实施例公开了一种侧壁刻蚀方法，如图1所示，该侧壁刻蚀方法包括：
S101：提供待刻蚀结构，待刻蚀结构包括基底台阶以及位于基底台阶的侧壁、顶部和底部的待刻蚀膜层。
如图2所示，待刻蚀结构10包括基底台阶101以及位于基底台阶101的侧壁S1、顶部S2和底部S3的待刻蚀膜层102。需要说明的是，本发明实施例附图中仅以基底台阶101一侧的结构进行示例说明，但并不表示待刻蚀结构10仅为附图所示的结构。其中，待刻蚀结构10包括但不限于发光二极管或晶体管等半导体结构，待刻蚀膜层102包括但不限于氧化硅或氮化硅等膜层。
S102：在待刻蚀膜层表面形成沉积层，顶部和底部的沉积层的厚度大于侧壁的沉积层的厚度。
如图3所示，在基底台阶101的侧壁S1、顶部S2和底部S3的待刻蚀膜层102的表面形成沉积层20，其中，顶部S2和底部S3的沉积层20的厚度H1大于侧壁S1的沉积层20的厚度H2。
S103：对侧壁的沉积层进行刻蚀，以使沉积层形成暴露出侧壁的待刻蚀膜层的图形化膜层。
如图4所示，对侧壁S1的沉积层20进行刻蚀，以形成暴露出侧壁S1的待刻蚀膜层102的图形化膜层即图形化的沉积层20。在一些可选示例中，可以采用各向异性刻蚀工艺，仅对侧壁S1的沉积层20进行刻蚀，在另一些可选示例中，也可以采用各向同性刻蚀工艺，对侧壁S1、顶部S2和底部S3的沉积层20进行刻蚀，由于顶部S2和底部S3的沉积层20的厚度H1大于侧壁S1的沉积层20的厚度H2，因此，在侧壁S1的沉积层20被刻蚀掉时，顶部S2和底部S3会具有剩余的沉积层20，剩余的沉积层20即为暴露出侧壁S1的待刻蚀膜层102的图形化的沉积层20。
S104：以图形化膜层为掩膜，对侧壁的待刻蚀膜层进行刻蚀。
如图5所示，以暴露出侧壁S1的待刻蚀膜层102的图形化膜层即图形化的沉积层20为掩膜，对侧壁S1的待刻蚀膜层102进行刻蚀，去除侧壁S1的待刻蚀膜层102。之后，如图6所示，去除剩余的沉积层20，形成所需的仅侧壁S1的待刻蚀膜层102被去除的待刻蚀结构10。
基于此，可以通过图形化的沉积层20保护顶部S2和底部S3的待刻蚀膜层102不被刻蚀，而仅侧壁S1的待刻蚀膜层102被刻蚀，进而可以提高侧壁S1的待刻蚀膜层102的刻蚀精准度。与通过调整刻蚀样品台倾角来实现对侧壁材料进行刻蚀的方法相比，本发明实施例中的侧壁刻蚀方法，不需要对常规刻蚀设备或刻蚀样品台的结构进行改变，实现方式更为简单。
本发明一些实施例中，侧壁S1、顶部S2和底部S3的沉积层20为同一膜层。在一些可选示例中，可以采用各向异性沉积工艺沉积顶部S2和底部S3的厚度H1大于侧壁S1的厚度H2的沉积层20。在一些可选示例中，可以通过仅启动半导体工艺设备的下射频电源，而不启动半导体工艺设备的上射频电源，来实现沉积层20的各向异性沉积工艺。当然，本发明并不仅限于此，在另一些可选示例中，还可以通过将半导体工艺设备的下射频电源功率设定为远大于上射频电源功率，来实现沉积层20的各向异性沉积工艺。
当然，本发明并不仅限于此，在另一些实施例中，沉积层20可以包括第一沉积层和第二沉积层，在待刻蚀膜层102表面沉积沉积层20包括：在待刻蚀膜层102表面形成第一沉积层，第一沉积层覆盖基底台阶101的侧壁S1、顶部S2和底部S3；在第一沉积层表面形成第二沉积层，第二沉积层覆盖基底台阶101的顶部S2和底部S3；其中，第二沉积层的致密性大于第一沉积层的致密性。
本发明一些实施例中，如图7所示，在待刻蚀膜层102表面沉积第一沉积层201。在一些可选示例中，顶部S2和底部S3的第一沉积层201的厚度等于侧壁S1的第一沉积层201的厚度。当然，本发明并不仅限于此，在另一些可选示例中顶部S2和底部S3的第一沉积层201的厚度也可以大于侧壁S1的第一沉积层201的厚度。
然后，如图8所示，在第一沉积层201表面沉积第二沉积层202，并且，侧壁S1的第二沉积层202的厚度为0，或者说，侧壁S1不具有第二沉积层202。但是，本发明并不仅限于此，在另一些可选示例中，侧壁S1也可以具有第二沉积层202，只要保证顶部S2和底部S3的第二沉积层202的厚度大于侧壁S1的第二沉积层202的厚度即可。
然后，如图9所示，在一些可选示例中，采用侧推工艺对侧壁S1的第一沉积层201进行刻蚀，形成暴露出侧壁S1的待刻蚀膜层102的图形化的沉积层20，该图形化的沉积层20包括位于顶部S2和底部S3的图形化的第一沉积层201和第二沉积层202。当然，在另一些可选示例中，对侧壁S1的沉积层20进行刻蚀的过程为对侧壁S1的第一沉积层201和第二沉积层202进行刻蚀的过程，在此不再赘述。
然后，如图10所示，以图形化的第一沉积层201和第二沉积层202为掩膜，对侧壁S1的待刻蚀膜层102进行刻蚀，去除侧壁S1的待刻蚀膜层102。在一些可选示例中，去除侧壁S1的待刻蚀膜层102的同时，顶部S2和底部S3的第二沉积层202和部分第一沉积层201也会被去除。当然，在另一些可选示例中，在第二沉积层202较厚的情况下，去除侧壁S1的待刻蚀膜层102之后，还会剩余部分第二沉积层202。
之后，去除剩余的沉积层20，如去除剩余的第一沉积层201，形成如图6所示的仅侧壁S1的待刻蚀膜层102被去除的待刻蚀结构10。其中，可以根据沉积层20的具体材料，选择适合的去除工艺，在此不再赘述。
在一些实施例中，图2、图7、图8、图9和图6所示的结构的电镜图可以分别如图11至图15所示，由此可知，采用本发明实施例公开的侧壁刻蚀方法，可以实现很好的侧壁刻蚀效果，可以达到较高的侧壁刻蚀精准度。
本发明一些实施例中，第一沉积层201是采用各向同性沉积工艺沉积的，以在侧壁S1、顶部S2和底部S3的待刻蚀膜层102的表面均匀地沉积第一沉积层201。
在一些可选示例中，采用各向同性沉积工艺沉积第一沉积层201时，仅半导体工艺设备的上射频电源输出上射频功率，或者说，通过仅启动半导体工艺设备的上射频电源，而不启动半导体工艺设备的下射频电源，来实现第一沉积层201的各向同性沉积工艺。在一些可选示例中，仅上射频电源输出上射频功率时，上射频功率的范围为500W～2000W。
本发明一些实施例中，第一沉积层201的材料为含碳类材料，例如为含碳的高分子聚合物副产物。第一沉积层201的沉积气体包括碳氟类气体，该碳氟类气体包括CH3F、C4F6和C4F8等气体中的至少一种，沉积气体的气体流量范围为50sccm～200sccm，腔室压力范围为10mTorr～50mTorr。
需要说明的是，第一沉积层201的沉积工艺的参数还可以包括沉积时间，但沉积时间需由沉积速率和所需第一沉积层201的厚度决定，本发明并不对此进行限定。并且，可以通过采用较高的上射频电源功率，提高第一沉积层201的沉积效率。此外，在沉积的过程中，CH3F、C4F6、C4F8等碳氟类气体会形成不易挥发的含碳的高分子聚合物副产物，这些含碳的高分子聚合物副产物会沉积在侧壁S1、顶部S2和底部S3的待刻蚀膜层102的表面形成第一沉积层201。
在另一些可选示例中，沉积气体还可以包括惰性气体，该惰性气体包括氩气和氦气中的至少一种，以通过惰性气体稀释碳氟类气体，避免碳氟类气体生成的含碳的高分子聚合物副产物过多，影响第一沉积层201沉积的均匀性。
本发明一些实施例中，第二沉积层202是采用各向异性沉积工艺沉积的，以使顶部S2和底部S3的第二沉积层202的厚度大于侧壁S1的第二沉积层202的厚度，或者说，以仅在顶部S2和底部S3沉积第二沉积层202，而不在侧壁S1沉积第二沉积层202。
在一些可选示例中，采用各向异性沉积工艺可以仅在顶部S2和底部S3的第一沉积层201表面沉积第二沉积层202，而不在侧壁S1的第一沉积层201表面沉积第二沉积层202。在另一些可选示例中，采用参数不同的各向异性沉积工艺或者侧壁S1角度不同的待刻蚀结构10，也可以在侧壁S1、顶部S2和底部S3的第一沉积层201表面都沉积第二沉积层202，并使得顶部S2和底部S3的第二沉积层202的厚度大于侧壁S1的第二沉积层202的厚度。
在一些可选示例中，采用各向异性沉积工艺沉积第二沉积层202时，仅半导体工艺设备的下射频电源输出下射频功率，或者说，通过仅启动半导体工艺设备的下射频电源，而不启动半导体工艺设备的上射频电源，来实现第二沉积层202的各向异性沉积工艺。在一些可选示例中，仅下射频电源输出下射频功率时，下射频功率的范围为50W～300W。
需要说明的是，仅启动半导体工艺设备的下射频电源时，可以在设备的工艺腔室内产生超强的电场，沉积气体的电离产物在超强的电场作用下会产生较强的各向异性。在侧壁S1拥有足够角度的前提下，例如侧壁S1的角度接近90°，就可以实现仅在基底台阶101的顶部S2和底部S3沉积第二沉积层202，而不在基底台阶101的侧壁S1沉积第二沉积层202的效果。
并且，在超强的电场作用下，沉积的第二沉积层202的致密度更高，膜层质量更好。也就是说，第二沉积层202的致密性会大于第一沉积层201的致密性。在后续的刻蚀过程中第二沉积层202可以表现出更强的耐刻蚀性，从而可以更好地保护顶部S2和底部S3的待刻蚀膜层102，使得顶部S2和底部S3的待刻蚀膜层102不被刻蚀。
需要说明的是，虽然仅启动下射频电源时，较小的功率就能够产生较强的电场，但是，由于仅启动下射频电源的沉积速率远小于仅启动上射频电源的沉积速率，因此，在半导体工艺设备的承受范围内，需尽量提高下射频电源的功率，以提高第二沉积层202的沉积速率。
还需要说明的是，由于仅启动下射频电源会产生超强的电场，导致材料沉积时对待刻蚀膜层102的撞击力较大，因此，在采用对待刻蚀膜层102的撞击力较大的各向异性沉积工艺沉积第二沉积层202之前，先采用对待刻蚀膜层102的撞击力较小的各向同性沉积工艺沉积第一沉积层201，可以通过第一沉积层201对待刻蚀膜层102进行保护，避免待刻蚀膜层102在第二沉积层202的沉积过程中受到损伤。
本发明一些实施例中，第二沉积层202的材料也为含碳类材料，例如为含碳的高分子聚合物副产物。第二沉积层202的沉积气体包括碳氟类气体，该碳氟类气体包括CH3F、C4F6和C4F8等气体中的至少一种，沉积气体的气体流量范围为50sccm～200sccm，腔室压力范围为10mTorr～50mTorr。同样，在沉积的过程中，CH3F、C4F6、C4F8等含碳类气体形成的不易挥发的含碳的高分子聚合物副产物，会沉积在基底台阶101的顶部S2和底部S3形成第二沉积层202。
此外，在整个侧壁刻蚀的反应过程中，静电卡盘的温度范围为30℃～60℃，静电吸附电压范围为2200V～2600V，待刻蚀结构的基底如晶圆的背面的氦气压力为6mTorr～10mTorr。其中，静电卡盘的温度不宜过高，这是因为温度过高不利于沉积层的沉积；基底如晶圆的背面的氦气用于吸收基底如晶圆的多余热量。
本发明一些实施例中，第二沉积层202与第一沉积层201采用相同的沉积气体制备，以使第二沉积层202的材料与第一沉积层201的材料相同，以使第一沉积层201作为第二沉积层202的生长基层，进而可以使得沉积的第二沉积层202的致密度更高，膜层质量更好。当然，本发明并不仅限于此，在另一些实施例中，第二沉积层202与第一沉积层201也可以采用不同的沉积气体制备，以使第二沉积层202的材料与第一沉积层201的材料不同，例如第一沉积层201或第二沉积层202的材料还可以为含硅类材料，如氮化硅或氧化硅等。在另一些可选示例中，第一沉积层201和第二沉积层202的材料还可以都为含硅类材料，在此不再赘述。
本发明一些实施例中，第二沉积层202的厚度与第一沉积层201的厚度相同。但是，本发明并不仅限于此，在另一些实施例中，第二沉积层202的厚度与第一沉积层201的厚度也可以不同，例如，第二沉积层202的厚度小于第一沉积层201的厚度，在此不再赘述。
本发明一些实施例中，为了在刻蚀侧壁S1的沉积层20和待刻蚀膜层102的同时，刻蚀掉顶部S2和底部S3的至少部分沉积层20，提高刻蚀效率，侧壁S1的沉积层20和待刻蚀膜层102都是采用各向同性刻蚀工艺进行刻蚀的。
本发明一些实施例中，采用各向同性刻蚀工艺对侧壁S1的沉积层20进行刻蚀时，例如，采用各向同性刻蚀工艺对侧壁S1的第一沉积层201进行刻蚀时，仅上射频电源输出上射频功率。在一些可选示例中，上射频电源功率范围为500W～2000W。
本发明一些实施例中，采用各向同性刻蚀工艺对侧壁S1的待刻蚀膜层102进行刻蚀时，仅上射频电源输出上射频功率，或者上射频电源输出的上射频功率大于下射频电源输出的下射频功率。在一些可选示例中，上射频电源功率范围为500W～2000W；下射频电源功率为0～20W。
在一些可选示例中，沉积层20的材料为含碳类材料，例如第一沉积层201和第二沉积层202的材料都为含碳类材料，侧壁S1的沉积层20的刻蚀气体包括含氧气体，或者，刻蚀气体包括含氧气体和惰性气体，其中，含氧气体可以包括氧气，惰性气体可以包括氮气，氮气与氧气的气体比例可以为1:10；刻蚀气体的气体流量为200sccm～1000sccm；腔室压力范围为30mTorr～100mTorr。
在一些可选示例中，待刻蚀膜层102的材料为含硅类材料，如氮化硅，侧壁S1的待刻蚀膜层102的刻蚀气体包括含氟气体和惰性气体，含氟气体可以包括NF3、CF4和SF6等气体中的至少一种，惰性气体可以包括氩气和氦气等；刻蚀气体的气体流量为50sccm～200sccm；腔室压力范围为10mTorr～50mTorr。
需要说明的是，待刻蚀膜层102材料不同的情况下，可以选择不同的刻蚀工艺和刻蚀工艺参数，来达到最好的刻蚀效果。此外，在对侧壁S1的待刻蚀膜层102进行刻蚀时，下射频电源的功率可以为0，也可以为较低值，如1W～20W，以在提高刻蚀的各向同性的同时，提高待刻蚀膜层102的刻蚀选择比，来保护顶部S2和底部S3的沉积层20。
本发明一些实施例中，在沉积层20与待刻蚀膜层102的厚度相差不大的情况下，待刻蚀膜层102与沉积层20的刻蚀选择比大于1，或者说，待刻蚀膜层102的刻蚀速率大于沉积层20的刻蚀速率，以保证在去除待刻蚀膜层102之前，沉积层20不会被去除。当然，本发明并不仅限于此，在另一些实施例中，还可以通过提高顶部S2和底部S3的沉积层20的厚度，来保证在去除待刻蚀膜层102之前，沉积层20不会被去除。
本发明实施例还公开了一种半导体工艺设备，如图16所示，包括工艺腔室6、进气组件7、上射频电源SRF、下射频电源BRF和控制器(图中未示出)，控制器用于控制工艺腔室6的气体流量和腔室压力以及上射频电源SRF和下射频电源BRF的功率等。
进气组件7用于向工艺腔室6内通入沉积气体或刻蚀气体等。上射频电源SRF通过适配器与工艺腔室6内的上电极1电连接，上电极1包括电感耦合线圈的外线圈和内线圈，用于将射频功率加载至外线圈和内线圈，外线圈和内线圈通过介质窗2耦合至工艺腔室6内，将工艺腔室6内的气体电离成等离子体3。下射频电源BRF通过适配器与基座4电连接，用于向基座4施加偏压功率。基座4用于承载待制备器件5，待制备器件5包括待刻蚀结构10等。
控制器与进气组件7中的进气阀、上射频电源SRF和下射频电源BRF等电连接，以通过控制进气阀，控制气体流量和腔室压力等，以及控制上射频电源SRF和下射频电源BRF的功率等。其中，控制器包括处理器和存储器，存储器中存储有计算机程序，计算机程序被处理器执行时实现如上任一实施例公开的侧壁刻蚀方法。该半导体工艺设备包括但不仅限于电感耦合等离子体刻蚀设备。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本说明书的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本说明书构思的前提下，还可以做出若干变形和改进，这些都属于本说明书的保护范围。因此，本说明书专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种侧壁刻蚀方法，其特征在于，包括：
提供待刻蚀结构，所述待刻蚀结构包括基底台阶以及位于所述基底台阶的侧壁、顶部和底部的待刻蚀膜层；
在所述待刻蚀膜层表面形成沉积层，所述顶部和所述底部的沉积层的厚度大于所述侧壁的沉积层的厚度；
对所述侧壁的沉积层进行刻蚀，以使所述沉积层形成暴露出所述侧壁的待刻蚀膜层的图形化膜层；
以所述图形化膜层为掩膜，对所述侧壁的待刻蚀膜层进行刻蚀。
2.根据权利要求1所述的侧壁刻蚀方法，其特征在于，所述在所述待刻蚀膜层表面形成沉积层包括：
在所述待刻蚀膜层表面形成第一沉积层，所述第一沉积层覆盖所述基底台阶的侧壁、顶部和底部；
在所述第一沉积层表面形成第二沉积层，所述第二沉积层覆盖所述基底台阶的顶部和底部；
其中，所述第二沉积层的致密性大于所述第一沉积层的致密性。
3.根据权利要求2所述的侧壁刻蚀方法，其特征在于，所述第二沉积层的厚度与所述第一沉积层的厚度相同；和/或
所述第二沉积层与所述第一沉积层采用相同的沉积气体制备。
4.根据权利要求2或3所述的侧壁刻蚀方法，其特征在于，所述第一沉积层是采用各向同性沉积工艺沉积；所述第二沉积层是采用各向异性沉积工艺沉积。
5.根据权利要求4所述的侧壁刻蚀方法，其特征在于，采用所述各向同性沉积工艺沉积所述第一沉积层时，仅上射频电源输出上射频功率；
采用所述各向异性沉积工艺沉积所述第二沉积层时，仅下射频电源输出下射频功率。
6.根据权利要求5所述的侧壁刻蚀方法，其特征在于，仅上射频电源输出上射频功率时，所述上射频功率的范围为500W～2000W；
仅下射频电源输出下射频功率时，所述下射频功率的范围为50W～300W。
7.根据权利要求3所述的侧壁刻蚀方法，其特征在于，所述沉积气体包括碳氟类气体，所述碳氟类气体包括CH3F、C4F6和C4F8中的至少一种。
8.根据权利要求1所述的侧壁刻蚀方法，其特征在于，所述侧壁的沉积层和待刻蚀膜层均采用各向同性刻蚀工艺进行刻蚀。
9.根据权利要求8所述的侧壁刻蚀方法，其特征在于，采用所述各向同性刻蚀工艺对所述侧壁的沉积层进行刻蚀时，仅上射频电源输出上射频功率；
采用所述各向同性刻蚀工艺对所述侧壁的待刻蚀膜层进行刻蚀时，仅上射频电源输出上射频功率，或者上射频电源输出的上射频功率大于下射频电源输出的下射频功率。
10.根据权利要求1所述的侧壁刻蚀方法，其特征在于，所述待刻蚀膜层与所述沉积层的刻蚀选择比大于1。
11.根据权利要求1所述的侧壁刻蚀方法，其特征在于，还包括：
去除所述待刻蚀膜层表面剩余的沉积层。
12.一种半导体工艺设备，包括工艺腔室、进气组件、上射频电源、下射频电源和控制器，所述控制器用于控制所述工艺腔室的气体流量和腔室压力以及所述上射频电源和所述下射频电源的功率，其特征在于，所述控制器包括处理器和存储器，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1-11中任一项所述的侧壁刻蚀方法。
CN202311404457.4A 2023-10-26 2023-10-26 一种侧壁刻蚀方法和半导体工艺设备 Pending CN117253788A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311404457.4A CN117253788A (zh) 2023-10-26 2023-10-26 一种侧壁刻蚀方法和半导体工艺设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311404457.4A CN117253788A (zh) 2023-10-26 2023-10-26 一种侧壁刻蚀方法和半导体工艺设备

Publications (1)

Publication Number Publication Date
CN117253788A true CN117253788A (zh) 2023-12-19

Family

ID=89135152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311404457.4A Pending CN117253788A (zh) 2023-10-26 2023-10-26 一种侧壁刻蚀方法和半导体工艺设备

Country Status (1)

Country Link
CN (1) CN117253788A (zh)

Similar Documents

Publication Publication Date Title
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
CN101826435B (zh) 等离子蚀刻方法及等离子蚀刻装置
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
KR20020061001A (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
KR102104240B1 (ko) 플라즈마 식각 방법
US6855643B2 (en) Method for fabricating a gate structure
TW200402102A (en) Two stage etching of silicon nitride to form a nitride spacer
US8298960B2 (en) Plasma etching method, control program and computer storage medium
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US6955964B2 (en) Formation of a double gate structure
US6746925B1 (en) High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
US20110171833A1 (en) Dry etching method of high-k film
CN111696863B (zh) 硅介质材料刻蚀方法
TWI544543B (zh) A manufacturing method of a semiconductor device, and a computer recording medium
CN117253788A (zh) 一种侧壁刻蚀方法和半导体工艺设备
CN111952169A (zh) 聚酰亚胺刻蚀方法
JP3271373B2 (ja) ドライエッチング方法
JP2002134472A (ja) エッチング方法、エッチング装置および半導体装置の製造方法
KR20190051881A (ko) 다른 재료들에 선택적인 컨포멀한 에칭 방법
JP4368244B2 (ja) ドライエッチング方法
JP7467708B2 (ja) 基板処理装置
US20210242036A1 (en) Method for etching oxide semiconductor film and plasma processing apparatus
US7265058B2 (en) Method of manufacturing semiconductor device
CN115910768A (zh) 一种半导体结构的刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination