JP3271373B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP3271373B2
JP3271373B2 JP14890693A JP14890693A JP3271373B2 JP 3271373 B2 JP3271373 B2 JP 3271373B2 JP 14890693 A JP14890693 A JP 14890693A JP 14890693 A JP14890693 A JP 14890693A JP 3271373 B2 JP3271373 B2 JP 3271373B2
Authority
JP
Japan
Prior art keywords
etching
gas
dry etching
fluorine
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14890693A
Other languages
English (en)
Other versions
JPH0722391A (ja
Inventor
正文 久保田
充弘 大國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP14890693A priority Critical patent/JP3271373B2/ja
Publication of JPH0722391A publication Critical patent/JPH0722391A/ja
Application granted granted Critical
Publication of JP3271373B2 publication Critical patent/JP3271373B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプラズマエッチングによ
る薄膜の微細加工技術に関するものである。
【0002】
【従来の技術】高密度半導体集積回路の進歩は産業革命
にも比較される変革をもたらしつつある。高密度化は素
子寸法の微細化、デバイスの改良、チップサイズの大面
積化等により実現されてきた。素子寸法の微細化は光の
波長程度まで進んで来ており、リソグラフィにはエキシ
マレーザや軟エックス線の使用が検討されている。微細
パターンの実現には、リソグラフィと並んでドライエッ
チングが重要な役割を果たしている。
【0003】ドライエッチングとは、プラズマ、ラジカ
ル、イオン等による気相ー固相表面に於ける化学的また
は物理的反応を利用し、薄膜または基板の不要な部分を
除去する加工方法である。ドライエッチング技術として
最も広く用いられている反応性イオンエッチング(RI
E)は、適当なガスの高周波放電プラズマ中に試料を曝
すとエッチング反応により試料表面の不要部分が除去さ
れるというものである。必要な部分は、通常、マスクと
して用いたフォトレジストパターンにより保護されてい
る。
【0004】図5は平行平板電極を有する典型的な反応
性イオンエッチング装置を示す模式図である。金属性チ
ャンバー1中には、ガスコントローラ2を通して反応性
ガスが導入され、排気系3によって適切な圧力に制御さ
れている。チャンバー1中の圧力は通常100から10
00mTorrに設定される。チャンバー1の上部には
アノード(陽極)4が設けられ、下部にはカソード(陰
極)となる試料台5が設けられている。試料台5には、
インピーダンス整合回路6を介してRF電源7が接続さ
れており、試料台5とアノード4との間で高周波放電を
起こすことができる。
【0005】半導体集積回路においてはさまざまな種類
の膜が使用され、それらは必要な寸法、形状に微細加工
される必要がある。高精度の寸法精度が要求される工程
の一つがゲート電極加工である。ゲート電極寸法は素子
の動作速度や回路の駆動力を決定する重要なパラメータ
であるので、設計寸法から10%以下の寸法変化しか許
容されない。素子の動作速度を高めるため、通常最小の
寸法はゲート電極に適用されるため、最も微細で高精度
の寸法精度が必要とされる工程であるといえる。
【0006】ゲート電極には電気抵抗を下げる目的で近
年上層がタングステン膜などの高融点金属、またはタン
グステンシリサイド膜に代表される高融点金属シリサイ
ド、下層がリンドープした多結晶シリコン膜使用され
はじめている。このような2層膜のエッチングにおいて
は、先に述べたようなドライエッチング装置を用いて通
常2つ以上の異なるガスを用いてそれぞれの膜をエッチ
ングする。例えばタングステンシリサイド膜のエッチン
グにはCF4やSF6等のフッ素を含むガスのプラズマが
使用され、多結晶シリコン膜のエッチングにはCl2
HCl,HBr等のフッ素以外のハロゲンガスまたはハ
ロゲン化合物ガスのプラズマが用いられる。タングステ
ンシリサイド膜のエッチングではSiF4,WF6等の、
多結晶シリコン膜のエッチングではSiClx等の蒸気
圧の高い反応生成物ができ、それらが真空排気されるこ
とでエッチングが進行する。圧力は100mTorrか
ら1000mTorr、投入電力は200から500W
程度が使用され、エッチング速度は200から300n
m/min程度が得られている。
【0007】この例以外にフッ素系ガスでのエッチング
に続けてフッ素以外のハロゲン系ガスでのエッチングを
行う場合が半導体素子製造プロセスではたびたび発生す
る。たとえばゲート電極上にシリコン酸化膜が載った構
造を形成することがあるが、この場合にはシリコン酸化
膜エッチングにはCF4やCHF3の様なフッ素系ガスが
使用され、ゲート電極エッチングには塩素系ガスが使用
される等である。
【0008】
【発明が解決しようとする課題】この様な2ステップの
エッチングにより多層膜構造をエッチングできるが、実
際の試作ラインに適用するとエッチング速度や形状、選
択比等のエッチング特性が安定しないという問題が生じ
てきた。
【0009】図6はタングステンポリサイドのエッチン
グにおける多結晶シリコン膜のエッチング速度、対酸化
膜選択比の処理枚数依存性を示したものである。数枚の
ウエハをエッチングするとエッチング速度が20から4
0%低下し、また対酸化膜選択比が50%程度まで低下
することがわかる。この際のエッチング条件は次の通り
であった。第1ステップはCF4ガスを用い、圧力20
0mTorr,RF電力(13.56MHz)400W
にて行った。第2ステップはHBrとCl2ガスを用
い、圧力150mTorr,RF電力(13.56MH
z)250Wで行った。いずれもステージ温度は20℃
とした。この原因について検討した結果、チャンバー内
に残留するフッ素成分がプラズマに影響を及ぼしている
ためとの結論に至った。すなわち、フッ素はハロゲン元
素のなかでも最も電気陰性度が大きく、プラズマ中では
電子付着現象により容易に負イオンになる。電子付着に
より電子が消費されるためイオン発生率が低下し、これ
によりClやBrのラジカル、イオン密度が低下するた
めである。同様の現象がヘムカーら(エレクトロケミカ
ルソサイエティ、スプリングミーティング、ホノルル、
アブストラクトp.360−361、1993)により
報告されている。
【0010】チャンバー内に残留するフッ素に起因する
現象であるので、2つのエッチングステップを別々のチ
ャンバーにて行うことによりこの様な不安定性は軽減で
きると考えられる。しかし、2つのチャンバーを用意す
ることは大幅なコスト上昇を招き、またそれらをいわゆ
るマルチチャンバーを有する1台の装置とする場合には
装置の稼働率の低下も懸念される。2台の装置として別
々に行う場合には装置コストの上昇に加え、ウエハの移
動に伴う無駄時間や無駄な労力を生じコストが極めて高
くなる。
【0011】本発明は上記問題点に鑑み、フッ素系ガス
でのエッチングに続けてフッ素以外のハロゲン系ガスで
のエッチングを行う場合にエッチング速度等のパラメタ
ーが安定して再現できる高精度なドライエッチング方法
を提供するものである。
【0012】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のドライエッチング方法は、チャンバーにフ
ッ素を含むガスを導入しプラズマ発生してタングステン
膜をエッチングする第1の工程と、前記チャンバーにフ
ッ素を含まずかつフッ素以外のハロゲン元素を含むガス
を導入し圧力を0.05Pa以上5Pa以下の範囲とし
てプラズマ発生してシリコン膜をエッチングする第2の
工程とを備える。このように圧力を0.05Pa以上5
Pa以下の範囲とすることにより同時にイオンの指向性
が向上し、エッチング自身の異方性も向上する。その結
果、パーティクル発生の減少による歩留り向上が期待で
きる。本発明のドライエッチング方法における第2工程
に用いられるエッチングガスはフッ素を含まず、かつ、
Cl 2 、HCl、HBr,Br 2 ,HIのいずれかを含む
ガスであることが好ましい。また、本発明のドライエッ
チング方法における第1工程に用いられるエッチングガ
スはCF 4 またはC 4 8 のいずれかを含むガスであるこ
とが好ましい。本発明のドライエッチング方法における
第1および第2の工程は、ECRエッチャー、または、
LEPエッチャーを用いてエッチングすることが好まし
い。本発明のドライエッチング方法における第1および
第2の工程は、同一チャンバーにおいてエッチングする
ことが好ましい。
【0013】
【作用】本発明は上記した第1の工程でチャンバー内に
フッ素が残留しても第2の工程の圧力では残留フッ素に
殆ど影響されずにエッチングパラメータを安定して再現
することができる。電子付着現象は数Pa以下の圧力下
では圧力の減少に伴って少なくなることが一般的に知ら
れている。これは付着を起こすフッ素等のハロゲン元素
自身の密度が圧力と共に減少することと、電子温度が圧
力減少に伴い増加するので、電子付着に寄与する低エネ
ルギ−電子の全電子数に対する割合が減少するためであ
る。SF6プラズマでは圧力100mTorr付近のプ
ラズマでは電子1に対し正イオン100位のいわゆるエ
レクトロネガティブなプラズマであるが、1mTorr
あたり以下では電子1に対し正イオンほぼ1であり、電
子付着現象によるプラズマへの影響は生じない。
【0014】
【0015】
【実施例】以下本発明のドライエッチング方法につい
て、図面を参照しながら説明する。
【0016】図1は本発明の第1の実施例におけるドラ
イエッチング方法を説明するための製造工程断面図を示
すものである。
【0017】まず、図1aの様に、シリコン基板10、
ゲート酸化膜11、燐ドープした多結晶シリコン膜12
とタングステンシリサイド膜13からなる試料表面に、
ドライエッチングの際マスクとして機能するフォトレジ
ストパターン14を形成する。
【0018】図1bではこのようにして準備したシリコ
ン基板10をリサジューエレクトロンプラズマ(LE
P)エッチャーでエッチングした。リサジューエレクト
ロンプラズマエッチング(オオクニ他、VLSIテクノ
ロジーシンポジウム、ダイジェスト オブ テクニカル
ペーパーズ、p.151、1993)と言うのは、チャ
ンバー中に回転電場を形成し発生したプラズマでエッチ
ングする技術で、平行平板RIEに比べて高真空でエッ
チングできることが特徴である。第1ステップのタング
ステンシリサイドのエッチング条件は、CF4 ガス50
sccm,圧力7.5mTorr,LEP3電極への高
周波電力100Wx3(50MHz)、RFバイアス電
力50W(13.56MHz)とした。
【0019】続いて図1cでは第2ステップの多結晶シ
リコンのエッチング条件は、Cl2ガス40sccm,
圧力7.5mTorr,LEP3電極への高周波電力8
0Wx3(50MHz)、RFバイアス電力50W(1
3.56MHz)とした。
【0020】多結晶シリコンのエッチ速度は約310n
m/min、対酸化膜選択比約80で図2に示すように
ウエハ処理枚数への依存は見られなかった。
【0021】次に本発明の第2の実施例におけるドライ
エッチング方法を説明する。図3は本発明の第1の実施
例におけるドライエッチング方法を説明するための製造
工程断面図である。
【0022】まず、図3aの様に、シリコン基板10、
ゲート酸化膜11、燐ドープした多結晶シリコン膜12
と常圧CVDにより形成したシリコン酸化膜15からな
る試料表面に、ドライエッチングの際マスクとして機能
するフォトレジストパターン14を形成する。
【0023】図3bではこのようにして準備したシリコ
ン基板10を電子サイクロトロン共鳴現象を用いたEC
Rエッチャーでエッチングした。ECRエッチャーはや
はり平行平板RIEに比べて高真空でエッチングでき
る。第1ステップのシリコン酸化膜15のエッチング条
件は、C48 ガス30sccm,圧力1mTorr,マ
イクロ波電力1.2KW(2.45GHz)、RFバイ
アス電力200W(2.5MHz)とした。
【0024】続いて図3cでは第2ステップの多結晶シ
リコンのエッチング条件は、Cl2ガス30sccm,
HBrガス2sccm,圧力2mTorr,マイクロ波
電力1.2KW(2.45GHz)、RFバイアス電力
50W(2.5MHz)とした。多結晶シリコンのエッ
チ速度は約200nm/min、対酸化膜選択比約50
で図4に示すようにウエハ処理枚数への依存は見られな
かった。
【0025】なお、実施例において、第2ステップで使
用されるガスはCl2またはCl2に他のガスを添加した
例を示したが、Cl2ではなくHCl,HBr,Br2
HI等のガスかあるいはそれらに他のガスを添加したガ
スであっても本発明の効果が得られることは言うまでも
ない。またフッ素を含むガスがCF4とC4F8の場合
を示したが、CとFまたはC,H,Fの化合物を含むガス
であっても本発明の効果が得られることは言うまでもな
い。
【0026】
【発明の効果】以上のように本発明のドライエッチング
方法は、タングステンのエッチング工程によってチャン
バー内にフッ素が残留しても、シリコン膜のエッチング
工程ではフッ素を含まないガスでチャンバーの圧力を
0.05Pa以上5Pa以下にするので、残留フッ素に
起因する電子付着現象によるプラズマへの影響が殆ど生
じないため、エッチング速度や形状、選択比等のエッチ
ング特性を安定させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるドライエッチン
グ方法を説明するための製造工程断面図
【図2】本発明の第1の実施例のドライエッチング方法
におけるエッチ速度の経時変化を説明するための図
【図3】本発明の第2の実施例であるドライエッチング
方法を説明するための製造工程断面図
【図4】本発明の第2の実施例のドライエッチング方法
におけるエッチ速度の経時変化を説明するための図
【図5】従来の平行平板ドライエッチング装置の構成図
【図6】従来の平行平板ドライエッチング方法における
エッチ速度の経時変化を説明するための図
【符号の説明】
10 シリコン基板 11 ゲート酸化膜 12 燐ドープした多結晶シリコン膜 13 タングステンシリサイド膜 14 フォトレジストパターン 15 シリコン酸化膜
フロントページの続き (56)参考文献 特開 平3−83335(JP,A) 特開 昭62−106629(JP,A) 特開 平4−340716(JP,A) 特開 昭61−168228(JP,A) 特開 平4−290226(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 C23F 4/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】チャンバーにフッ素を含むガスを導入しプ
    ラズマ発生してタングステン膜をエッチングする第1の
    工程と、前記チャンバーにフッ素を含まずかつフッ素以
    外のハロゲン元素を含むガスを導入し圧力を0.05P
    a以上5Pa以下の範囲としてプラズマ発生してシリコ
    ン膜をエッチングする第2の工程とを備えたドライエッ
    チング方法。
  2. 【請求項2】前記第2工程に用いられるエッチングガス
    は、Cl2、HCl、HBr,Br2,HIのいずれかを
    含むガスであることを特徴とする請求項1記載のドライ
    エッチング方法。
  3. 【請求項3】前記第1工程に用いられるエッチングガス
    はCF 4 またはC 4 8 のいずれかを含むガスであること
    を特徴とする請求項1記載のドライエッチング方法。
  4. 【請求項4】前記第1および第2の工程は、ECRエッ
    チャー、または、LEPエッチャーを用いてエッチング
    することを特徴とする請求項1記載のドライエッチング
    方法。
  5. 【請求項5】前記第1および第2の工程は、同一チャン
    バーにおいてエッチングすることを特徴とする請求項1
    から4のいずれか1項に記載のドライエッチング方法。
JP14890693A 1993-06-21 1993-06-21 ドライエッチング方法 Expired - Fee Related JP3271373B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14890693A JP3271373B2 (ja) 1993-06-21 1993-06-21 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14890693A JP3271373B2 (ja) 1993-06-21 1993-06-21 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH0722391A JPH0722391A (ja) 1995-01-24
JP3271373B2 true JP3271373B2 (ja) 2002-04-02

Family

ID=15463315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14890693A Expired - Fee Related JP3271373B2 (ja) 1993-06-21 1993-06-21 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3271373B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399515B1 (en) * 1999-06-21 2002-06-04 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity
US6583065B1 (en) * 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
JPWO2005098231A1 (ja) 2004-03-30 2008-02-28 ヤマハ発動機株式会社 鞍乗り型車両
JP2009046017A (ja) 2007-08-20 2009-03-05 Yamaha Motor Co Ltd エンジンユニット、及び鞍乗型車両

Also Published As

Publication number Publication date
JPH0722391A (ja) 1995-01-24

Similar Documents

Publication Publication Date Title
US6686295B2 (en) Anisotropic etch method
KR100230908B1 (ko) 반도체 장치의 제조 방법
US5416048A (en) Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage
JP3027951B2 (ja) 半導体装置の製造方法
US6372637B2 (en) Method for making semiconductor devices having gradual slope contacts
US5180464A (en) Dry etching method
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
KR20020061001A (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US5346585A (en) Use of a faceted etch process to eliminate stringers
KR20020041447A (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
US6146542A (en) Dry etching method of multilayer film
JP4013308B2 (ja) 配線形成方法
JP2891952B2 (ja) 半導体装置の製造方法
US5968278A (en) High aspect ratio contact
JP4387801B2 (ja) 半導体ウェーハの乾式蝕刻方法
JP3271373B2 (ja) ドライエッチング方法
US6544896B1 (en) Method for enhancing etching of TiSix
US6686294B2 (en) Method and apparatus for etching silicon nitride film and manufacturing method of semiconductor device
JP3362093B2 (ja) エッチングダメージの除去方法
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
JP3018462B2 (ja) ドライエッチング方法
JP3399494B2 (ja) WSiNの低ガス圧プラズマエッチング方法
JP3440599B2 (ja) ビアホール形成方法
JP4360065B2 (ja) プラズマ処理方法
JP3104298B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees