KR20020061001A - 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 - Google Patents

불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 Download PDF

Info

Publication number
KR20020061001A
KR20020061001A KR1020027007634A KR20027007634A KR20020061001A KR 20020061001 A KR20020061001 A KR 20020061001A KR 1020027007634 A KR1020027007634 A KR 1020027007634A KR 20027007634 A KR20027007634 A KR 20027007634A KR 20020061001 A KR20020061001 A KR 20020061001A
Authority
KR
South Korea
Prior art keywords
supplying
process chamber
gas
watts
chamber
Prior art date
Application number
KR1020027007634A
Other languages
English (en)
Other versions
KR100465947B1 (ko
Inventor
가츠히사구기미야
니시자와다카노리
다지마다이스케
Original Assignee
어플라이드 메티리얼, 인코포레이티드.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 메티리얼, 인코포레이티드. filed Critical 어플라이드 메티리얼, 인코포레이티드.
Publication of KR20020061001A publication Critical patent/KR20020061001A/ko
Application granted granted Critical
Publication of KR100465947B1 publication Critical patent/KR100465947B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

폴리실리콘 층 및 상부 텅스텐 층을 모두 구비한 기판을 에칭하기 위한 방법 및 장치에 관한 것이다. 이 방법은 불화 가스(CF4, NF3, SF6등) 및 산소를 함유한 가스 혼합물로부터 형성된 플라즈마를 사용하여 챔버 내의 텅스텐 층을 에칭하는 단계를 포함한다.

Description

불화 가스 및 산소를 함유한 가스 혼합물을 사용하는 텅스텐의 플라즈마 공정{PLASMA PROCESSING OF TUNGSTEN USING A GAS MIXTURE COMPRISING A FLUORINATED GAS AND OXYGEN}
집적 회로는 단일 칩 상에 수 백만개의 트랜지스터, 커패시터 및 레지스터들을 구비한 복잡한 디바이스로 발전되어 왔다. 칩 설계의 발전을 위하여 고속이며 고밀도의 회로에 대한 요구가 끊임없이 있어왔다. 회로가 실행할 수 있는 기능의 수와 속도가 회로 구조물의 밀도에 따라 증가하므로, 회로 밀도는 상당한 중요성을 갖게 되었다. 집적 회로의 회로 밀도 및 속도에 영향을 미치는 몇 가지 설계 속성들로는 기판 상에 형성된 회로 구조물을 구비한 층을 형성하기 위해 사용되는 재료의 두께 및 저항을 들 수 있다.
통상 회로 구조물을 조성하기 위해 사용되는 재료로는 텅스텐이 있다. 텅스텐은 종래의 CVD(Chemical Vapor Deposition) 방식을 사용하여 정교하게 증착될 수 있으며, 일반적으로는 저 저항률을 갖는다. 회로 설계자들은 텅스텐이 폴리실리콘에 의한 침투에 양호한 내성을 보여주며, 기판 공정이나 디바이스 사용 중에 그 물리적인 속성을 유지할 수 있도록 하고 있기 때문에, 텅스텐이 인접 폴리실리콘을 사용하기 위해 가장 적합한 재료임을 발견하였다.
회로 밀도를 극대화하기 위하여, 텅스텐을 함유한 회로 구조물을 구비한 층은 최소화되어야만 한다. 그러나, 이와 같이 얇은 층을 공정할 때는, 공정 중에 층이 손상되는 것을 피하기 위해 주의를 기울여야만 한다. 층이 손상되면 회로 구조물에 결함이 생겨서, 기판의 불량이 증가하게 된다.
얇은 층을 쉽게 손상시킬 수 있는 공정예로는 에칭이 있다. 텅스텐을 에칭할 때는, 일반적으로 기판 상에 노출된 텅스텐을 제거하기 위해 불화 화학제가 사용되고, 이는 또한 폴리실리콘의 적극적 에칭제이다. 기존의 에칭 시스템은 텅스텐 층의 관통부(break through)와 하지 폴리실리콘 층의 에칭을 알려주는 챔버 가스에서 폴리실리콘의 존재를 검출하는 엔드포인트 검출 시스템을 사용한다. 폴리실리콘이 배기 가스에서 검출되면, 에칭은 종료된다. 임의로, 시간이 정해진 오버-에치 스텝은 "클린-업(clean-up)" 및 메인 에치 스텝 중 제거되지 않은 잔류 텅스텐을 제거하기 위해 사용된다.
하지 폴리실리콘 층을 갖는 텅스텐을 에칭할 때 직면하는 문제점은 텅스텐의 메인 및 선택적 오버-에치 중 에칭되는 폴리실리콘의 양을 제어하는데 어려움이 있다는 점이다. 일반적으로, 저속 에칭, 즉 2000Å/min 미만의 텅스텐의 에칭률을 위해 사용되는 불화 화학제는 폴리실리콘에 열악한 선택성을 갖게 된다. 따라서, 텅스텐이 하지 폴리실리콘 층을 노출하기 위해 에칭되면, 폴리실리콘은 원하지 않는 에칭률(보통은 텅스텐의 에칭률과 거의 동일함)로 제거된다. 이로서 엔드포인트가 검출되기 전에 원치않는 양의 폴리실리콘이 제거되고, 에칭이 종료된다. 예를 들면, 텅스텐 층을 오버-에칭하면 하지 폴리실리콘 층의 과잉 에칭이 생긴다. 이 결과의 트렌치는 일반적으로 깊이 제어 및 코너 형성에 열악함을 나타낸다.
높은 선택성을 갖는 화학제가 텅스텐 에칭에 사용될 수 있더라도, 이러한 화학제들은 일반적으로 고에칭률, 즉 2000Å/min 초과의 에칭률을 나타낸다. 따라서, 폴리실리콘이 텅스텐보다 저 비율로 에칭된다 하더라도, 고에칭률로 인해 엔드포인트 검출 전에 원치 않는 양의 폴리실리콘이 제거될 수 있다. 그 결과, 에치 깊이를 제어하는데 어려움이 있다. 에치 깊이 제어성이 부족하면 하지층이 부주의로 잘못 에치되므로, 얇은 층으로 된 회로 구조물을 형성시 매우 부적합하게 된다.
따라서, 기술적으로 폴리실리콘에 대해 양호한 선택성을 갖는 텅스텐 에칭 공정이 필요하다.
본 발명은 일반적으로 반도체 웨이퍼를 드라이 에칭하기 위한 방법 및 장치에 관한 것이다. 특히, 본 발명은 불화 가스 및 산소를 함유한 가스 혼합물을 사용하여 텅스텐을 에칭하기 위한 방법 및 장치에 관한 것이다.
본 발명의 이론은 첨부된 도면들과 연관된 이하의 상세한 설명을 참작하면 용이하게 이해될 것이다.
도 1은 도 2의 신규 방법의 절차를 감소할 수 있는 반도체 공정 챔버의 개략도.
도 2는 텅스텐을 에칭하는 신규 방법을 나타내는 블록도.
도 3은 텅스텐을 에칭하는 다른 방법을 나타내는 블록도.
도 4는 본 발명의 공정에 의해 에칭된 종류의 텅스텐 층을 구비한 웨이퍼의 개략 입면도.
이해를 용이화하기 위해, 도면에서 공통인 동일 소자를 나타낼 수 있는 곳에는 동일한 참조부호를 사용하였다.
이러한 종래 기술과 관련된 단점들은 폴리실리콘 층 및 상부 텅스텐 층 모두를 구비한 기판의 에칭을 위한 방법 및 장치에 관한 본 발명에 의해 극복된다. 이 방법 및 장치는 불화 가스(예를 들면, CF4, NF3, SF6및 불소를 함유한 다른 가스) 및 산소를 함유한 가스 혼합물로 형성된 플라즈마를 사용하여 텅스텐 층을 에칭한다. 산소는 텅스텐 층의 관통부에 의해 노출된 폴리실리콘과 반응한다. 이 산소/폴리실리콘 반응에 의해 형성된 표면 산화물 또는 에치 정지층은 에칭제로부터 폴리실리콘을 보호하기 때문에, 폴리실리콘과 텅스텐 사이에서 양호한 선택성을 제공하게 된다.
본 발명의 일 실시예는 폴리실리콘 위에 텅스텐 층을 구비한 기판을 에칭하는 방법에 관한 것이다. 본 발명의 상기 실시예는 제거되는 폴리실리콘의 양을 최소화하면서, 즉 에치 공정이 텅스텐과 폴리실리콘간에 양호한 선택성을 나타내면서, 폴리실리콘 재료를 노출하도록 텅스텐을 에칭한다. 본 발명의 에치 공정은 텅스텐을 플라즈마 공정할 수 있는 복수의 에칭 시스템에서의 절차를 감소할 수 있다. 이러한 시스템의 일례로는 캘리포니아, 산타클라라 소재의 어플라이드 머티리얼사제의 DPS(Decoupled Plasma Source) 센투라(Centura) 에치 시스템이 있다.
도 1은 유전체인 돔-형상의 천정(120)(이후, 돔(120)이라 함) 외부에 위치된 적어도 하나의 유도성 코일 안테나 세그먼트(112)를 구비한 DPS 에치 공정 챔버(110)의 개략도를 나타낸다. 안테나 세그먼트(112)는 일반적으로 약 12.56MHz의 동조가능한 주파수를 갖는 RF(Radio-Frequency) 신호를 생성할 수 있는 RF 소스(118)와 결합된다. 이 RF 소스(118)는 매칭 네트워크(119)를 통해서 안테나(112)와 결합된다. 공정 챔버(110)는 또한 약 13.56MHz의 주파수를 갖는 RF 신호를 생성할 수 있는 제 2 RF 소스(122)와 결합된 기판 지지 피데스털(캐소드)(116)을 포함한다. 소스(122)는 매칭 네트워크(124)를 통해 기판 지지 피데스털(116)과 결합된다. 챔버(110)는 또한 전기적인 접지부(134)와 결합된 전도성 챔버벽(130)을 포함한다. CPU(central processing unit)(144), 메모리(142) 및 CPU(144)용 지지 회로(146)를 포함한 제어기(140)는 에치 공정 제어의 용이화를 위해 DPS 공정 챔버(110)의 다양한 구성요소들과 결합된다.
동작시, 반도체 기판(114)은 기판 지지 피데스털(116) 상에 배치되고, 가스 성분은 주입구(126)를 통해 가스 패널(138)로부터 공정 챔버(110)로 공급되어, 반응성 가스 혼합물(150)을 형성한다. 반응성 가스 혼합물(150)은 RF 소스(118, 122)로부터 각각 안테나(112) 및 기판 지지 피데스털(116)로 RF 전력을 공급함으로써 공정 챔버(110) 내의 플라즈마(152)로 점화된다. 공정 챔버(110) 내부의 압력은 챔버(110)와 진공 펌프(136) 사이에 위치된 스로틀 밸브(127)를 사용하여 제어된다. 챔버벽(130)의 표면에서의 온도는 챔버(110)의 벽(130) 내에 위치된 액체수용 도관(미도시)을 사용하여 제어된다. 예를 들면, 벽(130)은 공정 중 약 섭씨 65도에서 유지될 수 있다.
기판(114)의 온도는 지지 피데스털(116)의 온도를 안정화하고, 헬륨 가스를 소스(148)로부터 피데스털 표면상의 홈(미도시)과 기판(114)의 뒷면으로 형성된 채널로 흘려 보냄으로써 제어된다. 헬륨 가스는 기판(114)과 피데스털(116) 사이의 열 전달의 용이화를 위해 사용된다. 예를 들면, 약 8Torr의 헬륨이 사용될 수 있다. 에치 공정 중, 기판(114)은 플라즈마(152)에 의해 정상 상태의 온도까지 서서히 가열된다. 돔(120)과 피데스털(116)의 온도 제어를 통해, 기판(114)은 약 섭씨 20도 내지 약 섭씨 80도의 온도, 바람직하게는 약 섭씨 50도의 온도에서 유지된다.
상술한 바와 같이, 챔버 제어의 용이화를 위하여, CPU(144)는 다양한 챔버와 서브프로세서를 제어하기 위한 공업용 설정에서 사용될 수 있는 소정 형태의 범용 컴퓨터 프로세서 중 하나일 수 있다. 메모리(142)는 CPU(144)와 결합된다. 메모리(142) 또는 컴퓨터 판독가능 매체는 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 플로피 디스크 드라이브, 하드디스크 또는 근거리나 원격의 소정의 다른 형태의 디지털 저장매체일 수 있다. 지지 회로(146)는 CPU(144)와 결합되어 기존 방식으로 프로세서를 지지한다. 이들 회로는 캐시, 전원, 클록 회로, 입출력 회로 및 서브시스템 등을 포함한다. 에치 공정(200)은 일반적으로 메모리(142) 내에 소프트웨어 루틴(202)으로 기억된다. 소프트웨어 루틴(202)은 또한 CPU(144)에 의해 제어되는 하드웨어로부터 원격 배치된 제 2 CPU(미도시)에 의해 기억 및/또는 실행될 수 있다.
에치 공정(200)은 웨이퍼(114) 상에 구비된 막 스택(400) 상에서의 절차를 감소시킬 수 있다. 막 스택(400)은 도 4에 "프리-에치" 상태(410) 및 "포스트-에치" 상태(430)로 나타내었다.
"프리-에치" 상태(410)로 나타낸 바와 같은 막 스택(400)은 텅스텐 층(414) 아래에 하나 이상의 기판층(412)을 갖는다. 텅스텐 층(414)은 일반적으로 텅스텐 층(414)의 노출 부분(418)을 남긴 레지스트 또는 하드마스크(416)로 패터닝된다. 폴리실리콘 층(420)은 적어도 텅스텐 층(414)의 노출 부분(418) 아래에 놓인다. "포스트-에치" 상태(430)는 이하에 설명되는 에치 공정에 대한 설명의 용이화를 위해 제공된다.
에치 공정(200)을 실행하는 소프트웨어 루틴(202)은 도 1, 도 2 및 도 4를 참조하여 설명된다. 소프트웨어 루틴(202)은 웨이퍼(114)가 피데스털(116)에 위치된 후에 실행된다. 소프트웨어 루틴(202)은 CPU(144)에 의해 실행될 때, 범용 컴퓨터를 챔버 동작을 제어하는 특정 공정 컴퓨터(제어기)(140)로 변환하여 에치 공정(200)이 수행된다. 본 발명의 공정이 소프트웨어 루틴과 마찬가지로 실행된다 하더라도, 본 명세서에 설명된 방법의 일부 또는 전부는 소프트웨어 제어기와 함께 하드웨어에서 수행될 것이다. 본 발명은 컴퓨터 시스템 상에서 실행되는 바와 같은 소프트웨어, 어플리케이션 전용 집적 회로에서와 같은 하드웨어 또는 다른 타입의 하드웨어 실행 또는 소프트웨어와 하드웨어의 조합으로 실행될 수 있다.
"프리-에치" 상태(410)에서의 막 스택(400)은, 예를 들면 스텝 202에서 약10 내지 약 200sccm의 불화 가스(예를 들면, CF4, NF3, SF6및 불소를 함유한 다른 가스들)를 함유한 반응성 가스를 챔버(110)에 공급함으로써 에치된다. 다음에, 약 10 내지 약 200sccm의 산소가 스텝 204에서 챔버(110)에 공급되어 반응성 가스와 혼합된다. 챔버 압력은 스텝 206에서 약 0.5 내지 약 100mTorr 사이에서 조정된다. 다음에, 스텝 208에서는, 약 100 내지 약 1000Watts의 RF 전력이 안테나(112)에 공급되고, 약 10 내지 약 300 Watts의 바이어스 전력이 피데스털(116)에 공급된다. 이 공급 전력은 플라즈마(152)를 점화하고 유지하여, 텅스텐 층(414)을 에치한다. 물론, 플라즈마 점화의 다른 소스가 사용될 수도 있다. 에치 공정(200)은 스텝 210에서 엔드포인트에 도달할 때만 종료된다.
엔드포인트 검출 스텝(210)은 다수의 기존 방법들을 통해서 수행될 수 있다. 예를 들면, 엔드포인트는 정해진 시간의 에치 기간이 만료한 때에 도달될 수 있다. 다른 엔드포인트 검출 방법은 재료의 하지층에 도달하는 에치를 표시하는 방출 파장을 검출하는 방법을 포함한다.
예를 들면, 엔드포인트 검출은 엔드포인트 검출 시스템(예를 들면, OES(optical emission spectroscopy) 시스템)을 사용함으로써 수행되어, 에치 공정이 상부층(예를 들면, 텅스텐 층)에 침투할 때를 검출하고, 하지층(예를 들면, 폴리실리콘 층)의 에칭을 개시한다. 하지층은 에칭될 때, 재료를 엔드포인트 검출 시스템에 의해 식별가능한 암호 파장을 갖는 챔버 분위기로 릴리즈한다.
당업자는 하지층을 포함한 다른 재료들을 사용할 때와, 특정한 어플레케이션을 위한 에치 특성을 조절(tailoring)하기 위해 다른 엔드포인트를 선택하는 것이 필요함을 이해할 수 있을 것이다. 다른 엔드포인트 검출 방법이 용이하게 사용될 수 있으며, 본 명세서에서 설명된 공정으로 용이하게 통합될 수 있다.
"프리-에치"(410) 및 "포스트-에치"(430)의 비교를 통해 알 수 있듯이, 공정(200)은 폴리실리콘 층(420)에 도달할 때까지, 텅스텐 층(414)을 에치한다. 반응성 가스 혼합물(150) 내의 산소는 현재 노출된 폴리실리콘 층(420)과 반응하여, 폴리실리콘 층(420) 상에 표면 산화물(또는, 에치 정지층)(422)을 형성한다. 표면 산화물(422)은 텅스텐에 대해 0.5 내지 5의 범위의 선택성을 갖으며, 따라서 에치 공정(200) 중 제거된 폴리실리콘(420)의 양을 최소화할 수 있다.
도 3은 에치 공정(300)의 다른 실시예의 블록도를 나타낸다. 에치 공정(300)은 메인 에치(302)와 이에 이어지는 오버-에치(322)를 포함한다.
메인 에치(302)는 스텝 304에서 약 10 내지 약 200sccm의 제 1 불화 가스(예를 들면, CF4, NF4, SF6및 불소를 함유한 다른 가스)를 챔버(110)에 공급하는 단계를 포함한다. 챔버 압력은 스텝 S306에서 약 0.5 내지 약 100mTorr로 조정된다. 다음에, 스텝 308에서는, 약 100 내지 약 1000Watts의 RF 전력이 안테나(112)에 공급되고, 약 10 내지 약 300Watts의 바이어스 전력이 피데스털(116)에 공급된다. 이 공급 전력은 플라즈마(152)를 점화하고 유지시켜, 텅스텐 층(414)을 에치한다. 물론, 플라즈마 점화의 다른 소스가 사용될 수도 있다. 메인-에치 공정(302)은 스텝 310에서 엔드포인트에 도달한 때만 종료한다. 선택적으로, 스텝 310은 폴리실리콘(420)이 노출되기 전에 텅스텐 층(414)의 에치를 정지할 수 있다.
오버-에치 공정(322)은 스텝 324에서 약 10 내지 약 100sccm의 제 2 불화 가스(예를 들면, CF4, NF3, SF6및 불소를 함유한 다른 가스들)를 챔버(110)에 공급하는 단계를 포함한다. 다음에, 약 10 내지 약 200sccm의 산소가 스텝 326에서 챔버(110)에 공급된다. 챔버 압력은 스텝 328에서 약 0.5 내지 약 100mTorr 사이에서 조정된다. 다음에, 스텝 330에서는, 약 100 내지 약 1000Watts의 RF 전력이 안테나(112)에 공급되고, 약 10 내지 약 300Watts의 바이어스 전력이 피데스털(116)에 공급된다. 이 공급 전력은 플라즈마(152)를 점화하고 유지시켜, 메인-에치(302)에서 제거되지 않은 잔류 텅스텐(414)을 에치한다. 물론, 플라즈마 점화의 다른 소스가 사용될 수도 있다. 에치 공정(300)은 스텝 322에서 엔드포인트에 도달할 때만 종료된다. 선택적으로, 스텝 326에서 첨가된 산소는 플라즈마가 스텝 330에서 점화된 후에 공급될 수 있고, 텅스텐 층(414)은 관통된다.
일 실시예에서, 에치 공정(300)은,
약 50sccm의 NF3, 약 50sccm의 Cl2및 약 10sccm의 CF4를 함유한 불화 가스 혼합물을 공급하는 단계(스텝 304)와,
챔버 압력을 약 4mTorr로 조정하는 단계(스텝 306)와,
각각 약 300 및 약 110Watts의 소스 및 바이어스 전력을 공급하는 단계(스텝 308), 및
2880Å의 파장을 검출하여 에치 엔드포인트에 도달하는 단계를 포함한 메인-에치(302)를 수행함으로써 절차가 감소될 수 있다.
메인-에치(302) 다음에는,
약 20sccm의 NF3내지 약 50sccm의 NF3를 함유한 불화 가스 혼합물을 공급하는 단계(스텝 324)와,
약 50sccm의 O2를 공급하는 단계(스텝 326)와,
챔버 압력을 약 4mTorr로 조정하는 단계(스텝 328)와,
각각 약 400 및 약 150Watts의 소스 및 바이어스 전력을 공급하는 단계(스텝 330), 및
7초로 정해진 시간의 에치 만료시까지 에치 엔드포인트에 도달하는 단계를 포함한 오버-에치(322) 공정이 이어진다.
선택적으로, 메인 에치 공정(302) 및 오버-에치 공정(322)은, 스텝 310에서 엔드포인트에 도달한 후에, 제 1 불화 가스의 흐름이 종료함과 동시에 제 2 불화 가스 및 산소를 챔버에 공급함으로써 단축될 수 있다. 바이어스 전력은 제거되고, 소스 전력은 스텝 300에서 설명된 설정치(즉, 약 400Watts의 소스 및 약 150Watts의 바이어스 전력)로 변경된다. 이점에서, 오버-에치는 엔드포인트에 도달할 때까지 수행된다(스텝 332).
본 발명은 예시적으로 DPS 공정 챔버를 사용하여 설명되었지만, 본 발명은 다른 에칭 장비로 실행될 수 있으며, 여기서, 공정 파라미터들은 본 발명의 사상을 이탈하지 않는 범위 내에서 당업자가 본 발명에 설명된 내용을 활용함으로써 적절한 에치 특성 달성을 위해 조정할 수 있다.
본 발명은 반도체 웨이퍼를 드라이 에칭하기 위한 방법 및 장치에 사용되는 것으로서, 특히, 본 발명은 불화 가스 및 산소를 함유한 가스 혼합물을 사용하여 텅스텐을 에칭하기 위한 방법 및 장치에 사용된다.

Claims (29)

  1. 가스 주입구를 구비한 공정 챔버, 및
    상기 가스 주입구와 결합되어 불화 가스를 약 10 내지 약 200sccm의 비율로, 산소를 약 10 내지 약 200sccm의 비율로 공급하는 가스 패널을 포함하고,
    상기 불화 가스 및 산소는 기판에 배치된 텅스텐 층을 에칭할 수 있는 플라즈마를 형성하고,
    상기 산소는 상기 텅스텐 층 아래에 놓인 폴리실리콘 층 위에 산화물 에치 정지층을 형성하는 기판 에칭용 장치.
  2. 제 1 항에 있어서,
    상기 불화 가스는 CF4, NF3및 SF6로 이루어진 그룹으로부터 선택되는 기판 에칭용 장치.
  3. 제 1 항에 있어서,
    약 100 내지 약 1000Watts의 유도성 소스 전력을 상기 챔버 주위에 배치된 유도적으로 결합된 안테나에 공급하는 제 1 전원, 및
    약 10 내지 약 300Watts의 바이어스 전력을 상기 챔버 내에 배치된 매립 전극을 구비한 피데스털(pidestal)에 공급하는 제 2 전원을 더 포함하는 기판 에칭용장치.
  4. 제 1 항에 있어서,
    상기 불화 가스 및 산소는 약 0.5 내지 100mTorr의 챔버 압력으로 조정되는 기판 에칭용 장치.
  5. 폴리실리콘 상부에 텅스텐 층을 구비한 기판을 에칭하기 위한 방법에 있어서,
    불화 가스를 함유한 반응성 가스를 공정 챔버에 공급하는 단계와,
    상기 공정 챔버에 산소를 공급하는 단계, 및
    상기 반응성 가스로부터 상기 챔버 내에 플라즈마를 형성하는 단계를 포함하는 기판 에칭 방법.
  6. 제 5 항에 있어서,
    상기 불화 가스는 CF4, NF3및 SF6로 이루어진 그룹으로부터 선택되는 기판 에칭 방법.
  7. 제 5 항에 있어서,
    상기 불화 가스는 약 10 내지 약 200sccm의 유속으로 공급되는 기판 에칭 방법.
  8. 제 5 항에 있어서,
    상기 산소는 약 10 내지 약 200sccm의 유속으로 공급되는 기판 에칭 방법.
  9. 제 5 항에 있어서,
    상기 텅스텐 층의 관통부(breakthrough)에서 또는 그 근방에서 엔드포인트에 도달하는 단계를 더 포함하며,
    상기 산소 공급 단계는 상기 엔드포인트에 도달한 후에 발생하는 기판 에칭 방법.
  10. 제 5 항에 있어서,
    약 100 내지 약 1000Watts의 유도성 소스 전력을 상기 공정 챔버 주위에 배치된 유도적으로 결합된 안테나에 공급하는 단계, 및
    약 10 내지 약 300Watts의 바이어스 전력을 상기 공정 챔버 내에 배치된 피데스털에 공급하는 단계를 더 포함하는 기판 에칭 방법.
  11. 제 5 항에 있어서,
    상기 불화 가스 및 산소를 공급하는 단계는 상기 챔버 압력을 약 0.5 내지 약 100mTorr로 조정하는 단계를 더 포함하는 기판 에칭 방법.
  12. 제 5 항에 있어서,
    상기 텅스텐 층을 거의 제거하는 메인-에치를 수행하는 단계를 더 포함하는 기판 에칭 방법.
  13. 제 12 항에 있어서,
    상기 메인-에치는,
    CF4, NF3및 SF6로 이루어진 그룹으로부터 선택된 불화 가스를 약 10 내지 약 200sccm의 유속으로 공정 챔버에 공급하는 단계와,
    상기 챔버 압력을 약 0.5 내지 약 100mTorr로 조정하는 단계와,
    약 10 내지 약 1000Watts의 유도성 소스 전력을 상기 공정 챔버 주위에 배치된 유도적으로 결합된 안테나에 공급하는 단계와,
    약 10 내지 약 300Watts의 바이어스 전력을 상기 공정 챔버 내에 배치된 피데스털에 공급하는 단계, 및
    상기 불화 가스로부터 상기 챔버 내에 플라즈마를 형성하는 단계를 더 포함하는 기판 에칭 방법.
  14. 제 12 항에 있어서,
    상기 불화 가스는 약 10 내지 약 200sccm의 유속으로 공급되는 기판 에칭 방법.
  15. 제 12 항에 있어서,
    상기 불화 가스 및 산소 공급 단계는 상기 챔버 압력을 약 0.5 내지 약 100mTorr로 조정하는 단계를 더 포함하는 기판 에칭 방법.
  16. 제 12 항에 있어서,
    약 100 내지 약 1000Watts의 유도성 소스 전력을 상기 공정 챔버 주위에 배치된 유도적으로 결합된 안테나에 공급하는 단계, 및
    약 10 내지 약 300Watts의 바이어스 전력을 상기 공정 챔버 내에 배치된 피데스털에 공급하는 단계를 더 포함하는 기판 에칭 방법.
  17. 폴리실리콘 상부에 텅스텐 층을 구비한 기판을 에칭하기 위한 방법에 있어서,
    CF4, NF3및 SF6로 이루어진 그룹으로부터 선택된 제 1 불화 가스를 약 10 내지 약 200sccm의 유속으로 공정 챔버에 공급하는 단계와,
    상기 공정 챔버 압력을 약 0.5 내지 약 100mTorr로 조정하는 단계와,
    약 100 내지 약 1000Watts의 유도성 소스 전력을 상기 공정 챔버 주위에 배치되는 유도적으로 결합된 안테나에 공급하는 단계와,
    약 10 내지 약 300Watts의 바이어스 전력을 상기 공정 챔버 내에 배치된 피데스털에 공급하는 단계와,
    상기 제 1 불화 가스로부터 상기 챔버 내에 제 1 플라즈마를 형성하는 단계
    를 포함하는 제 1 에치 공정을 수행하는 단계, 및
    CF4, NF3및 SF6로 이루어진 그룹으로부터 선택된 제 2 불화 가스를 약 10 내지 약 200sccm의 유속으로 상기 공정 챔버에 공급하는 단계와,
    산소를 약 10 내지 약 200sccm의 유속으로 상기 공정 챔버에 공급하는 단계와,
    상기 공정 챔버 압력을 약 0.5 내지 약 100mTorr로 조정하는 단계와,
    약 100 내지 약 1000Watts의 유도성 소스 전력을 상기 유도적으로 결합된 안테나에 공급하는 단계와,
    약 10 내지 약 300Watts의 바이어스 전력을 상기 피데스털에 공급하는 단계와,
    상기 불화 가스 및 산소로부터 상기 챔버 내에 제 2 플라즈마를 형성하는 단계를 포함하는 제 2 에치를 수행하는 단계를 포함하는 기판 에칭 방법.
  18. 프로세서에 의한 실행시 반도체 웨이퍼 공정 시스템이,
    불화 가스를 함유한 반응성 가스를 공정 챔버에 공급하는 단계와,
    산소를 상기 공정 챔버에 공급하는 단계, 및
    상기 반응성 가스로부터 상기 챔버 내에 플라즈마를 형성하는 단계를 수행하도록 하는 소프트웨어 루틴을 포함한 컴퓨터 판독 가능 매체.
  19. 제 18 항에 있어서,
    상기 텅스텐 층의 관통부에서 또는 그 근방에서 엔드포인트에 도달하는 단계를 더 포함하며,
    상기 산소 공급 단계는 상기 엔드포인트에 도달한 후에 발생하는 컴퓨터 판독가능 매체.
  20. 제 18 항에 있어서,
    상기 불화 가스는 CF4, NF3및 SF6로 이루어진 그룹으로부터 선택되는 컴퓨터 판독가능 매체.
  21. 제 18 항에 있어서,
    상기 불화 가스는 약 10 내지 약 200sccm의 유속으로 공급되는 컴퓨터 판독가능 매체.
  22. 제 18 항에 있어서,
    약 100 내지 약 1000Watts의 유도성 소스 전력을 상기 공정 챔버 주위에 배치되는 유도적으로 결합된 안테나에 공급하는 단계, 및
    약 10 내지 약 300Watts의 바이어스 전력을 상기 공정 챔버 내에 배치된 피데스털에 공급하는 단계를 더 포함하는 컴퓨터 판독가능 매체.
  23. 제 18 항에 있어서,
    상기 불화 가스 및 산소를 공급하는 단계는 상기 챔버 압력을 약 0.5 내지 약 100mTorr로 조정하는 단계를 더 포함하는 컴퓨터 판독가능 매체.
  24. 제 18 항에 있어서,
    상기 텅스텐 층을 거의 제거하는 메인-에치를 수행하는 단계를 더 포함하는 컴퓨터 판독가능 매체.
  25. 제 22 항에 있어서,
    상기 메인-에치는,
    CF4, NF3및 SF6로 이루어진 그룹으로부터 선택된 불화 가스를 약 10 내지 약 200sccm의 유속으로 공정 챔버에 공급하는 단계와,
    상기 챔버 압력을 약 0.5 내지 약 100mTorr로 조정하는 단계와,
    약 100 내지 약 1000Watts의 유도성 소스 전력을 상기 공정 챔버 주위에 배치되는 유도적으로 결합된 안테나에 공급하는 단계와,
    약 10 내지 약 300Watts의 바이어스 전력을 상기 공정 챔버 내에 배치된 피데스털에 공급하는 단계, 및
    상기 불화 가스로부터 상기 챔버 내에 플라즈마를 형성하는 단계를 더 포함하는 컴퓨터 판독가능 매체.
  26. 제 25 항에 있어서,
    상기 불화 가스는 약 10 내지 약 200sccm의 유속으로 공급되는 컴퓨터 판독가능 매체.
  27. 제 25 항에 있어서,
    상기 산소는 약 10 내지 약 200sccm의 유속으로 공급되는 컴퓨터 판독가능 매체.
  28. 제 25 항에 있어서,
    상기 불화 가스 및 산소를 공급하는 단계는 상기 챔버 압력을 약 0.5 내지 약 100mTorr로 조정하는 단계를 더 포함하는 컴퓨터 판독가능 매체.
  29. 제 25 항에 있어서,
    약 100 내지 약 1000Watts의 유도성 소스 전력을 상기 공정 챔버 주위에 배치되는 유도적으로 결합된 안테나에 공급하는 단계, 및
    약 10 내지 약 300Watts의 바이어스 전력을 상기 공정 챔버 내에 배치된 피데스털에 공급하는 단계를 더 포함하는 컴퓨터 판독가능 매체.
KR10-2002-7007634A 1999-12-16 2000-12-13 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 KR100465947B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/465,031 US6277763B1 (en) 1999-12-16 1999-12-16 Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
US09/465,031 1999-12-16

Publications (2)

Publication Number Publication Date
KR20020061001A true KR20020061001A (ko) 2002-07-19
KR100465947B1 KR100465947B1 (ko) 2005-01-13

Family

ID=23846235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7007634A KR100465947B1 (ko) 1999-12-16 2000-12-13 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정

Country Status (5)

Country Link
US (1) US6277763B1 (ko)
EP (1) EP1238419A1 (ko)
JP (1) JP2003517206A (ko)
KR (1) KR100465947B1 (ko)
WO (1) WO2001045152A1 (ko)

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391790B1 (en) 2000-05-22 2002-05-21 Applied Materials, Inc. Method and apparatus for etching photomasks
US7115523B2 (en) * 2000-05-22 2006-10-03 Applied Materials, Inc. Method and apparatus for etching photomasks
US7084066B1 (en) * 2000-07-03 2006-08-01 Cypress Semiconductor Corporation Method of uniformly etching refractory metals, refractory metal alloys and refractory metal silicides
US6440870B1 (en) * 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6423644B1 (en) * 2000-07-12 2002-07-23 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US7217652B1 (en) * 2000-09-21 2007-05-15 Spansion Llc Method of forming highly conductive semiconductor structures via plasma etch
US6461974B1 (en) * 2000-10-06 2002-10-08 Lam Research Corporation High temperature tungsten etching process
KR100593826B1 (ko) * 2001-04-19 2006-06-28 동경 엘렉트론 주식회사 드라이 에칭 방법
US6551942B2 (en) * 2001-06-15 2003-04-22 International Business Machines Corporation Methods for etching tungsten stack structures
US7183201B2 (en) * 2001-07-23 2007-02-27 Applied Materials, Inc. Selective etching of organosilicate films over silicon oxide stop etch layers
KR20040012451A (ko) * 2002-05-14 2004-02-11 어플라이드 머티어리얼스, 인코포레이티드 포토리소그래픽 레티클을 에칭하는 방법
US20030219986A1 (en) * 2002-05-22 2003-11-27 Applied Materials, Inc. Substrate carrier for processing substrates
US20030234929A1 (en) * 2002-06-24 2003-12-25 Applied Materials, Inc. Method and system to reduce/detect a presence of gas in a flow of a cleaning fluid
EP1613792B1 (en) * 2003-03-14 2014-01-01 Genus, Inc. Methods and apparatus for atomic layer deposition
US7422635B2 (en) * 2003-08-28 2008-09-09 Micron Technology, Inc. Methods and apparatus for processing microfeature workpieces, e.g., for depositing materials on microfeature workpieces
US7647886B2 (en) * 2003-10-15 2010-01-19 Micron Technology, Inc. Systems for depositing material onto workpieces in reaction chambers and methods for removing byproducts from reaction chambers
US7258892B2 (en) 2003-12-10 2007-08-21 Micron Technology, Inc. Methods and systems for controlling temperature during microfeature workpiece processing, e.g., CVD deposition
US7312865B2 (en) 2004-03-31 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for in situ monitoring of chamber peeling
US8133554B2 (en) 2004-05-06 2012-03-13 Micron Technology, Inc. Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces
US7699932B2 (en) 2004-06-02 2010-04-20 Micron Technology, Inc. Reactors, systems and methods for depositing thin films onto microfeature workpieces
US8293430B2 (en) * 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US10170282B2 (en) 2013-03-08 2019-01-01 Applied Materials, Inc. Insulated semiconductor faceplate designs
US20140273451A1 (en) * 2013-03-13 2014-09-18 Applied Materials, Inc. Tungsten deposition sequence
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US11049725B1 (en) * 2014-05-29 2021-06-29 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9418869B2 (en) * 2014-07-29 2016-08-16 Lam Research Corporation Method to etch a tungsten containing layer
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
US4838990A (en) * 1987-07-16 1989-06-13 Texas Instruments Incorporated Method for plasma etching tungsten
JP2519364B2 (ja) 1990-12-03 1996-07-31 アプライド マテリアルズ インコーポレイテッド Ｕｈｆ／ｖｈｆ共振アンテナ供給源を用いたプラズマリアクタ
KR100276736B1 (ko) 1993-10-20 2001-03-02 히가시 데쓰로 플라즈마 처리장치
JP3279038B2 (ja) * 1994-01-31 2002-04-30 ソニー株式会社 プラズマ装置およびこれを用いたプラズマ処理方法
JPH0982686A (ja) 1995-09-18 1997-03-28 Toshiba Corp プラズマ処理装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003517206A (ja) 2003-05-20
KR100465947B1 (ko) 2005-01-13
US6277763B1 (en) 2001-08-21
WO2001045152A1 (en) 2001-06-21
EP1238419A1 (en) 2002-09-11

Similar Documents

Publication Publication Date Title
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US6461974B1 (en) High temperature tungsten etching process
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
US8658541B2 (en) Method of controlling trench microloading using plasma pulsing
US6183655B1 (en) Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US20040007561A1 (en) Method for plasma etching of high-K dielectric materials
US20070199922A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US7056830B2 (en) Method for plasma etching a dielectric layer
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
US8592327B2 (en) Formation of SiOCl-containing layer on exposed low-k surfaces to reduce low-k damage
JP2006066408A (ja) ドライエッチング方法
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
US6855643B2 (en) Method for fabricating a gate structure
KR20040090931A (ko) 전계효과 트랜지스터의 게이트 구조를 제조하는 방법
US6458671B1 (en) Method of providing a shallow trench in a deep-trench device
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US6221784B1 (en) Method and apparatus for sequentially etching a wafer using anisotropic and isotropic etching
US6372634B1 (en) Plasma etch chemistry and method of improving etch control
US6461969B1 (en) Multiple-step plasma etching process for silicon nitride
US6787475B2 (en) Flash step preparatory to dielectric etch
US6350699B1 (en) Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
US5968278A (en) High aspect ratio contact
US6653237B2 (en) High resist-selectivity etch for silicon trench etch applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee