JP3440599B2 - ビアホール形成方法 - Google Patents

ビアホール形成方法

Info

Publication number
JP3440599B2
JP3440599B2 JP00908895A JP908895A JP3440599B2 JP 3440599 B2 JP3440599 B2 JP 3440599B2 JP 00908895 A JP00908895 A JP 00908895A JP 908895 A JP908895 A JP 908895A JP 3440599 B2 JP3440599 B2 JP 3440599B2
Authority
JP
Japan
Prior art keywords
etching
gas
forming
etching step
antireflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00908895A
Other languages
English (en)
Other versions
JPH08203870A (ja
Inventor
通成 山中
正文 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP00908895A priority Critical patent/JP3440599B2/ja
Publication of JPH08203870A publication Critical patent/JPH08203870A/ja
Application granted granted Critical
Publication of JP3440599B2 publication Critical patent/JP3440599B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路におけ
るビアホ−ル形成技術に関するものである。
【0002】
【従来の技術】半導体装置のビアホ−ル形成において、
主に次のことが要求されている。 (1)寸法制御性 (2)残渣の抑制 (3)低ダメ−ジ、低欠陥 近年の微細化、高集積化にともない上記の要求はますま
す厳しいものになってきている。
【0003】以下、図面を参照しながら、従来のビアホ
−ル形成方法の一例について説明する。図3は従来のビ
アホ−ルの形成方法を示す工程断面図を示したものであ
る。図3(a)において、1は半導体基板、2はAl合金
膜、3は反射防止膜であるTiまたはTiN、4は層間絶縁
膜、5はリソグラフィ−により形成したレジストであ
る。図3において、レジスト5をマスクとし、フッ素系
ガスと窒素ガスと酸素ガスの混合ガスを用いて、13.
56MHzの高周波電力を用いるRIE(反応性イオンエッチ
ング)方式により、絶縁膜4および反射防止膜3をエッ
チングし、ビアホ−ルを形成する(図3(b))。上記工
程に用いられるフッ素系ガスは、一般に四沸化炭素(以
下CF4と記す)、三沸化メタン(以下CHF3と記す)、六
沸化硫黄(以下SF6と記す)、三沸化窒素(以下NF3と記
す)、三沸化塩素(以下ClF3と記す)等が挙げられる。
【0004】
【発明が解決しようとする課題】しかしながら上記のよ
うなドライエッチング方法では、反射防止膜3をエッチ
ングする際に生じるTiと、酸素による化合物やイオンス
パッタされた下地のAl合金と酸素が反応する際に生じ
るAlと酸素による化合物は蒸気圧が非常に低いため揮発
・除去できず、エッチング残渣6がビアホール周辺に形
成され、配線の信頼性低下を生じるという問題点を有し
ていた。この残渣は後工程の洗浄等でも除去できないも
のである。
【0005】従って本発明は、反射防止膜であるチタン
もしくは窒化チタンを酸素ガスを含まず、かつイオンに
よるスパッタ効果の無い状況で、フッ素系ガスにより生
じたフッ素ラジカルのみによりエッチングすることによ
り、エッチングにより生じるチタン酸化物及びAl酸化物
等による残渣発生を抑制することを目的とする。
【0006】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のビアホ−ル形成方法は、絶縁膜のエッチン
グをフッ素系イオンによりエッチングし、反射防止膜を
酸素を含まないフッ素系ラジカルによりエッチングする
構成を備えている。
【0007】
【作用】本発明は上記した構成によって、反射防止膜を
酸素を含まないフッ素系ラジカルによりエッチングする
とともに下地からのAlのスパッタリングがないため、
チタンと酸素、もしくはAlと酸素により生じる蒸気圧の
低い化合物が発生せず、チタン酸化物及びAl酸化物から
生じる残渣の発生を抑制することが出来る。
【0008】
【実施例】以下本発明の実施例におけるビアホ−ルの形
成方法について、図面を参照しながら説明する。
【0009】(実施例1)図1は本発明の第1の実施例
におけるビアホ−ルの形成方法の工程断面図を示したも
のでである。
【0010】図1(a)において、1は半導体基板、2はA
l合金、3は反射防止膜TiまたはTiN、4は絶縁膜、5は
リソグラフィ−により形成したレジストである。絶縁膜
4にはTEOS(テトラエトキシシラン)が用いられる。
【0011】上記の構成において、レジスト5をマスク
とし、フッ素系ガスCHF3、CF4、NF3、SF6、もしくはClF
3ガスのうち少なくとも1種以上のガスと、酸素と窒
素、アルゴンのうち少なくとも1種以上のガスとの混合
ガスを用いて、試料上に吸着したフッ素系ラジカルにイ
オンが反応エネルギーを与えるイオン支援を主としたド
ライエッチングをおこなう。これによって層間絶縁膜4
がエッチングされる(図1(b))。このとき、ウエハー
温度は100℃以下の温度に設定されている。
【0012】次に、フッ素系のガス、CHF3、CF4、NF3、
SF6、ClF3ガスのうち少なくとも1種類以上のガスを用
いて、プラズマ中のフッ素ラジカルを主として反射防止
膜3をエッチングする(図1(c))。このとき、ウエハ
ー温度は100℃以上250℃以下の温度領域で行う。
【0013】図2にCF4ガスを用いた時の、ウエハー温
度とTiNのエッチレート及び絶縁膜TEOSのエッチレート
の関係を示す。CF4ガス流量は200sccm、圧力は0.5
Torr、RFパワーは200Wを用いた。図2の実験結果は
13.56MHzの高周波電力を印加するダウンフロー方式
のエッチング装置によってえられたものである。この条
件でTiNのエッチレートは、ウエハー温度が150℃の
時、約150Å/min、250℃の時、約300Å/min
のエッチレートがえられる。このように、フッ素ラジカ
ルとTiNは反応し、TiF4 等の化合物が形成される。ま
た、Alはフッ素ラジカルと反応し、AlF3等の化合物が形
成される。一方、TiN、Tiのエッチングの際に酸素ガス
を用いないため、残渣の原因となるチタンと酸素の化合
物もしくはAlと酸素の化合物は形成されない。これらの
化合物は、ウエハ−温度が100℃以上250℃以下の温度範
囲で、かつ圧力が0.5Torrから1Torr程度の圧力領域
で揮発し、エッチングは進行する。通常、酸化膜のエッ
チングはラジカルのみでは進行せず、イオン支援によっ
て進行する。このことは図2に示したように、上記した
エッチング条件では、ラジカル種が主となるたTiNのエ
ッチレートと酸化膜のエッチレートとの選択比(TiN/
酸化膜)は10以上あることからもわかる。そのため、
反射防止膜のエッチング時に絶縁膜がエッチングされ、
ビアホール系が大きくなり、寸法制御性に異常をきたす
ということはない。
【0014】上記のように本実施例では、反射防止膜3
のエッチングの際には、酸素を用いていないため、Tiや
Alと酸素の化合物である残渣は発生せず、また、イオン
を用いず、ラジカルによってエッチングを行っているた
め、層間絶縁膜4もエッチングされずにすむ。
【0015】(実施例2)次に、本発明の第2に実施例
におけるビアホールの形成方法について図1を参照しな
がら説明する。
【0016】レジスト5をマスクとしフッ素系ガスと、
酸素と窒素、アルゴンのうち少なくとも1種以上のガス
との混合ガスを用いて、13.56MHzの高周波電力を印
加する反応性イオンエッチング方式で、イオン支援を主
とした層間絶縁膜4のエッチングを行う(図1(b))。
このとき、圧力は0.1から1Torrの領域、RFパワーは100
から1000Wの領域、ウエハー温度は100℃以下の領域
で行う。
【0017】次に、フッ素系ガスを用いて、ダウンフロ
ー方式によりプラズマ中のフッ素ラジカルを主として反
射防止膜3をエッチングする(図1(c))。このとき、
ウエハー温度は100℃以上250℃以下の温度領域で
行う。ダウンフロー方式では、エッチャントはラジカル
が主であり、ウエハー温度を制御することにより反射防
止膜のエッチングを制御することができる。
【0018】なお、本実施例では、層間絶縁膜4のエッ
チングには反応性イオンエッチング方式を用いたが、マ
グネトロン反応性イオンエッチング方式、もしくはエレ
クトロンサイクロトロンレゾナンスプラズマエッチング
方式、もしくはマイクロ波エッチング方式、もしくは誘
導結合プラズマエッチング方式、もしくはヘリコン波エ
ッチング方式を用いても同様の結果がえられる。
【0019】さらに、反射防止膜3のエッチングにおい
ても、本実施例では13.56MHzの高周波を印加するダ
ウンフロー方式を用いたが、マイクロ波を印加するダウ
ンフロー方式であっても同様の結果がえられることは言
うまでもない。
【0020】
【発明の効果】以上のように本発明は、層間絶縁膜のエ
ッチングをイオン支援を主として行い、反射防止膜のエ
ッチングを酸素ガスを含まず、フッ素ラジカルを主とし
て行うことにより、エッチング残渣のないビアホールを
形成 することができる。
【図面の簡単な説明】
【図1】本発明の第1及び第2の実施例におけるビアホ
−ル形成の工程断面図
【図2】本発明の第1及び第2の実施例におけるTiNの
エッチレート及び酸化膜のエッチレートのウエハー温度
依存性を示す図
【図3】従来のビアホ−ル形成の工程断面図
【符号の説明】
1 半導体基板 2 Al合金膜 3 反射防止膜 4 層間絶縁膜 5 レジスト 6 エッチング残渣
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−29253(JP,A) 特開 平6−224193(JP,A) 特開 平6−20985(JP,A) 特開 平8−64580(JP,A) 特開 昭63−196039(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/28

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 アルミ合金配線膜、反射防止膜及び層間
    絶縁膜が形成された半導体基板をドライエッチングによ
    りビアホールを形成する方法であって、レジストをマス
    クとして反応性イオンエッチング方式でイオンを主とす
    る前記層間絶縁膜のドライエッチングを行う第1のエッ
    チング工程と、ダウンフロー方式によりフッ素ラジカル
    を主とするプラズマを用いて前記反射防止膜のエッチン
    グを行う第2のエッチング工程とを有し、 前記反射防止膜が、チタン又は窒化チタンであり、 前記第2のエッチング工程において、酸素ガスを用いな
    いことを特徴とするビアホ−ル形成方法。
  2. 【請求項2】 第2のエッチング工程を100℃以上2
    50℃以下の基板温度で行うことを特徴とする請求項1
    に記載のビアホ−ル形成方法。
  3. 【請求項3】 第2のエッチング工程において、四フッ
    化炭素、六フッ化硫黄、三フッ化窒素、三フッ化塩素、
    三フッ化メタンのうち少なくとも1つのガスを用いるこ
    とを特徴とする請求項1または2に記載のビアホ−ル形
    成方法。
  4. 【請求項4】 前記第1のエッチング工程において、フ
    ッ素系ガスと、酸素と窒素、アルゴンのうち少なくとも
    1種以上のガスとの混合ガスを用いることを特徴とする
    請求項1〜3いずれかに記載のビアホ−ル形成方法。
JP00908895A 1995-01-24 1995-01-24 ビアホール形成方法 Expired - Fee Related JP3440599B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00908895A JP3440599B2 (ja) 1995-01-24 1995-01-24 ビアホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00908895A JP3440599B2 (ja) 1995-01-24 1995-01-24 ビアホール形成方法

Publications (2)

Publication Number Publication Date
JPH08203870A JPH08203870A (ja) 1996-08-09
JP3440599B2 true JP3440599B2 (ja) 2003-08-25

Family

ID=11710871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00908895A Expired - Fee Related JP3440599B2 (ja) 1995-01-24 1995-01-24 ビアホール形成方法

Country Status (1)

Country Link
JP (1) JP3440599B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2796492B1 (fr) * 1999-07-13 2005-05-20 Ibm Methode amelioree pour graver les materiaux tin et sio2 a la meme vitesse
US7078337B2 (en) * 2003-09-30 2006-07-18 Agere Systems Inc. Selective isotropic etch for titanium-based materials

Also Published As

Publication number Publication date
JPH08203870A (ja) 1996-08-09

Similar Documents

Publication Publication Date Title
JP3271359B2 (ja) ドライエッチング方法
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JP3027951B2 (ja) 半導体装置の製造方法
EP0122776A2 (en) Dry etching aluminum or aluminum alloy layer
KR20020061001A (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
US20070249172A1 (en) Method for removing masking materials with reduced low-k dielectric material damage
JP3318801B2 (ja) ドライエッチング方法
JP2891952B2 (ja) 半導体装置の製造方法
JP3440735B2 (ja) ドライエッチング方法
US5968278A (en) High aspect ratio contact
US5741742A (en) Formation of aluminum-alloy pattern
JP3440599B2 (ja) ビアホール形成方法
JP2000164571A (ja) コンタクトホール形成方法およびプラズマエッチング方法
JP3271373B2 (ja) ドライエッチング方法
JP3059159B1 (ja) コンタクトホ―ルの形成方法
JP3718537B2 (ja) 酸化シリコン系材料層のプラズマエッチング方法
JP3082396B2 (ja) 半導体装置の製造方法
KR20000071322A (ko) 반도체 장치 제조 방법
JP3239460B2 (ja) 接続孔の形成方法
JP4360065B2 (ja) プラズマ処理方法
JP3428927B2 (ja) ドライエッチング方法
JPH05217965A (ja) 半導体装置の製造方法
JP3399494B2 (ja) WSiNの低ガス圧プラズマエッチング方法
JP3079656B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees