JP2002367958A - ドライエッチング方法及びこのドライエッチング方法を用いた半導体装置の製造方法 - Google Patents
ドライエッチング方法及びこのドライエッチング方法を用いた半導体装置の製造方法Info
- Publication number
- JP2002367958A JP2002367958A JP2001177811A JP2001177811A JP2002367958A JP 2002367958 A JP2002367958 A JP 2002367958A JP 2001177811 A JP2001177811 A JP 2001177811A JP 2001177811 A JP2001177811 A JP 2001177811A JP 2002367958 A JP2002367958 A JP 2002367958A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- dry etching
- plasma
- chamber
- emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
ンの変化を正確に把握することができ、寸法精度の向上
に対応することができる。 【解決手段】 エッチングチャンバー21内のプラズマ
の発光状態を発光分光器26によって測定し、測定され
たプラズマの発光状態に基づいて、エッチングチャンバ
ー21内の初期化状態を決定するため、エッチングチャ
ンバー21内のプラズマの状態の変化によるドライエッ
チング時に形成される線幅の寸法シフトのばらつきを低
減することができ、半導体基板の高集積化に対応するこ
とができる。
Description
方法及びこのドライエッチング方法を用いて製造される
半導体装置の製造方法に関し、詳しくは、半導体基板上
の半導体層を素子分離するために用いられるシリコンナ
イトライド膜をドライエッチングしてパターン形成する
ドライエッチング方法及びこのドライエッチング方法を
用いた半導体装置の製造方法に関する。
て半導体基板上に形成された半導体膜の素子分離を行う
際には、パターニングされたシリコンナイトライド膜が
用いられる。すなわち、LOCOS法では、熱酸化によ
る素子分離領域を形成する際に、素子分離領域以外の領
域が酸化されることを防止する酸化防止膜としてシリコ
ンナイトライド膜が用いられ、また、STI法では、C
VD法により半導体基板の全面に堆積された絶縁膜に対
して、CMP法を用いて素子分離領域以外の領域の絶縁
膜を除去する際に、素子分離領域の絶縁膜が除去される
ことを防止するためのストッパー膜としてシリコンナイ
トライド膜が用いられる。
を用いたフォトリソグラフィ技術によって、レジストパ
ターンをシリコンナイトライド膜上に形成した後、この
レジストパターンをマスクとして、反応性イオンエッチ
ング等のドライエッチングによって加工することにより
パターン形成される。シリコンナイトライド膜をドライ
エッチングするには、一般に、平行平板型の反応性イオ
ンエッチング(Reactive Ion Etchi
ng:以下、RIEと記載する)装置、マグネトロン型
のRIE装置等が用いられ、CHF3ガス、CF4ガス、
Arガス、O2等のガスの混合物による反応性プラズマ
によって精度良くパターン形成される。
素子分離幅の微細化及び寸法精度のさらなる向上が求め
られており、エッチングレート、エッチングにおけるレ
ジストパターンからの寸法シフト等が変動する要因を除
くために、ドライエッチング装置のエッチングチャンバ
ー内の初期化(コンディショニング)を行って、可能な
限りエッチングチャンバー内の状態を一定に維持するこ
とが強く求められている。
るために、エッチング中におけるチャンバー内のプラズ
マガスの状態を常時監視すること、シリコンナイトライ
ド膜をパターニングする前にドライエッチング装置のチ
ャンバーを初期化(コンディショニング)すること等が
考えられるが、半導体装置の高集積化に伴う素子分離層
の微細化に対応できるほどパターン形成を高精細化でき
るまでには至っていない。
イエッチング装置のチャンバー内におけるコンディショ
ン変化の要因となるCF系重合物の量を連続的に監視す
るドライエッチング装置が開示されている。
チング装置1を示す概略図である。
ッチングガスを充填してエッチングガス雰囲気を形成す
るチャンバー10を有している。このチャンバー10の
内部には、エッチング処理がなされる被エッチング処理
物であるウエハー40を載置するステージ11が設けら
れている。ステージ11は、下部電極を兼ねており、チ
ャンバー10の外部に設けられたRF電源12に接続さ
れている。チャンバー10内の上部には、ステージ11
に対向して上部電極13が設けられており、上部電極1
3とRF電極12に接続されたステージ11との間でR
F電圧がチャンバー10内に印加される。
成された石英窓14が設けられている。チャンバー10
の外部には、チャンバー10内にプラズマを発生させる
ための電界を発生させる電界供給源17が石英窓14に
対向して設けられており、この電界供給源17には、高
周波電力を電界供給源17に供給するソース電源18が
接続されている。
ー40が載置されるステージ11の近傍となる位置に
は、補助電極15が設けられており、補助電極15上に
は、チャンバー10内で生成されるプラズマによってス
パッタされた生成物が堆積される。チャンバー10の上
部でかつ補助電極15に対向する位置には、補助電極1
5に堆積された生成物の厚さを測定する膜厚測定手段1
6が設けられている。チャンバー10内にプラズマを発
生させる電界供給源17及び膜厚測定手段16は、フィ
ードバック手段20に接続されており、このフィードバ
ック手段20は、膜厚測定手段16による測定結果に基
づいて、ソース電源18を制御して電界供給源17に供
給される高周波電力を変位させる。
リコン系材料である石英窓14がスパッタされて生成す
る生成物がウエハー40上に堆積する堆積速度を、補助
電極15上に堆積する生成物の厚さを膜厚測定手段16
にて測定することにより、間接的に測定することがで
き、この膜厚測定手段16にて測定されたCF系重合化
合物の堆積量の測定結果に基づいて、フィードバック手
段20が、ドライエッチング時の電界供給手段17から
供給される電力を制御することによって、チャンバー1
0内のプラズマ状態が安定に維持される。
6号公報に記載されたドライエッチング装置1は、ステ
ージ11上に載置されたウエハー40のドライエッチン
グ処理を進める際に、石英窓14から生成されて補助電
極15上に堆積したCF系重合物の堆積物量を測定する
ことにより、チャンバー10内のコンディションが一定
に維持されるが、同種のCF系重合物間においても、そ
の結合状態によってプラズマに対する影響が異なること
から、上記のように補助電極15に堆積した堆積物量を
測定することによる間接的な監視方法では、ウエハー4
0上に堆積した堆積物の膜質まで正確に把握することは
困難である。このため、今後、ますます求められる素子
分離の微細化、寸法精度のさらなる向上に対応すること
ができず、また、コスト低減のためのスループットの向
上にも対応することができないという問題がある。
れたものであり、ドライエッチング工程におけるチャン
バー内のコンディションの変化を正確に把握することが
でき、寸法精度の向上に対応することができるドライエ
ッチング方法及びこのドライエッチング方法を用いた半
導体装置の製造方法を提供することを目的とする。
め、本発明のドライエッチング方法は、エッチングチャ
ンバー内にエッチングガスを充填して該エッチングガス
雰囲気中に所定の電圧を印加することにより、ドライエ
ッチングするためのプラズマ空間を発生させるドライエ
ッチング方法において、該エッチングチャンバー内のプ
ラズマの発光状態を測定して、測定されたプラズマの発
光状態に基づいて該エッチングチャンバー内の初期化状
態を決定することを特徴とするものである。
て、前記初期化状態は、前記発光状態測定手段によって
測定されるCF2の発光強度とArの発光強度との相対
比に基づいて決定されることが好ましい。
において、前記初期化状態は、前記CF2の発光強度と
Arの発光強度との相対比が1以下になることに基づい
て決定されることが好ましい。
半導体基板上に設けられたシリコンナイトライド膜を、
上記本発明のドライエッチング方法を用いて、所定形状
にパターニングする工程を包含することを特徴とするも
のである。
ング方法及びこのドライエッチング方法を用いて製造さ
れる半導体装置の製造方法について図面に基づいて説明
する。
法に使用されるマグネトロン型RIE装置を示す概略図
である。
のエッチングガスを充填して、エッチングガスの雰囲気
を形成する中空のエッチングチャンバー21を有してい
る。エッチングチャンバー21の内部には、エッチング
対象となる半導体基板28を載置するカソード電極22
が設けられている。エッチングチャンバー21の内部に
は、カソード電極22に対向して、アノード電極23が
設けられている。カソード電極22は、エッチングチャ
ンバー21の外部に設けられたRF電源29に接続さ
れ、アノード電極23は、エッチングチャンバー21の
外部において接地されている。エッチングチャンバー2
1の側面には、マグネットコイル24が嵌合されてお
り、図示しない駆動電源から電圧がマグネットコイル2
4に印加されることによりエッチングチャンバー21内
に磁界が発生する。
おけるカソード電極22の側方となる部分には、石英か
らなる石英窓25が設けられており、この石英窓25の
外部には、エッチングチャンバー21内のプラズマ発光
の発光強度を測定する発光分光器26が設けられてい
る。発光分光器26は、マグネットコイル24に印加す
る電圧を制御するフィードバックシステム27に接続さ
れている。なお、このフィードバックシステム27は、
ドライエッチング装置における被エッチング膜のドライ
エッチングの終了を検出するために、すでに市販されて
いるフィードバックシステムをそのまま使用することが
できる。
いて、エッチングチャンバー21内のカソード電極22
上に載置された半導体基板28をエッチングする場合に
は、エッチングチャンバー21の内部に、図示しないエ
ッチングガス供給手段によりエッチングガスを充填した
状態で、RF電源29から交流電圧を印加することによ
りエッチングチャンバー21内のカソード電極22とア
ノード電極23との間にプラズマを発生させる。このR
F電源29からの交流電圧の印加によるプラズマの発生
と同時に、マグネットコイル24に図示しない駆動回路
から電圧を印加することにより、エッチングチャンバー
21内に磁界を発生させる。
21内に発生されたプラズマ中の電子がサイクロイド運
動して、プラズマ空間中のガスのイオン化が促進され
て、エッチングパターンの微細化に必須となる低圧力下
における高密度プラズマが形成される。
おいて、半導体基板28上におけるプラズマが、プラズ
マ中の荷電粒子のE×Bドリフトに起因して不均一にな
るという問題については、マグネットコイル24に印加
する電圧を適宜変化させて、プラズマ中の磁界を回転さ
せることにより解消される。
21の側壁に設けられた石英窓25を介してエッチング
チャンバー21内のプラズマ発光を測定する。フィード
バックシステム27は、測定された分光データを演算処
理し、その演算結果に基づいて、マグネットコイル24
に印加される電圧を制御する。
て、半導体基板の素子分離工程に用いられるシリコンナ
イトライド膜をドライエッチングする一般的な手順につ
いて説明する。
エッチングにより半導体基板上に所定のパターンに形成
されたシリコンナイトライド膜を形成する手順につい
て、工程毎に説明する断面図である。
を用いることにより、シリコン基板31上の全面にわた
ってシリコン酸化膜32を形成する。本実施の形態で
は、シリコン酸化膜32の膜厚を14nmとした。続い
て、LP−CVD装置により、シリコン酸化膜32上に
その全面にわたってシリコンナイトライド膜33を堆積
する。本実施の形態では、シリコンナイトライド膜33
の膜厚を160nmとした。
ソグラフィ技術を用いることにより、シリコンナイトラ
イド膜33の加工用マスクとなるレジストパターン34
を、シリコンナイトライド膜33上に形成する。本実施
の形態では、シリコンナイトライド膜33上にエキシマ
用レジストを700nmの厚さに塗布した後、エキシマ
ステッパ装置を用いた縮小投影露光を行い、さらに、現
像工程を経て、所望のレジストパターン34を形成し
た。
トパターン34をマスクとして、本発明のマグネトロン
RIE装置を用いて、シリコンナイトライド膜33を所
定のパターンに加工する。
ナイトライド膜33のエッチングの後に残留したレジス
トパターン34の残留物をプラズマエッチング技術によ
って除去する。本実施の形態では、この工程に誘電結合
プラズマを用いたダウンフロー型のアッシング装置を用
いている。
3を所望のパターンに加工する工程であり、これらの工
程を経ることによって、素子分離工程におけるシリコン
ナイトライド膜33のパターンが形成される。
パターン34に対して、ドライエッチングによりシリコ
ンナイトライド膜33を正確にパターン形成する工程
(図2(c))が、形成されるパターンの寸法シフト等
の低減を図る上で最も重要である。
ッチングについて説明する。
グは、CHF3及びCF4のフロロカーボンガスに、Ar
とO2等を添加したガス雰囲気下で行われる。
ングの条件を示す。
ストパターンに基づいて形成されるパターンの寸法シフ
トに関して、O2ガス流量に対する依存性について検討
した結果を図3に示す。なお、図3中に示した寸法シフ
トは、フォト後のレジストパターンとしては、幅0.2
2μmのラインを0.22μmの間隔をあけて形成する
密集(密)パターンと、幅が0.22μmのラインを、
22.0μmの間隔をあけて形成する孤立(疎)パター
ンとについて、それぞれ評価している。
せることにより、レジストパターンに対して形成された
パターンの寸法シフトを抑制することが明らかである。
特に、孤立(疎)パターンでは、寸法シフトが顕著に抑
制されている。
グによって生成するプラズマ中のCF系反応生成物が、
シリコンナイトライド膜の側面に重合物として付着する
ことに起因してエッチングパターンの寸法シフトが低下
することが既に知られており、O2ガスが、このように
シリコンナイトライド膜に付着した重合物を排除してい
ると考えられる。したがって、エッチングガスに含まれ
るO2ガス流量を増加させることにより、シリコンナイ
トライド膜の側面に付着した重合物の分解及び除去が促
進され、シリコンナイトライド膜をエッチングして形成
されるパターンの寸法シフト量が低減される。
をそれぞれ有するAサンプル、Bサンプル、Cサンプル
の半導体基板のそれぞれについて、上記のマグネトロン
型RIE装置を用いてシリコンナイトライド膜をエッチ
ングして、形成されたパターンの寸法シフトを計測して
集計した結果を示すグラフである。なお、パターンの寸
法シフトは、前述と同様に規定される密パターンと疎パ
ターンとによって測定した。
ングする直前に、エッチングチャンバー内の初期化を下
記の条件によって実施している。
トパターンの被覆率がそれぞれ異なっており、エッチン
グ中にプラズマによって生成される重合物量、レジスト
から放出されるカーボン、フッ素の重合物、CF系重合
物のエッチングチャンバーへの付着量がそれぞれ異なる
こととなるため、A〜Cの各サンプルのシリコンナイト
ライド膜のエッチングは、それぞれ、以下に示す異なる
条件にて処理することにより行った。 [Aサンプルのドライエッチング条件] CHF3/CF4/Ar/O2=5/25/100/8sccm Pressure 50mTorr RF-Power 600W Magnetic-field 30Gauss [Bサンプルのドライエッチング条件] CHF3/CF4/Ar/O2=10/22/100/10sccm Pressure 50mTorr RF-Power 600W Magnetic-field 30Gauss [Cサンプルのドライエッチング条件] CHF3/CF4/Ar=50/5/150/8sccm Pressure 50mTorr RF-Power 600W Magnetic-field 30Gauss 図4に示すように、A〜Cの各サンプルに対して、上記
の各条件によりエッチング処理を行った結果、形成され
るパターンの寸法シフトの値が、正側または負側にそれ
ぞればらつきが生じており、同じAサンプルに対して
も、エッチング処理を行う都度、異なる寸法シフトとな
ることとなり、寸法シフトの値を一定に制御することが
できない。
ターンの寸法をコントロールできず、ばらつきが生じる
と、半導体基板の活性領域の幅の変動に伴うトランジス
タ特性の劣化、製造歩留まりの低下が引き起こされるこ
とになる。特に、多種にわたる半導体基板を製造する必
要がある半導体装置の製造工場においては、シリコンナ
イトライド膜のドライエッチングにおける寸法シフトの
制御が困難であることは、重大な問題になっている。
各サンプルのエッチング処理工程前における初期化にお
いて、エッチングチャンバー内のプラズマの発光状態を
発光分光器にて測定した結果を示すグラフであり、初期
化を実施する時間を変動した場合の発光スペクトル強度
の変動を示している。
するためのプラズマ処理時間が増加するに従って、CF
2の発光強度(321nm)は、5minで55程度、
10minで46程度、15minで43程度、30m
inで42程度に徐々に低減していることが分かった。
また、これに対して、不活性ガスであるArの発光強度
(451nm)は、各処理時間にわたって、44程度の
ほぼ一定の値になっている。
せることにより、エッチングチャンバー内に発生するシ
リコンナイトライド膜の側面に付着するCF系重合物の
原料となるCF系化合物が、時間の経過により、エッチ
ングガス中に含まれるO2ガスにより徐々に分解され
て、均一化されていくことによって説明される。
せることにより、エッチングチャンバー内に生成するC
F系化合物の影響を解消することができるが、初期化の
ための時間を、例えば、常に、15分〜30分として一
律に処理すると、半導体基板を製造する際のスループッ
トを向上させることができないという問題がある。
内の初期化工程において、図5(a)〜(d)のそれぞ
れに示すように、処理時間の経過により変動する「CF
2発光(321nm)強度」と、処理時間にかかわらず
変動しない「Ar発光(451nm)強度」との相対比
を比較することにより、エッチングチャンバー内の初期
化状態を制御する。
してエッチングチャンバーの初期化工程を行うことによ
って、CF2の発光強度が、時間の経過に従って徐々に
低下していくことが把握でき、エッチングチャンバー内
のプラズマ状態を安定した状態にするための最小限の処
理時間によって、エッチングチャンバー内を初期化する
ことができる。また、本発明の方法では、発光分光器に
よって測定される発光強度が石英窓に付着する重合物に
より、見かけ上低下してしまうという問題に対しても、
Arの発光強度とCF2の発光強度との相対比を求める
ことによって解消される。
2の発光強度とArの発光強度との強度比が1以下に低
下するまでの処理時間について、A〜Cの各サンプルに
ついて検討した結果を示すグラフである。
秒、Bサンプルでは720秒、Cサンプルでは895秒
の初期化工程の処理時間によって、CF2の発光強度と
Arの発光強度との強度比が1以下に達することが分か
った。
ンプルについてのそれぞれの初期化工程に要する処理時
間によってエッチングチャンバー内を初期化した後、A
〜Cの各サンプルをエッチングして形成したときのパタ
ーンの寸法シフト値を求めた結果を示すグラフである。
A〜Cのどのサンプルについても、エッチング処理後の
寸法シフト値が一定に制御されて、所望の線幅とするこ
とができることが明らかである。さらに、Aサンプルに
ついてエッチングした2回の処理結果を比較しても同程
度の寸法シフトとなっており、エッチング処理を行う都
度寸法シフトが変動することが解消されている。
変動に伴うトランジスタ特性の劣化を防止することがで
き、製品の歩留まりの安定と向上とを図ることができ
る。
法では、シリコンナイトライド膜のドライエッチング工
程によってラインを形成する際に生じる線幅の寸法シフ
トのばらつきを飛躍的に低減することができ、しかも、
初期化のために費やされる処理時間を最小限度に抑える
ことができるために、多種で、且つ大量の半導体装置を
製造する半導体製造工場において、半導体装置を製造す
る場合に特に有用である。
プラズマの発光状態を測定し、測定されたプラズマの発
光状態に基づいてエッチングチャンバー内の初期化状態
を決定するため、従来の方法で問題となっていたエッチ
ングチャンバー内のプラズマ状態の変化によるドライエ
ッチング時に形成される線幅の寸法シフトのばらつきを
低減することができ、半導体基板の高集積化に対応する
ことができる。
強度とArの発光強度との相対比かが一定になることに
よって判断するため、初期化のための時間を最小限にす
ることができ、スループットを向上させることができ、
生産コストを低減させることができる。
図である。
設けられたシリコンナイトライド膜を加工する手順を工
程毎に説明する断面図である。
おけるO2流量と寸法シフトとの関係を表すグラフであ
る。
ンナイトライド膜のドライエッチング工程後の各サンプ
ルの寸法シフトのばらつきを示す表すグラフである。
ンバーの初期化に費やす時間を異ならせた場合のプラズ
マの発光スペクトル強度の変化を示すグラフである。
度とArの発光強度との強度比の経時変化を示すグラフ
である。
が1以下となる時間だけ初期化した場合の、シリコンナ
イトライド膜のドライエッチング工程後の各サンプルの
寸法シフトのばらつきを示す表すグラフである。
る。
Claims (4)
- 【請求項1】 エッチングチャンバー内にエッチングガ
スを充填して該エッチングガス雰囲気中に所定の電圧を
印加することにより、ドライエッチングするためのプラ
ズマ空間を発生させるドライエッチング方法において、 該エッチングチャンバー内のプラズマの発光状態を測定
して、測定されたプラズマの発光状態に基づいて該エッ
チングチャンバー内の初期化状態を決定することを特徴
とするドライエッチング方法。 - 【請求項2】 前記初期化状態は、前記発光状態測定手
段によって測定されるCF2の発光強度とArの発光強
度との相対比に基づいて決定される、請求項1に記載の
ドライエッチング方法。 - 【請求項3】 前記初期化状態は、前記CF2の発光強
度とArの発光強度との相対比が1以下になることに基
づいて決定される、請求項2に記載のドライエッチング
装置。 - 【請求項4】 半導体基板上に設けられたシリコンナイ
トライド膜を、請求項1〜3のいずれかに記載のドライ
エッチング方法を用いて、所定形状にパターニングする
工程を包含することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001177811A JP3661851B2 (ja) | 2001-06-12 | 2001-06-12 | ドライエッチング方法およびドライエッチング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001177811A JP3661851B2 (ja) | 2001-06-12 | 2001-06-12 | ドライエッチング方法およびドライエッチング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002367958A true JP2002367958A (ja) | 2002-12-20 |
JP3661851B2 JP3661851B2 (ja) | 2005-06-22 |
Family
ID=19018601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001177811A Expired - Fee Related JP3661851B2 (ja) | 2001-06-12 | 2001-06-12 | ドライエッチング方法およびドライエッチング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3661851B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212333A (ja) * | 2008-03-05 | 2009-09-17 | Hitachi High-Technologies Corp | プラズマ処理方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5953681B2 (ja) | 2011-09-09 | 2016-07-20 | イビデン株式会社 | プリント配線板の製造方法 |
-
2001
- 2001-06-12 JP JP2001177811A patent/JP3661851B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212333A (ja) * | 2008-03-05 | 2009-09-17 | Hitachi High-Technologies Corp | プラズマ処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3661851B2 (ja) | 2005-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI559395B (zh) | Plasma processing device and plasma processing method | |
US8491805B2 (en) | Semiconductor device manufacturing method and plasma etching apparatus | |
US8207066B2 (en) | Dry etching method | |
JP5377993B2 (ja) | プラズマ処理方法 | |
US7125804B2 (en) | Etching methods and apparatus and substrate assemblies produced therewith | |
JP2001110784A (ja) | プラズマ処理装置および処理方法 | |
JP5750496B2 (ja) | プラズマ処理方法 | |
KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
JP5853087B2 (ja) | プラズマ処理方法 | |
JP6169666B2 (ja) | プラズマ処理方法 | |
JP3019002B2 (ja) | ドライエッチング装置及びドライエッチング方法 | |
JP3661851B2 (ja) | ドライエッチング方法およびドライエッチング装置 | |
JP4745273B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP2001156041A (ja) | 半導体装置の製造方法及びその製造装置 | |
US7189653B2 (en) | Etching method and etching apparatus | |
JP4464631B2 (ja) | 半導体素子の製造方法 | |
JP3892744B2 (ja) | 半導体素子の製造方法 | |
JP3644013B2 (ja) | 半導体装置の製造方法 | |
US20070197040A1 (en) | Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium | |
WO2021171764A1 (ja) | プラズマ処理方法 | |
JP4368244B2 (ja) | ドライエッチング方法 | |
JP3038984B2 (ja) | ドライエッチング方法 | |
KR101066972B1 (ko) | 플라즈마처리장치 및 플라즈마처리방법 | |
JPH0220021A (ja) | 半導体装置の制造方法 | |
KR20050045393A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |