KR101066972B1 - 플라즈마처리장치 및 플라즈마처리방법 - Google Patents

플라즈마처리장치 및 플라즈마처리방법 Download PDF

Info

Publication number
KR101066972B1
KR101066972B1 KR1020090007860A KR20090007860A KR101066972B1 KR 101066972 B1 KR101066972 B1 KR 101066972B1 KR 1020090007860 A KR1020090007860 A KR 1020090007860A KR 20090007860 A KR20090007860 A KR 20090007860A KR 101066972 B1 KR101066972 B1 KR 101066972B1
Authority
KR
South Korea
Prior art keywords
film
plasma
etching
metal
processing chamber
Prior art date
Application number
KR1020090007860A
Other languages
English (en)
Other versions
KR20100088763A (ko
Inventor
마사히로 스미야
모토히로 다나카
고사 히로타
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Priority to KR1020090007860A priority Critical patent/KR101066972B1/ko
Publication of KR20100088763A publication Critical patent/KR20100088763A/ko
Application granted granted Critical
Publication of KR101066972B1 publication Critical patent/KR101066972B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 성능의 변동을 억제한 플라즈마처리장치 또는 플라즈마처리방법을 제공하는 것이다.
이를 위하여 본 발명에서는 메탈 및 High-k막의 적층구조를 가지는 피처리재의 처리 실시 전에, 그 처리재에 함유되는 메탈재료와 동종의 메탈막부착 웨이퍼를 처리하고, 또한 처리실 내의 메탈 잔류량을 플라즈마 발광을 모니터함으로써 감시, 처리조건을 제어함으로써, 처리실 내의 메탈 잔류량을 안정화시켜, 프로세스 변동을 억제한다.

Description

플라즈마처리장치 및 플라즈마처리방법{PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD}
본 발명은, 진공용기 내의 처리실 내부에 배치된 반도체 웨이퍼 등의 기판형상의 시료 표면에 배치된 복수의 막층을 처리실 내에 형성한 플라즈마를 사용하여 처리하는 플라즈마처리장치 또는 플라즈마처리방법에 관한 것으로, 특히 플라즈마를 사용하여 반도체 기판 등의 표면처리를 행하는 데 적합한 것에 관한 것이다.
최근의 반도체소자는 미세화에 의하여, 리소그래피에 의하여 형성된 마스크를 하층막에 전사하는 에칭공정에는 더욱 높은 정밀도의 치수 정밀도, 즉 CD (Critical Dimension)정밀도가 요구되고 있다. 양산현장에서 높은 CD제어성에 더하여, CD의 재현성을 확보하는 것이 중요한 과제이다. 일반적으로 에칭공정에서 CD가 변동하는 요인으로서는, 에칭 챔버 내벽에 피처리재로부터 발생한 반응생성물이 부착하는, 챔버 내 부재가 장기적인 사용에 의하여 소모되는, 챔버 내 부재의 온도 등이 변동하고, 챔버 내 내벽 등에의 라디칼의 부착 확률이 변화되어, 에칭성능에 영향을 미치는 플라즈마상태가 변동하는 등의 요인을 들 수 있다.
다음에 미세 트랜지스터에서는, 단채널 효과를 제어함에 있어서, 게이트 절 연막의 용량을 증가시킬 필요가 있어, 종래 게이트 산화막의 두께를 저감함으로써 본 과제를 달성하여 왔다. 그러나 게이트 산화막의 박막화에 의하여 리크전류가 증가하기 때문에, 게이트 절연막으로서 더욱 높은 유전율을 가지는 재료(High-k)가 도입되었다. 산화막을 대체하는 High-k재로서, 하프늄산화막(HfO2)을 들 수 있다. 그러나 종래의 폴리실리콘(Poly-Si)전극과 HfO2 사이에서는 재료의 부적합이 존재하기 때문에, 적정한 일함수를 가지는 금속(메탈)막을 가지는 구조가 필요하다. 메탈재료로서는 여러가지를 들 수 있으나, Semiconductor International 2008/1호 기재와 같이 TiN, La 등이 사용되고 있다.
종래, 플라즈마처리장치는 웨이퍼마다, 또는 로트마다 플라즈마를 사용한 클리닝이 실시되고, 카본(C), 산화막, Poly-Si, 질화막 등을 대상으로 한 프로세스 에는, 주로 불소(F), 염소(Cl), 산소(O)를 함유하는 플라즈마에서의 클리닝이 사용된다. 또한 에칭 챔버 내벽 부재가 소모됨으로써 발생하는 금속 등(예를 들면 Al)이 챔버 내에 부착하는 경우 등은, 플라즈마에서의 클리닝만으로 제거하는 것은 곤란하기 때문에, 미리 제품용 웨이퍼의 에칭처리 전에 시즈닝 등의 처리를 행하여, 챔버 내 분위기를 일정하게 유지하는 등의 기술이 검토되고 있다.
이와 같은 종래의 기술로서는, 일본국 특개2004-031308호 공보(특허문헌 1)에 기재된 것이 알려져 있다. 이 종래기술에서는, 진공용기 내의 처리실 내부에서 피에칭 대상인 실리콘 웨이퍼를 이 처리실 내에서 형성한 플라즈마를 사용하여 에칭할 때에, 미리, 처리실 내에 Si를 조성으로서 함유하는 반응생성물을 처리실의 내벽면에 부착시키는 시즈닝을 행하는 기술이 개시되어 있다. 예를 들면, 반도체 디바이스의 게이트를 형성하기 위한 폴리실리콘막을 처리하는 에칭에서, 실리콘 웨이퍼를 HBr과 Cl2, O2의 단독 또는 혼합한 가스를 사용하여 플라즈마를 형성하여 시즈닝하는 것, 또한, 처리실을 웨트 클리닝한 직후에, Al막이 퇴적되어 있는 웨이퍼를 SF6가스와 Cl2가스를 혼합한 가스를 사용하여 플라즈마를 형성하여 상기 웨이퍼를 에칭처리하여 처리실 내의 석영부재의 표면에 AlF 피막을 형성하는 처리를 행하는 것이 개시되어 있다.
또, J.Vac.Sci.Technol.B24,2191(2006)(비특허문헌 2)기재와 같이, 메탈재료(예를 들면 TiN)를 에칭하면, 이 메탈재가 챔버 내벽에 부착되어 상기 가스계를 사용한 플라즈마에 의한 클리닝에서는 충분히 이것을 제거하는 것이 곤란한 경우가 있는 것이 알려져 있었다.
[특허문헌 1]
일본국 특허3612526호
[비특허문헌 1]
J.Vac.Sci.Technol.2191,B24(2006)
[비특허문헌 2]
Semiconductor International 200801
상기한 종래기술에서는, 다음의 점에 대하여 고려가 불충분하여, 문제가 생기고 있었다. 즉, 상기 고유전율의 재료로 구성된 막층을 에칭하는 경우에, 이와같은 재료에 함유되는 메탈재료가 처리실 내에 잔류하고, 이 잔류물에 의하여 이 처리 후에 실시되는 처리의 결과, 형상, CD의 값 등의 성능이 처리 중 또는 웨이퍼의 매수가 증가함에 따라 변동하고, 나아가서는 수율이 저하한다는 염려가 있었다.
본 발명의 목적은, 성능의 변동을 억제한 플라즈마처리장치 또는 플라즈마처리방법을 제공하는 것에 있다.
본 발명에서는 메탈 및 High-k막의 적층구조를 가지는 피처리재의 처리 실시 전에, 상기 적층구조에 함유되는 메탈재료와 동종의 메탈막 부착 웨이퍼를 처리하고, 또한 처리실 내의 메탈재 잔류량을 플라즈마 발광을 모니터함으로써 감시, 처리조건을 제어함으로써, 처리실 내의 메탈 잔류량을 안정화시키고, 프로세스 변동을 억제한다.
본 발명의 플라즈마처리방법에서는, 처리실 내부의 메탈계 잔류량이 안정화되기 때문에, 메탈계 잔류물을 기인으로 한 프로세스 변동이 억제되고, CD의 변동억제가 가능하다는 효과가 있다.
이하, 본 발명의 실시예인 마이크로파 ECR(Electron Cyclotron Resonance) 에칭장치를 사용한 플라즈마처리장치를 도 1에 의하여 설명한다. 본 도면에서는, 진공용기 및 이 내부에 배치된 처리실과 처리실 내에 배치된 시료대, 전극, 진공용기의 바깥 둘레 및 상부에 배치된 전계, 자계의 공급수단, 이들에 전력을 공급하는 전원을 모식적으로 나타내고 있다. 이들 이외의 기기, 장치는, 본 실시예에 관한 기술분야의 통상의 지식을 가지는 자에 의하여 본 실시예에 관한 발명의 작용, 효과를 현저하게 손상하지 않도록, 요구되는 성능 또는 사양에 따라 배치 또는 삭제 가능하다.
도 1에 본 발명의 제 1 실시예인 플라즈마처리장치의 구성을 나타낸다. 상부가 개방된 진공용기(101)의 상부에, 진공용기(101) 내로 에칭가스를 도입하기 위한 샤워 플레이트(102)(예를 들면 석영제 또는 산화이트륨제), 유전체창(103)(예를 들면 석영제)을 설치하고, 밀봉함으로써 처리실(104)을 형성한다. 샤워 플레이트(102)에는 에칭가스를 흘리기 위한 가스공급장치(105)가 접속된다. 또한, 진공용기(101)에는 진공배기구(106)를 거쳐 진공배기장치(도시 생략)가 접속되어 있다. 플라즈마를 생성하기 위한 전력을 처리실(104)에 전송하기 위하여, 유전체창(103)의 위쪽에는 전자파를 방사하는 도파관(107)(또는 안테나)이 설치된다. 도파관(107)(또는 안테나)에 전송되는 전자파는 전자파 발생용 전원(109)으로부터 발진시킨다. 전자파의 주파수는 특별히 한정되지 않으나, 본 실시예에서는 2.45 GHz의 마이크로파를 사용한다. 처리실(104)의 바깥 둘레부에는, 자장을 형성하는 자장발생 코일(110)이 설치되어 있고, 전자파 발생용 전원(109)으로부터 발진된 전력은, 형성된 자장과의 상호작용에 의하여 처리실(104) 내에 플라즈마를 생성한다. 또, 샤워 플레이트(102)에 대향하여 진공용기(101)의 하부에는 웨이퍼 탑재용 전극(111)이 설치된다. 웨이퍼 탑재용 전극(111)은 전극 표면이 용사막(도시 생략)으로 피복되어 있고, 고주파 필터(115)를 거쳐 직류전원(116)이 접속되어 있다. 또한, 웨이퍼 탑재용 전원(111)에는, 매칭회로(113)를 거쳐 고주파 전원(114)이 접속된다. 웨이퍼 탑재용 전극(111)은, 냉매용 유로(117)를 가지고, 온도조절기(118)에 접속되어 있음과 동시에, 히터(119)를 가지고, 히터 제어기(120)에 접속되어 있다. 또 웨이퍼 탑재용 전극(111)에는 온도 센서(121)가 설치되고, 그 신호는 히터 제어기(120)에 전송되어, 웨이퍼(112) 온도를 원하는 온도가 되도록, 히터(119) 출력 및 냉매의 온도를 제어하는 온도조절기(118)의 설정온도를 제어한다.
처리실(104) 내로 반송된 웨이퍼(112)는, 직류전원(116)으로부터 인가되는 직류전압의 정전기력으로 웨이퍼 탑재용 전극(111) 상에 흡착, 온도 조절되고, 가스공급장치(105)에 의하여 원하는 에칭가스를 공급한 후, 진공용기(101) 내를 소정(所定)의 압력으로 하여, 처리실(104) 내에 플라즈마를 발생시킨다. 웨이퍼 탑재용 전극(111)에 접속된 고주파 전원(114)으로부터 고주파 전력을 인가함으로써, 플라즈마로부터 웨이퍼에 이온을 인입하여, 웨이퍼(112)가 에칭처리된다.
또 처리실(104) 내부에는 플라즈마 발광을 측정 가능한 발광분광기(123)가 접속되고, 상기 발광분광기(123)는 발광 데이터 처리장치(124)에 접속되어 있어, 발광 데이터의 수치적인 해석이 가능하다.
도 2에, 도 1에 나타내는 본 실시예가 처리를 행하는 피처리재의 구조를 모 식적으로 나타낸다. 본 도면에서의 피처리재는, 웨이퍼(112)의 상면에 적층되어 배치된 막층을 가지고 있고, 본 도면은 처리 후의 그 막층의 일부의 형상을 모식적으로 나타내고 있다.
본 도면의 막층은, 복수의 막으로 구성되고, 밑바탕인 웨이퍼(112)의 실리콘(205)의 상면에 예로서 4개의 층으로 이루어져 있다. 이들은 레지스트(PR) 또는 하드 마스크(Si02, SiN 또는 Si0N 등) 등의 마스크(201), 그 아래쪽의 Poly-Si(폴리실리콘)막(202), 금속의 물질로 구성된 재료를 함유하는 막(예를 들면 TiN, 이하 메탈막)(203), High-k(예를 들면 Hf02)막(204)의 적층구조를 가지고 있다.
이와 같은 막층의 구조는, 반도체 디바이스의 게이트구조를 형성하기 위한 것으로, 에칭처리 전에 소정의 처리에 의하여 성막, 리소그래피처리에 의하여 마스크(201)의 불필요부분의 제거가 행하여지고 있다. 본 도면의 이들 각 막은, 단일 층으로 구성되어 있으나, 복수의 층으로 구성되어 있어도 되고, 특히 메탈막(203)은 상하에 각각이 다른 재료로 이루어지는 복수의 층으로 구성되어 있어도 된다. 또, 메탈막(203)의 재료의 종류 및 적층수, 두께는 제조되는 반도체 디바이스의 사양에 따라 NM0S 부분, PM0S 부분에 의하여 다르다.
각각의 적층막은 각각 조건, 가스의 조성, 공급량, 압력, 처리시간 등의 적어도 일부가 다른 소정의 에칭 레시피에 의하여 처리된다. 또 마스크(201)는, 최근의 미세가공에 대응한 PR만으로는 막두께, 에칭 내성이 불충분하기 때문에, PR의 하층에 아몰퍼스 카본(ACL)이나, SiN 또는 SiON 및 SiO2의 하드마스크를 배치하여, 그것들을 마스크로 더욱 하층의 Poly-Si막(202)이나 메탈막(203)을 에칭하여도 된다. 여기서는 마스크(201)의 에칭공정에 대한 설명은 생략한다.
Poly-Si막(202)의 에칭의 처리용 가스로서는, Cl2와 불소(F)(예를 들면 CF4)의 혼합가스 또는 Cl2와 HBr의 혼합가스 등이 사용된다. 또 필요에 따라 02 등의 가스도 사용된다.
다음에 메탈막(203)(예를 들면 TiN)층의 에칭공정에서는, 최초로 메탈막(203)층의 계면(상하의 막층 사이에서 이것들의 재료로서의 표면끼리의 사이에 형성된 면이고, 단일 또는 수원자층 정도의 다른 부재의 막이 존재하는 경우를 포함한 경계부분)에 형성된 자연산화막 등을 제거하기 위하여, 상대적으로 높은 웨이퍼 바이어스의 값으로 하여 이온 에너지를 증가시킨다. 처리용 가스로서는 HBr이나 Ar 등이 사용되나, 다른 가스계이어도 된다.
이 자연산화막 제거의 공정 후, 메탈막(203)의 에칭을 위하여, 처리용 가스로서 주로 Cl2 또는 Cl2와 HBr의 혼합가스가 사용된다. 본 실시예에서 사용되는 메탈막(203)의 에칭은, 메탈(203)의 층이 상대적으로 다른 막의 층보다 박막이기 때문에, 비교적 낮은 이온 에너지가 되도록 고주파 전원(114)으로부터의 전력에 의한 웨이퍼 바이어스의 값이 조정된다.
다음에, 고유전율 재료인 High-k(예를 들면 HfO2)막의 에칭에는 BCl3 또는 BCl3와 Cl2의 혼합가스가 사용된다. 본 단계에서는 상대적으로 낮은 이온 에너지조 건을 사용함으로써, 양호한 에칭특성(형상, 선택비) 등이 달성된다.
종래는, 에칭처리한 웨이퍼의 매수가 소정의 매수가 되면, 처리실(104) 내부의 웨트 클리닝 등의 클리닝을 실시한 후, 처리실(104) 내부를 친숙하게 하기 위하여, Si, PR 또는 산화막 웨이퍼 등의 비메탈계 웨이퍼를 사용한 에칭을 실시하여 처리실(104) 내부의 부재 표면의 시즈닝처리를 실시한 후에 제품용 웨이퍼의 처리를 실시하고 있었다.
도 3은, 종래의 처리방법에 의하여 메탈/High-k 적층구조의 피처리재를 처리하였을 때의, 웨트 처리 후의 Poly-Si의 에칭 레이트 측정결과이다. 처리개시로부터 아주 초기에 에칭 레이트가 급격하게 증가하고, 그 후 안정되게 된다. 이 원인을 분명하게 하기 위하여, 처리실 내부에 처리실 내벽과 동종부재의 테스트 샘플을 설치하고, 메탈을 함유하는 구조와 함유하지 않는 구조를 처리한 경우의, 각각의 샘플 표면을 XPS(X-ray photo-electron spectroscopy)를 사용하여 측정하였다.
그 결과를 도 4에 나타낸다. 메탈을 처리한 샘플로부터는 Ti가 검출되었다. 또한 메탈을 처리한 샘플로부터는, 불소(F)의 증가가 검출되었다. 도 5는 메탈과 High-k의 에칭시간을 변화시켜, 10매 정도 연속하여 샘플처리를 행하고, 그 후 Poly-Si의 에칭 레이트를 측정한 결과이다. 도면에서 점선은, 샘플을 장기간 처리하였을 때의 안정된 Poly-Si의 에칭 레이트이다. High-k의 에칭시간이 적을수록 에칭 레이트가 높고, 많으면 감소하며, 어느 일정 이상의 High-k 에칭시간에서는 포화되어 있다. 본 실시예에서는 TiN 에칭으로서, HBr/Cl2계의 가스종을 사용하고, High-k 에칭으로서 BCl3/Cl2계의 가스종을 사용하였다. 또 샘플 처리 후 Si 웨이퍼를 전극 상에 설치하고, Ar 방전에 노출하여, 그 후 Si 웨이퍼 표면을 TRXF (Total reflection X-ray Fluorescence)에 의해 측정하였다. 각각 검출된 Ti량을 오른쪽 축에 나타낸다. 검출된 Ti는 처리실 내에 잔류한 Ti가 Ar 스퍼터에 의하여 비산되어, 웨이퍼 상에 퇴적한 것으로 생각되며, 처리실 내에 잔류한 Ti량을 나타낸다. 따라서, Poly-Si의 에칭 레이트와 처리실 내에 잔류하는 Ti량의 사이에는 상관이 있다고 생각된다. 또한 도 4에 나타내는 바와 같이, Ti가 처리실 내에 잔류함에 의해도 동시에 증가하고 있다. 그 원인을 조사하기 위하여, XPS의 측정결과를 상세하게 보면(도시생략), Ti2p 피크에는 Ti-0의 결합 외에 Ti-F의 피크가 관측된다. 또 Fls의 피크에는 저속박 에너지방향으로의 에너지 시프트가 보이기 때문에, F가 어떠한 금속과 결합하고 있다고 생각되며, 이 경우 Ti-F의 결합을 가지고 있다고 생각된다. 따라서, 처리실 내에 잔류하는 Ti에 의해 처리실 내벽이 F 화되고, 또한 플라즈마 중의 F가 증가함으로써 Poly-Si 레이트가 증가하고 있다고 생각된다. 또 일반적으로 Ti-F, Ti-O의 결합은 안정되어, 종래의 기술에 의한 플라즈마를 사용한 클리닝으로는 제거하는 것이 어렵다고 생각된다. 그래서 본 실시예에서는, 제품용 웨이퍼(112)의 피처리재의 처리 전에, 미리 이 피처리재에 함유되는 메탈(예를 들면 TiN)막(203)의 재료와 동일한 물질을 표면에 가지는 웨이퍼를 처리하여, 동일한 금속(메탈)의 물질(예를 들면 Ti)를 처리실(104) 내부에 부착시키는 시즈닝을 행하고 있다. 이것에 의하여, 처리실(104) 내부의 처리 중의 가스의 조성 을 안정화할 수 있다. 본 실시예의 이와 같은 사전의 클리닝은, 처리실(104) 내부의 부재의 표면을 웨트 클리닝한 후, 제품용 웨이퍼(112)를 처리하기 전에 행하여진다.
그래서 본 발명의 실시예에서는 피처리재의 처리 전에, 피처리재에 함유되는 메탈종(예를 들면 TiN)과 동종의 웨이퍼를 처리하고, 처리실 내부에 Ti를 부착시키는 Ti 시즈닝을 행함으로써 처리실 내부의 분위기를 안정화한다. 또 본 실시예의 Ti 시즈닝은 복수매의 TiN 웨이퍼를 사용하여도 된다. 처리실 내부에 잔류하는 Ti량은, 시즈닝에 사용하는 웨이퍼 상 또는 웨이퍼 없는 상태에서, 플라즈마를 생성하고, 그 플라즈마 발광으로부터 추측하는 것이 가능하다.
도 6은, 도 1에 나타내는 실시예에서 BCl3을 함유하는 처리용 가스를 사용하여 플라즈마를 생성한 경우의 Ti에 기인하는 발광강도의 시간변화를 나타내는 그래프이다. 본 실시예에서는, 이 발광강도를 발광 데이터 처리장치(124)를 사용하여 해석한다. 특히, 그 내부에 배치된 연산장치가 마찬가지로 내부에 배치된 기억장치 내에 저장된 상기 메탈물질을 표면에 배치한 웨이퍼(112)를 에칭처리하는 사이에 검출한 발광 데이터를 판독하여, 소정의 메탈물질에 대응하는 파장의 발광 데이터를 적분하는 처리를 포함하는 특정한 연산을 행하여 처리실(104) 내에 잔류하는 Ti의 양을 나타내는 결과를 산출하여 신호로서 출력함으로써 Ti의 양이 검출된다.
상기한 바와 같이, 이와 같은 웨이퍼(112)의 처리에 의하여 처리실(104) 내부의 표면에 퇴적하는, 또는 처리실(104) 내부에 잔류하는 Ti의 양이 커짐에 따라, 이후에 행하여지는 피처리재를 가지는 웨이퍼(112)의 에칭처리의 레이트는 변화되 는 것이나, Ti의 양이 특정한 값을 넘으면 처리의 레이트가 소정값에 점근(漸近)하는 포화상태가 된다. 이와 같은 포화상태가 되는 Ti의 양은, 포화상태가 될 만큼의 긴 시간에 걸쳐 메탈물질을 함유하는 막을 표면에 웨이퍼(112)의 상기 막의 에칭처리를 행한 경우의 처리실(104) 내로부터의 발광의 데이터를 미리 취득하여 해석하여 두고, 웨트 클리닝을 행한 직후에 행하는 메탈물질(Ti)을 가지는 막을 표면에 배치된 웨이퍼의 사전 에칭처리를 행한 차이의 발광강도와 비교하여, 상기 레이트가 포화상태가 되기까지의 시즈닝의 종점을 검출한다. 또 본 실시예에서는 BCl3를 함유하는 가스계를 사용하였으나, Ar 등 희가스를 사용한 가스계에서도 동일한 측정이 가능하다.
도 7은 피처리재의 처리 전에 시즈닝처리를 행하지 않은 경우, TiN 에칭 단계만의 처리를 행한 경우, TiN과 High-k 단계의 처리를 행하여 또한 플라즈마 발광에 의하여 Ti 시즈닝의 종점 판정을 행한 경우의 poly-Si 에칭 레이트의 변화를 나타낸다. TiN과 High-k 단계의 처리를 행한 경우에는, 레이트 변동 없이 안정된 처리가 가능한 것을 알 수 있다. 상기한 바와 같이 High-k 단계에서는 BCl3을 함유하는 가스계를 사용하고 있어, BCl3가 처리실 내부에 잔류한 Ti를 제거하는 특성이 있다. 따라서, 처리실 내부의 잔류 Ti량을 제어하기 위해서는, TiN 단계와 High-k 단계의 시간비 또는 방전조건을 플라즈마 발광신호를 기초로 조정하는 것이 중요하다. 또 처리실 내부의 잔류 Ti량을 제어할 때, 그 적층구조를 가지는 피처리재를 에칭할 때의 메탈 단계와 High-k 단계의 시간비와 같거나 20% 이내의 시간비로, Ti 시즈닝 중의 메탈/High-k 시간비로 처리를 행함으로써 시즈닝 중에 축적되는 처리실(104) 내의 Ti의 잔류의 분포도, 실제의 피처리재를 처리할 때와 동등하게 한다. 이것은, 사전의 시즈닝 처리에서의 TiN막/High-k 재료로 구성된 막의 구성을 피처리재의 것과 동등하게 하고, TiN막/High-k 재료로 구성된 막의 처리로 처리실(104) 내부의 플라즈마 중의 금속 물질의 발광의 강도를 피처리재를 가지는 제품용 웨이퍼(112)의 처리시, 특히 그 에칭 레이트 등의 처리조건이 안정된 상태가 되어 얻어지는 플라즈마의 발광강도와 같아지도록, 사전의 시즈닝에서의 웨이퍼(112)의 처리를 행함으로써도 얻어진다. 또한, 사전의 시즈닝 처리에 있어서 TiN막/High-k 재료로 구성된 막의 각각을 처리할 때에 사용되는 처리용 가스의 조성을 포함하는 처리의 조건을 피처리재를 가지는 웨이퍼(112)의 처리조건과 동일하거나 실질적으로 동일하다고 간주될 정도로 동등하게 함으로써도 얻어진다.
상기와 같은 사전의 시즈닝 처리는, 2개 이상의 단계로 구성되어 있게 된다. 시즈닝 중에 축적되는 처리실 내의 Ti 잔류 분포도, 실제의 피처리재 처리시와 동등하게 하는 것이 가능하고, 처리실 내에 잔류하는 Ti량·분포를 더욱 고정밀도로 제어할 수 있어, 프로세스 안정성을 향상할 수 있다.
상기한 바와 같이 본 발명의 실시예에서는, 메탈 및 High-k막의 적층구조를 가지는 피처리재의 처리 실시 전에, 그 처리재에 함유되는 메탈재료와 동종의 메탈막부착 웨이퍼를 처리하고, 또한 처리실 내의 메탈재 잔류량을 플라즈마 발광을 모니터함으로서 감시, 처리조건을 제어함으로써, 처리실 내의 메탈 잔류량을 안정화시키고, 프로세스 변동을 억제하는 것이 가능하며, CD 안정성을 향상할 수 있기 때 문에, 수율 저하, 경시 변화가 적은 에칭처리가 가능하다.
본 실시예에서는 특히 ECR 플라즈마장치에 대한 실시예를 설명하였으나, 본 발명은 다른 플라즈마장치, 예를 들면 유도결합형 플라즈마(ICP), 용량 결합형 플라즈마장치(CCP)를 사용하여도 동일한 효과가 있다.
도 1은 본 발명의 일 실시예인 마이크로파 ECR 에칭장치의 종단면도,
도 2는 도 1에 나타내는 본 실시예가 처리를 행하는 피처리재의 구조를 모식적으로 나타내는 종단면도,
도 3은 Ti 시즈닝을 실시하지 않은 경우의 poly-Si 에칭 레이트의 시간변화를 나타내는 도,
도 4는 Ti 유무의 샘플처리에 의한 처리실 내벽의 표면 조성의 XPS 분석결과를 나타내는 도,
도 5는 Poly-Si 에칭 레이트 및 처리실 내 잔류 Ti량과 High-k/TiN 에칭 시간비와의 관계를 나타내는 상관도,
도 6은 Ti 기인의 플라즈마 발광강도의 시간변화를 나타내는 도,
도 7은 Ti 시즈닝 유무에서의 레이트 변동 측정결과를 나타내는 도면이다.
※ 도면의 주요부분에 대한 부호의 설명
101 : 진공용기 102 : 샤워 플레이트
103 : 유전체창 104 : 처리실
105 : 가스공급장치 1O6 : 진공배기구
107 : 도파관 lO8 : 공동 공진기
109 : 전자파 발생용 전원 110 : 자장발생 코일
111 : 웨이퍼 탑재용 전극 112 : 웨이퍼
113 : 매칭회로 114 : 고주파 전원
115 : 필터
116 : 정전 흡착용 직류전원 117 : 냉매용 유로
118 : 온도 조절기 119 : 히터
120 : 히터 제어기 121 : 온도센서
122 : 히터 123 : 발광분광 측정기
124 : 발광 데이터 처리장치

Claims (8)

  1. 진공배기장치가 접속되어 내부를 감압 가능한 유전체창과 진공용기에 의해 밀폐된 처리실, 상기 처리실 내에 가스를 공급하는 가스공급장치, 피처리재를 탑재 가능한 기판 전극, 상기 유전체창으로부터 플라즈마를 발생하기 위한 전자파를 도입하기 위한 고주파 도입수단과 상기 고주파 도입수단에 접속된 고주파 전원, 플라즈마 중의 발광 스펙트럼을 측정할 수 있는 발광분광장치로 이루어지는 플라즈마처리장치를 사용하여, 상기 피처리재인 웨이퍼 표면 상에 배치된 금속막 및 산화막 또는 고유전체막을 포함하여 적층된 막구조를 대상으로 하여 에칭을 행하여 게이트 구조를 형성하는 에칭공정을 포함하는 플라즈마처리방법에 있어서,
    상기 피처리재 상의 해당 금속과 동종의 금속막을 그 표면에 구비한 다른 웨이퍼를 사전에 에칭 처리하여, 당해 사전의 에칭 처리 중에 해당 금속종 기인(起因)의 플라즈마 발광을 측정함으로써, 처리실 내에 원하는 양의 금속입자를 퇴적시키고, 처리실 내에 퇴적되는 금속에 기인하여 생기는 에칭특성의 변동을 억제하는 것을 특징으로 하는 플라즈마처리방법.
  2. 제 1항에 있어서,
    상기 금속종 기인의 플라즈마 발광강도를, 상기 피처리재 처리 중의 정상적인 플라즈마 발광강도와 같아지도록, 해당 금속막 웨이퍼를 처리하는 것을 특징으로 하는 플라즈마처리방법.
  3. 제 2항에 있어서,
    상기 사전에 행해지는 다른 웨이퍼의 에칭 처리는, 적어도 2 단계 이상으로 이루어지고, 상기 금속막, 산화막 또는 고유전체막을 에칭하는 것과 동종의 가스로 에칭하는 것을 특징으로 하는 플라즈마처리방법.
  4. 제 3항에 있어서,
    각각의 단계의 단계 시간비는 상기 적층 게이트구조를 에칭할 때의, 에칭 시간비의 ±20% 이내로 하는 것을 특징으로 하는 플라즈마처리방법.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 금속막은 TiN, 상기 고유전체막은 HfO2이며, 상기 고유전체막의 에칭에는 적어도 BCl3가스를 사용하는 것을 특징으로 하는 플라즈마처리방법.
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 금속종 기인의 플라즈마 발광측정을, BCl3을 함유하는 가스계의 플라즈마를 사용하여 행하는 것을 특징으로 하는 플라즈마처리방법.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 금속종 기인의 플라즈마 발광 측정을, Ar 등의 희가스의 플라즈마를 사용하여 행하는 것을 특징으로 하는 플라즈마처리방법.
  8. 진공배기장치가 접속되어 내부를 감압 가능한 유전체창과 진공용기에 의해 밀폐된 처리실, 상기 처리실 내에 가스를 공급하는 가스공급장치, 피처리재를 탑재 가능한 기판 전극, 상기 유전체창으로부터 플라즈마를 발생하기 위한 전자파를 도입하기 위한 고주파 도입수단과 상기 고주파 도입수단에 접속된 고주파 전원, 플라즈마 중의 발광 스펙트럼을 측정할 수 있는 발광분광장치를 포함하며, 상기 피처리재인 웨이퍼 표면 상에 배치된 금속막 및 산화막 또는 고유전체막을 포함하여 적층된 막구조를 대상으로 하여 에칭을 행하여 게이트 구조를 형성하는 에칭공정을 행하는 플라즈마처리장치에 있어서,
    상기 피처리재 상의 해당 금속과 동종의 금속막을 그 표면에 구비한 다른 웨이퍼를 사전에 에칭 처리하여, 당해 사전의 에칭 처리 중에 해당 금속종 기인(起因)의 플라즈마 발광을 측정함으로써, 처리실 내에 원하는 양의 금속입자를 퇴적시키고, 처리실 내에 퇴적되는 금속에 기인하여 생기는 에칭특성의 변동을 억제하는 것을 특징으로 하는 플라즈마처리장치.
KR1020090007860A 2009-02-02 2009-02-02 플라즈마처리장치 및 플라즈마처리방법 KR101066972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090007860A KR101066972B1 (ko) 2009-02-02 2009-02-02 플라즈마처리장치 및 플라즈마처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090007860A KR101066972B1 (ko) 2009-02-02 2009-02-02 플라즈마처리장치 및 플라즈마처리방법

Publications (2)

Publication Number Publication Date
KR20100088763A KR20100088763A (ko) 2010-08-11
KR101066972B1 true KR101066972B1 (ko) 2011-09-22

Family

ID=42754814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090007860A KR101066972B1 (ko) 2009-02-02 2009-02-02 플라즈마처리장치 및 플라즈마처리방법

Country Status (1)

Country Link
KR (1) KR101066972B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040696A (ja) 1998-07-10 2000-02-08 Applied Materials Inc ドライエッチング方法及び装置
JP2002110642A (ja) 2000-09-27 2002-04-12 Sharp Corp プラズマ処理方法
JP2004031380A (ja) 2002-06-21 2004-01-29 Hitachi High-Technologies Corp プラズマ処理装置のシーズニング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040696A (ja) 1998-07-10 2000-02-08 Applied Materials Inc ドライエッチング方法及び装置
JP2002110642A (ja) 2000-09-27 2002-04-12 Sharp Corp プラズマ処理方法
JP2004031380A (ja) 2002-06-21 2004-01-29 Hitachi High-Technologies Corp プラズマ処理装置のシーズニング方法

Also Published As

Publication number Publication date
KR20100088763A (ko) 2010-08-11

Similar Documents

Publication Publication Date Title
TWI559395B (zh) Plasma processing device and plasma processing method
TWI442468B (zh) Plasma processing device and plasma processing method
KR101941064B1 (ko) 플라스마 처리 방법
KR100912478B1 (ko) 에칭처리장치 및 에칭처리방법
TWI748360B (zh) 電漿處理方法及電漿處理裝置
US20100178415A1 (en) Method for seasoning plasma processing apparatus, and method for determining end point of seasoning
JP5750496B2 (ja) プラズマ処理方法
JP2001110784A (ja) プラズマ処理装置および処理方法
JP5853087B2 (ja) プラズマ処理方法
US11295960B1 (en) Etching method
JP6169666B2 (ja) プラズマ処理方法
JP6763750B2 (ja) 被処理体を処理する方法
KR101066972B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
US20240047222A1 (en) Etching method
JP3661851B2 (ja) ドライエッチング方法およびドライエッチング装置
JP6713298B2 (ja) プラズマ処理方法、およびプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee