TWI442468B - Plasma processing device and plasma processing method - Google Patents

Plasma processing device and plasma processing method Download PDF

Info

Publication number
TWI442468B
TWI442468B TW098105258A TW98105258A TWI442468B TW I442468 B TWI442468 B TW I442468B TW 098105258 A TW098105258 A TW 098105258A TW 98105258 A TW98105258 A TW 98105258A TW I442468 B TWI442468 B TW I442468B
Authority
TW
Taiwan
Prior art keywords
film
metal
wafer
plasma
processing chamber
Prior art date
Application number
TW098105258A
Other languages
English (en)
Other versions
TW201029064A (en
Inventor
Masahiro Sumiya
Motohiro Tanaka
Kosa Hirota
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW201029064A publication Critical patent/TW201029064A/zh
Application granted granted Critical
Publication of TWI442468B publication Critical patent/TWI442468B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972Spectral analysis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

電漿處理裝置及電漿處理方法
本發明關於針對真空容器內之處理室內部配置的半導體晶圓等之基板狀試料表面被配置的多數膜層,使用處理室內形成之電漿進行處理的電漿處理裝置或電漿處理方法,特別關於使用電漿進行半導體基板等之表面處理的適合之電漿處理方法。
隨近年來半導體元件之微細化,使經由微影成像技術形成之遮罩轉印至下層膜的蝕刻工程,係被要求更高精確度之尺寸精確度(亦即CD(Critical Dimension)精確度)。於量產現場,除CD控制性以外,確保CD之再現性成為重要之課題。通常,蝕刻工程中CD變動之主要原因有,蝕刻腔室內壁附著由被處理材產生之反應生成物、腔室內構件因為長期使用而消耗、腔室內構件之溫度等變動,自由基對腔室內內壁等之附著機率、對蝕刻性能影響的電漿狀態產生變動等之主要原因。
於微細化電晶體中,為控制短通道效應,需要增加閘極絕緣膜之容量,習知係藉由減少閘極氧化膜之厚度來達成此目的。但是,閘極氧化膜之薄膜化會導致漏電流增加,因此作為閘極絕緣膜被導入具有更高介電係數之材料(high-k)。作為替換氧化膜的high-k材有例如鉿氧化膜(HfO2 )。但是,習知多晶矽(Poly-si)電極與HfO2 間存在材料之不適合性,因此需要具備具有適當工作函數之金屬膜的構造。金屬材料有各種,如非專利文獻1(Semiconductor International 2008/1號)之揭示被使用Ti、N、La等。
習知上,電漿處理裝置係依晶圓單位或批次單位實施使用電漿之潔淨處理,以碳(C)、氧化膜、多晶矽(Poly-Si)、氮化矽等為對象的製程中,主要為使用含氟(F)、氯(Cl)、氧(O)之電漿之潔淨處理。另外,蝕刻腔室內壁構件被消耗而產生之金屬等(例如鋁(Al))之附著於腔室內構件時,僅靠電漿之潔淨處理難以除去,因此,事先在製品用晶圓之蝕刻處理前進行陳化(seasoning)等之處理,使腔室內環境保持於一定之技術被檢討。
作為此種習知技術,如特開2004-031308號公報(專利文獻1)之揭示。於該習知技術,係於真空容器內之處理室內部,針對被蝕刻對象之矽晶圓,使用該處理室內部形成之電漿進行蝕刻時,事先進行陳化處理而於處理室內使以Si為組成而被含有的反應生成物附著於處理室內壁。例如為形成半導體裝置之閘極而蝕刻處理多晶矽時,係使用HBr與Cl2 、O2 之單獨或混合之氣體形成電漿,對矽晶圓進行陳化處理,另外,對處理室實施溼式潔淨後,針對沈積有Al膜的晶圓,使用SF6 氣體與Cl2 氣體之混合氣體形成電漿,對該晶圓進行蝕刻處理,而於處理室內之石英構件表面形成AlF披膜的處理。
另外,如J. Vac. Sci. Technol. B24,2191(2006)(非專利文獻2)之揭示,蝕刻金屬材料(例如TiN)時,該金屬材料附著於腔室內壁,使用上述氣體系列之電漿潔淨處理時有可能難以充分加以除去。
專利文獻1:特開2004-031380號公報
非專利文獻1:Semiconductor International日本版2008.1pp. 20-27
非專利文獻2:Journal of Vacuum Science and Technology 2191,B24(2006)
上述習知技術未充分考慮以下之點而產生問題。亦即,蝕刻上述高介電係數材料構成之膜層時,因為含於該材料的金屬材料之殘留於處理室內,該殘留物導致該處理後被實施的處理之結果、形狀、CD值等性能,會於處理中或半隨晶圓片數之增加而變動,進而導致良品率降低之可能性。
本發明目的在於提供可以抑制性能之變動的電漿處理裝置或電漿處理方法。
為達成上述目的,在具備被處理材的晶圓之處理實施前,該被處理材為具備:具有金屬之膜及具有high-k材料之膜的膜層之構造者,針對表面具備和該層構造含有之金屬材料為同種金屬之膜的晶圓,進行處理而達成。如此則,可使處理室內之金屬殘留量穩定,可抑制製程之變動。另外,處理室內之金屬物質之殘留量,藉由監控電漿發光加以監控,而調節處理條件亦可。
更詳言之為,為達成上述目的之電漿處理方法,係藉由形成於處理室內的電漿對晶圓進行電漿蝕刻者,該晶圓係具有:含有金屬的膜;於上述含有金屬的膜之下方被配置之氧化膜,或於上述含有金屬的膜之下方被配置之含有高介電係數材料之膜;其特徵為:針對表面具備含有和上述金屬為同種金屬之膜的晶圓實施電漿處理之後,針對具備:含有上述金屬的膜,以及於上述含有金屬的膜之下方被配置之氧化膜或於上述含有金屬的膜之下方被配置之含有高介電係數材料之膜的晶圓,實施蝕刻。
另外,為達成上述目的,本發明之電漿處理方法,係針對配置於真空容器內之處理室內的試料台上載置之晶圓,於該處理室內形成電漿施予處理者;其特徵為:針對上述晶圓上配置之具有金屬物質的膜、及其下方配置的氧化膜或具有高介電係數之材料所構成之膜層,在進行蝕刻處理前,事先進行其他晶圓之處理,該其他晶圓為表面具備含有和上述金屬物質為同種金屬之膜,沈積該金屬所構成之粒子之後處理上述晶圓上之上述膜層。
另外,於上述其他晶圓之處理時,使用上述處理室內之發光檢測出上述金屬物質之量,依據該檢測結果,來調節該其他晶圓之處理而達成目的。
另外,上述其他晶圓之處理,係由至少2個步驟以上構成,藉由和蝕刻上述晶圓之膜層時使用之氣體同等的氣體被進行處理而達成目的。
另外,各個步驟之步驟時間比,係設為蝕刻上述晶圓之膜層時之蝕刻時間比的±20%以內而達成目的。
另外,上述事先進行之其他晶圓之處理,係對上述處理室內實施溼式潔淨之後被進行而達成目的。
另外,上述金屬之物質具有TiN,上述具有高介電係數之材料為HfO2 ,於該蝕刻時至少使用BCl3 氣體而達成目的。
以下依據圖面說明本發明之實施形態。
(實施形態)
以下依據圖1-7說明本發明之實施形態。圖1為本發明之實施形態之使用微波ECR(Electron Cyclotron Resonance)形成電漿而處理晶圓的電漿處理裝置之構成概略之縱斷面圖。圖中以模式表示真空容器及其內部配置之處理室及處理室內部配置之試料台、電極,真空容器外周及上部配置之電場、磁場之供給手段,對彼等供給電力的電源。彼等以外之機器、裝置,可由具有本實施形態相關之技術領域之通常知識者,在不嚴重損及本實施形態相關發明之效果之情況下,依據算出之性能或規格加以配置或刪除。
於圖示之電漿處理裝置,在開放上部之具有圓筒形狀的真空容器101之上部設置:圓板形狀之噴氣板102(例如石英製或釔製,至少於中心部具有氣體流通用的多數貫穿孔),用於將蝕刻處理用之氣體導入真空容器101內之具有圓筒形狀的處理室104內部;及介電體窗103(例如石英製),密封彼等之內部而構成天井部、構成處理室104。在噴氣板102與介電體窗103之間的空間,被連通流通蝕刻氣體用的氣體供給裝置105,而使上述氣體被供給。
另外,於真空容器101之下部,介由面對處理室104底面的真空排氣口106被連接真空排氣裝置,構成可對處理室104內部排氣、減壓(未圖示)。於處理室104內部,為使產生電漿用之電場傳送至處理室104,於介電體窗103上方配置電磁波(本實施形態為微波)傳送用之導波管107。導波管107之下端部,係面對圓板形狀之介電體窗103之上面,被連結於具有圓筒形狀之空間。
傳送至導波管107(或天線)的電場,係由電場產生用電源109振盪形成。被供給至處理室104內部的電波之頻率,未受本實施形態之作用、效果而特別限定,本實施形態中使用2.45G Hz之微波。該微波由電場產生用電源109形成而傳導至導波管107內部,由介電體窗103上面透過該構件及下方之噴氣板102,由該下方之處理室104內部配置之試料台、亦即具備外型模擬其之圓筒形狀的晶圓載置用電極111之大略圓形之上面上方,被導入處理室104內部。
於處理室104之側周圍及上方之外周配置磁場產生線圈110,可於處理室104內部產生磁場。由電場產生用電源109振盪被供給至處理室104內部之電場,係和同樣被供給至處理室104內部之磁場產生相互作用,激發處理用氣體,而於處理室104內部產生電漿。如上述說明,和噴氣板102呈對向而於真空容器101內部之處理室104之下部被配置晶圓載置用電極111,其上部表面被以介電體材料溶射形成之介電體膜(未圖示)覆蓋,於介電體膜內部配置之鎢(W)等金屬製導電性膜,係介由高頻濾波器115被連接直流電源116。
於晶圓載置用電極111,係於內部被配置鋁(Al)或Ti等導電性金屬構成之圓板形狀構件,於此介由匹配電路113被連接高頻電源114。另外,於於晶圓載置用電極111之金屬製構件內部,被配置螺旋形狀或同心圓狀之多重之冷媒用流路117,該冷媒用流路係連結於冷媒用配管。冷媒用配管係連結於調溫器118之同時,亦連結於加熱器119。加熱器119係連結於加熱控制器120。另外,於晶圓載置用電極111配置溫度感測器121,其信號被傳送至加熱控制器120,控制加熱器119之輸出及調溫器118之設定溫度而控制冷媒之溫度,以使晶圓112之溫度成為所要溫度。藉由該構成,可進行內部冷媒之溫度、換言之,晶圓載置用電極111之調節。
在構成處理室104之真空容器101外壁,被連接發光分光器123可以測定處理室104內部之發光,該發光分光器123被連接於發光資料處理裝置124。伴隨處理而產生之電漿等之發光,係透過真空容器101側壁配置之石英等構件之窗,被供給至發光分光器123,經由發光資料處理裝置124可進行該資料之數值解析。
被搬送至處理室104內部的晶圓112,係被載置於晶圓載置用電極111上面之介電體膜,藉由直流電源116施加於內部膜狀電極之直流電壓產生之靜電力被吸附於晶圓載置用電極111上。於此狀態被調節溫度,由氣體供給裝置105介由噴氣板102對處理室104內部供給所要之蝕刻氣體,而且由真空排氣口106藉由真空排氣裝置進行處理室104內部之氣體之排氣,使真空容器101內部被調節成為特定壓力。藉由被供給至處理室104內部之電場、磁場激發氣體,於處理室104內部產生電漿。形成電漿之後,由連接於晶圓載置用電極111之高頻電源114施加高頻電力,於晶圓112上面形成偏壓電位,使電漿中之離子被吸引至晶圓112上面,開始晶圓112之蝕刻處理。
圖2為圖1之本實施形態進行處理的被處理材之構造之模式圖。圖中之被處理材,係具有被積層、配置於晶圓112上面之膜層,圖中表示處理後之膜層之一部分形狀之模式。
圖中之膜層,係由多數之膜構成,於底層、亦即晶圓112之矽205上面例如由4層構成。彼等為具有:包含阻劑(PR)或硬質遮罩(SiO2 、SiN、或SiON等)等之遮罩201及其下方之多晶矽(Poly-Si)膜202、金屬物質構成之材料的膜(例如TiN,以下稱金屬膜)203,及high-k(例如HfO2 )膜204之積層構造。
此種膜層之構造,係用於形成半導體裝置之閘極構造者,在蝕刻處理前經由特定處理被形成,藉由微影成像技術進行遮罩201之不要部分之除去。圖中之彼等之各膜,雖由單一層構成,但亦可由多數層構成。特別是,金屬膜203可由各為不同材料之多數層構成。另外,金屬膜203之材料種類、積層數、厚度可依製造之半導體裝置之規格對應於NMOS部分、PMOS部分而不同。
各別之積層膜係依據各別之條件、氣體組成、供給量、壓力、處理時間等之至少之一部分不同的處理程序(recipe)被處理。遮罩201,僅為對應於近年之微細加工的PR時對於膜厚、抗蝕刻性均不充分,因此於PR之下層配置非晶質碳(ACL)或SiN或SiON及SiO2 之硬質遮罩,以彼等為遮罩再對下層之Poly-Si膜202或金屬膜203蝕刻亦可。其中省略遮罩201之蝕刻工程之說明。
Poly-Si膜202之蝕刻處理氣體可使用Cl2 與氟(F)(例如CF4 )之混合氣體、或Cl2 與HBr之混合氣體。必要時亦可使用O2 等氣體。
之後,於金屬膜203(例如TiN)層之蝕刻工程,最初為除去金屬膜203層之界面(於上下之膜層之間,在作為彼等材料之表面彼此之間被形成的面,包含單一或約數原子層之其他構件之膜存在時的界面部分)所形成之自然氧化膜,設為相對高之晶圓偏壓之值,增加離子能量。可使用HBr或Ar等作為處理氣體,亦可使用其他氣體系列。
該自然氧化膜之除去工程之後為蝕刻金屬膜203,主要使用Cl2 氣體或Cl2 與HBr之混合氣體作為處理氣體。本實施形態中使用之金屬膜203之蝕刻,相對於其他之膜層,金屬膜203之層較薄,因此使成為較低離子能量而調整高頻電源114之電力引起之晶圓偏壓之值。
之後,於高介電係數材料、亦即high-k(例如HfO2 )膜之蝕刻使用BCl3 或BCl3 與Cl2 之混合氣體。此步驟中,藉由較低離子能量條件之使用而達成良好的蝕刻特性(形狀、選擇比)。
習知技術上,蝕刻處理之晶圓片數成為特定片數時,係在實施處理室104內部之溼式潔淨等之潔淨厚,為調節處理室104內部而實施使用Si、PR或氧化膜晶圓等之非金屬系列晶圓的蝕刻,而實施處理室104內部之構件表面之陳化處理後,實施製品晶圓之處理。圖3為藉由習知技術,進行表面被配置有處理金屬/high-k積層構造之被處理材材的晶圓之多數片之處理時,溼式處理後之多晶矽(Poly-Si)之蝕刻速率測定結果之分布圖。
於該習知技術,伴隨多數片晶圓之處理片數增加,蝕刻速率會變化,特別是,在處理開始之極初期蝕刻速率急速增加,之後呈穩定,因此實施潔淨、開始蝕刻之後之製品晶圓之處理結果,於其後經由特定片數而獲得穩定結果的晶圓之處理結果之間存在著顯著之形狀差異。
本發明人為使該原因明確,而於處理室內部設置和處理室內壁同種夠艦隻測試樣本,針對含金屬膜203之膜層與不含金屬膜203之膜層進行處理時之個別之樣本表面,使用XPS(X-ray photo-electron spectroscopy)予以測定,解果如圖4所示。如圖4所示,由含金屬膜203之膜層進行處理之樣本檢測出Ti,另外,由含金屬膜203之膜層進行處理之樣本檢測出氟之增加。
圖5為以金屬膜203與high-k膜204之蝕刻處理之時間為參數,連續進行多數片(本實施形態為約10片)之蝕刻處理後,測定其他晶圓112之如圖2所示膜層之Poly-Si膜202之蝕刻處理速率之結果分布圖。圖中虛線表示長時間處理晶圓112時之穩定之Poly-Si膜202之蝕刻速率。
如圖所示,high-k膜204之蝕刻處理之時間越少蝕刻速率越大,時間越多蝕刻速率越減少。另外,在一定以上之high-k膜204之蝕刻處理時間,蝕刻速率呈飽和。本實施形態中,金屬膜203之材料為TiN之蝕刻時使用含HBr/Cl2 之處理氣體。high-k膜204之蝕刻時使用含BCl3 /Cl2 之處理氣體。另外,處理該膜層後,將矽晶圓設於電極上,曝曬於Ar放電,之後藉由TRXF(Total reflection X-ray Fluorescence)測定矽晶圓表面者。分別將檢測出之Ti量表示於右軸。
本實施形態中,可以推測被檢測出之金屬物質、亦即Ti,係於處理室104內部作為粒子殘留之Ti,於處理中經由Ar之濺鍍被飛散,而沈積於晶圓112上者所引起。因此,可以考慮為Poly-Si膜202之蝕刻處理速率與處理室104內部殘留之Ti量之間具有相關性。
另外,如圖4所示,因為處理室104內部殘留Ti而使氟亦同時增加。為調查該原因,經由詳細觀看XPS之測定結果(未圖示)發現,於Ti2p峰值除Ti-O之鍵結以外,亦存在Ti-F之峰值。另外,於Fls之峰值出現低束縛能量方向之能量變動,而使F與任一金屬產生鍵結,本發明推測此情況下具有Ti-F之鍵結。由此亦可說明,因為處理室104內部殘留Ti而使構成處理室104內壁表面之材料物質被氟化,進而電漿中之F增加而使Poly-Si膜之處理速率增加。
另外,通常,Ti-F、Ti-O之鍵結穩定之故,使用習知技術之電漿之潔淨難以除去。因此,本實施形態中,在製品用晶圓112之被處理材之處理前,事先針對表面具備和和該被處理材含有之金屬膜203(例如TiN)之材料為同一物質的晶圓進行處理,進行使同一金屬物質(例如Ti)附著於處理室104內部的陳化處理。如此則,可使處理室104內部之處理中之氣體組成穩定。如本實施形態之事前之潔淨處理,係在處理室104內部之構件表面之溼式潔淨後,處理製品用晶圓112之前被進行。
本實施形態之陳化處理亦可使用多數片表面配置有TiN的晶圓112,亦即可以重複進行事前之陳化處理。此時,對各個具有不同膜層之多數片晶圓進行連續之處理亦可。處理室104內部殘留之金屬物質(Ti)之量,可於陳化使用之晶圓112上、或無晶圓112狀態下,產生電漿,使用該電漿之發光予以檢測出。說明使用圖6進行該金屬物質之檢測。
圖6為於圖1所示實施形態中,使用含有BCl3 的處理氣體產生電漿時Ti引起之發光強度之時間變化圖。本實施形態中,使用發光資料處理裝置124解析該發光強度。特別是,藉由其內部配置之運算裝置,讀出同樣配置於內部之記憶裝置內所記憶之表面配置有上述金屬物質的晶圓112之蝕刻處理期間被檢測出之發光資料,進行特定金屬物質對應之波長之發光資料之積分處理,進行包含該積分處理的特定運算,而算出處理室104內部殘留之Ti量之表示結果,以此作為信號予以輸出,而被檢測出Ti量。
如上述說明,伴隨著上述晶圓112之處理而沈積於處理室104內部表面、或殘留於處理室104內部之Ti之量之增大,其後輩進行之具有被處理材的晶圓112之蝕刻處理速率會變化,但當Ti之量大於特定值時蝕刻速率漸漸接近特定值,而成為飽和狀態。成為飽和狀態之Ti之量,係事先取得在成為飽和狀態範圍內之長時間,針對表面含有金屬物質的晶圓112之該膜之蝕刻處理之進行時處理室104內部之發光資料加以解析之中,和進行溼式潔淨後被進行的,表面配置有含金屬物質之膜的晶圓進行事前之蝕刻處理之差異之發光強度加以比較,檢測出上述速率成為飽和狀態之前的陳化之終點。另外,本實施形態中,雖使用含有BCl3 之氣體系列,但使用Ar等稀有氣體之氣體係類亦可進行同樣之測定。
圖7為於圖1所示實施形態中,在製品用晶圓112表面之被處理材之處理前,未進行上述陳化處理時及僅進行TiN之蝕刻步驟之處理時,進行TiN膜與high-k材料之積層膜之上述陳化處理、而且藉由電漿發光進行陳化之終點判斷後,蝕刻處理多晶矽膜203時之蝕刻速率變化圖。進行TiN膜與high-k材料之積層膜之處理,係3例之中速率之變動最小,被實施穩定之處理。如上述說明,含有high-k材料之膜的處理,係使用含有BCl3 的處理氣體,在使用該氣體的處理中,BCl3 具有除去處理室104內部殘留之Ti之特性。
由此可知,欲調節處理室104內部殘留之Ti量時,於事前之陳化處理中,針對TiN膜之蝕刻工程與high-k材料膜之蝕刻工程間的時間比或放電條件,依據電漿發光之檢測所獲得之信號加以調節乃重要者。如此則,可以藉由事前之陳化處理,將處理室104內部殘留或沈積之金屬物質(Ti)之量調節成為所要之量。
另外,控制處理室104內部殘留之Ti量時,針對具備具有該膜層構造之被處理材的晶圓112實施蝕刻時,藉由和金屬膜203與high-k膜204之處理所要時間比相等或20%以內之比,藉由Ti陳化中之TiN膜/high-k材料構成之膜之處理時間比,來進行處理,如此則,陳化中沈積之處理室104內部之Ti之殘留分布,亦成為和處理實際之被處理材時同等。此亦可藉由以下之處理進行而獲得:亦即、將事前之陳化處理中之TiN膜/high-k材料構成之膜之構成,和被處理材之構成設為同等,在TiN膜/high-k材料所構成之膜之處理中,使處理室104內部之電漿中之金屬物質之發光強度,和具有被處理材之製品用晶圓112之處理時、特別是,其之蝕刻速率等之處理條件成為穩定狀態下獲得之發光強度成為相等,而進行事前之陳化處理中的晶圓112之處理。另外,亦可藉由以下之處理進行而獲得:使事前之陳化處理之中處理TiN膜/high-k材料構成之膜之各個時使用之包含處理氣體之組成等之處理條件,設為和具有被處理材之晶圓112之處理條件相同、或實質上相同等模擬程度上同等,而加以獲得。
上述之事前之陳化處理係由2個以上之間步驟構成,藉由進行以上之處理,可以更高精確度調節處理室104內部殘留之Ti之量或分布,可提升製程之穩定性。
如上述說明,於上述實施形態中,在具有金屬膜203與high-k膜204之積層構造的被處理材之處理實施之前,針對表面具備和該被處理材含有之金屬膜203之材料為同種物質之膜的晶圓,實施處理、對該膜進行蝕刻處理,另外,藉由監控處理室內之發光,檢測出處理室104內部殘留之上述金屬物質之量,或者使用檢測結果來調節處理之條件,依此而使處理室104內部殘留之金屬物質之量穩定,如此則,可以抑制處理結果獲得之形狀之變動,進而可提升加工後之CD值之穩定性,可以提供處理之良品率較高及隨時間之變化較少的蝕刻處理之裝置或方法。
處理室104內部殘留之金屬物質之量穩定,因此可以抑制金屬物質引起之製程之變動,具有抑制CD之變動之效果。
另外,本實施形態中,雖特別針對ECR電漿裝置之實施形態說明,但本發明用於其他電漿產生裝置或方法、例如感應耦合型電漿(ICP)、容量耦合型電漿(CCP)亦可獲得同樣效果。
101...真空容器
102...噴氣板
103...介電體窗
104...處理室
105...氣體供給裝置
106...真空排氣口
107...導波管
108...空腔共振器
109...電場產生用電源
110...磁場產生線圈
111...晶圓載置用電極
112...晶圓
113...匹配電路
114...高頻電源
115...濾波器
116...直流電源
117...冷媒用流路
118...調溫器
119:122...加熱器
120...加熱控制器
121...溫度感測器
123...發光分光器
124...發光資料處理裝置
圖1為本發明之一實施形態之微波ECR蝕刻裝置之縱斷面圖。
圖2為圖1之本實施形態進行處理的被處理材之構造之模式之縱斷面圖。
圖3為藉由習知技術處理金屬/high-k積層構造之被處理材材時,晶圓處理後之多晶矽(Pol1y-Si)之蝕刻速率測定結果之分布圖。
圖4為於處理室內部設置和處理室內壁為同種構件的測試樣本,處理含有金屬膜203之膜層與不含金屬膜203之膜層時,使用XPS(Xray photo-electron spectroscopy)測定各個樣本表面之結果之分布圖。
圖5為以晶圓上之如圖2所示膜層之金屬膜與high-k膜之蝕刻處理之時間為參數,連續進行多數片之蝕刻處理後,測定其他晶圓之多晶矽之蝕刻處理之速率之結果分布圖。
圖6為於圖1所示實施形態中,使用含有BCl3 的處理氣體產生電漿時Ti引起之發光強度之時間變化圖。
圖7為於圖1所示實施形態中,在製品用晶圓112表面之被處理材之處理前,未進行上述陳化處理時及僅進行TiN之蝕刻步驟之處理時,進行TiN膜與high-k材料之積層膜之上述陳化處理、而且藉由電漿發光進行陳化之終點判斷後,蝕刻處理多晶矽膜203時之蝕刻速率變化圖。
101...真空容器
102...噴氣板
103...介電體窗
105...氣體供給裝置
106...真空排氣口
107...導波管
108...空腔共振器
109...電場產生用電源
110...磁場產生線圈
111...晶圓載置用電極
112...晶圓
113...匹配電路
114...高頻電源
115...濾波器
116...直流電源
117...冷媒用流路
118...調溫器
119:122...加熱器
120...加熱控制器
121...溫度感測器
123...發光分光器
124...發光資料處理裝置

Claims (3)

  1. 一種電漿處理方法,係藉由形成於處理室內的電漿對晶圓進行電漿蝕刻者,該晶圓係具有:含有金屬的膜;於上述含有金屬的膜之下方被配置之氧化膜,或於上述含有金屬的膜之下方被配置之含有高介電係數材料之膜;其特徵為:針對表面具備含有和上述金屬為同種金屬之膜的晶圓實施電漿處理之後,針對上述晶圓實施蝕刻;上述針對表面具備含有和上述金屬為同種金屬之膜的晶圓實施的電漿處理,係使用上述處理室內之發光檢測沈積於上述處理室內之金屬之量之同時,在上述檢測出之金屬之量之積分值成為上述晶圓之蝕刻速率達穩定之值為止進行;而且具備:使用和對上述含有金屬的膜進行蝕刻之氣體為相同之氣體來進行電漿處理的第1步驟;及使用和對上述含有高介電係數材料之膜進行蝕刻之氣體為相同之氣體來進行電漿處理的第2步驟;使用上述處理室內之發光檢測沈積於上述處理室內之金屬之量之同時,在上述檢測出之金屬之量之積分值成為上述晶圓之蝕刻速率達穩定之值為止進行;上述第2步驟之電漿處理時間對於上述第1步驟之電漿處理時間之比,係被設為和含有上述高介電係數材料之膜進行蝕刻的時間相對於含有上述金屬之膜進行蝕刻的時間之比同等或20%以內。
  2. 一種電漿處理方法,係藉由形成於處理室內的電漿 對晶圓進行電漿蝕刻者,該晶圓係具有:含有金屬的膜;於上述含有金屬的膜之下方被配置之氧化膜,或於上述含有金屬的膜之下方被配置之含有高介電係數材料之膜;其特徵為:針對表面具備含有和上述金屬為同種金屬之膜的晶圓實施電漿處理之後,針對上述晶圓實施蝕刻;上述針對表面具備含有和上述金屬為同種金屬之膜的晶圓實施的電漿處理,係使用上述處理室內之發光檢測沈積於上述處理室內之金屬之量之同時,在上述檢測出之金屬之量之積分值成為上述晶圓之蝕刻速率達穩定之值為止進行;而且具備:使用和對上述含有金屬的膜進行蝕刻之氣體為相同之氣體來進行電漿處理的第1步驟;及使用和對上述含有高介電係數材料之膜進行蝕刻之氣體為相同之氣體來進行電漿處理的第2步驟。
  3. 如申請專利範圍第1或2項之電漿處理方法,其中含有上述金屬的膜為TiN,上述高介電係數材料為HfO2 ,使用BCl3 氣體對上述HfO2 實施蝕刻。
TW098105258A 2009-01-30 2009-02-19 Plasma processing device and plasma processing method TWI442468B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009018958A JP5377993B2 (ja) 2009-01-30 2009-01-30 プラズマ処理方法

Publications (2)

Publication Number Publication Date
TW201029064A TW201029064A (en) 2010-08-01
TWI442468B true TWI442468B (zh) 2014-06-21

Family

ID=42398059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105258A TWI442468B (zh) 2009-01-30 2009-02-19 Plasma processing device and plasma processing method

Country Status (3)

Country Link
US (2) US8236701B2 (zh)
JP (1) JP5377993B2 (zh)
TW (1) TWI442468B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377993B2 (ja) * 2009-01-30 2013-12-25 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5377587B2 (ja) * 2011-07-06 2013-12-25 東京エレクトロン株式会社 アンテナ、プラズマ処理装置及びプラズマ処理方法
US20130115778A1 (en) * 2011-11-04 2013-05-09 Applied Materials, Inc. Dry Etch Processes
JP5841917B2 (ja) * 2012-08-24 2016-01-13 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP6180799B2 (ja) 2013-06-06 2017-08-16 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP6224359B2 (ja) * 2013-06-20 2017-11-01 株式会社Screenホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
KR102486400B1 (ko) 2014-01-13 2023-01-09 어플라이드 머티어리얼스, 인코포레이티드 공간적인 원자 층 증착에 의한 자기-정렬 이중 패터닝
US9405089B2 (en) 2014-05-22 2016-08-02 Texas Instruments Incorporated High-temperature isotropic plasma etching process to prevent electrical shorts
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10636686B2 (en) * 2018-02-27 2020-04-28 Lam Research Corporation Method monitoring chamber drift

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287977B1 (en) * 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
US6139702A (en) * 1999-03-05 2000-10-31 United Microelectronics Corp. Seasoning process for etcher
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2002025977A (ja) * 2000-07-06 2002-01-25 Hitachi Ltd ドライエッチング方法
US20030013314A1 (en) * 2001-07-06 2003-01-16 Chentsau Ying Method of reducing particulates in a plasma etch chamber during a metal etch process
JP4444569B2 (ja) 2002-05-01 2010-03-31 ポリマテック株式会社 キー入力装置
US7094704B2 (en) * 2002-05-09 2006-08-22 Applied Materials, Inc. Method of plasma etching of high-K dielectric materials
JP4365109B2 (ja) * 2003-01-29 2009-11-18 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP4504061B2 (ja) * 2004-03-29 2010-07-14 東京エレクトロン株式会社 プラズマ処理方法
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
KR100598051B1 (ko) * 2005-02-07 2006-07-10 삼성전자주식회사 반도체 소자의 제조방법
JP2007005381A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd プラズマエッチング方法、及びプラズマエッチング装置
JP4849881B2 (ja) * 2005-12-08 2012-01-11 株式会社日立ハイテクノロジーズ プラズマエッチング方法
DE102006055038B4 (de) * 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
JP5377993B2 (ja) * 2009-01-30 2013-12-25 株式会社日立ハイテクノロジーズ プラズマ処理方法

Also Published As

Publication number Publication date
US8236701B2 (en) 2012-08-07
US20100197137A1 (en) 2010-08-05
JP5377993B2 (ja) 2013-12-25
TW201029064A (en) 2010-08-01
US20120252200A1 (en) 2012-10-04
JP2010177480A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
TWI442468B (zh) Plasma processing device and plasma processing method
TWI430361B (zh) Plasma processing device and plasma processing method
TWI713683B (zh) 電漿處理方法
WO2006076085A2 (en) Low-pressure removal of photoresist and etch residue
JP2007005381A (ja) プラズマエッチング方法、及びプラズマエッチング装置
JP2004022747A (ja) エッチング処理装置及び処理方法
JP5750496B2 (ja) プラズマ処理方法
KR20100083670A (ko) 플라즈마처리장치의 시즈닝방법 및 시즈닝의 종료 판정방법
JP5853087B2 (ja) プラズマ処理方法
US11251052B2 (en) Plasma processing method and plasma processing apparatus
US9147556B2 (en) Plasma processing method and plasma processing apparatus
JP6275610B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP2013222910A (ja) プラズマ処理方法およびプラズマ処理装置
JP6169666B2 (ja) プラズマ処理方法
JP2015032779A (ja) プラズマ処理装置
KR101066972B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JP2015088696A (ja) プラズマ処理方法
JP6713298B2 (ja) プラズマ処理方法、およびプラズマ処理装置
JP2009260091A (ja) プラズマ処理装置のシーズニング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees