JPH04233728A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH04233728A
JPH04233728A JP2416336A JP41633690A JPH04233728A JP H04233728 A JPH04233728 A JP H04233728A JP 2416336 A JP2416336 A JP 2416336A JP 41633690 A JP41633690 A JP 41633690A JP H04233728 A JPH04233728 A JP H04233728A
Authority
JP
Japan
Prior art keywords
etching
wafer
temperature
gas
ice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2416336A
Other languages
English (en)
Other versions
JP3013446B2 (ja
Inventor
Keiji Shinohara
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2416336A priority Critical patent/JP3013446B2/ja
Priority to US07/816,383 priority patent/US5194118A/en
Publication of JPH04233728A publication Critical patent/JPH04233728A/ja
Application granted granted Critical
Publication of JP3013446B2 publication Critical patent/JP3013446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
いわゆる低温エッチングにおいてウェハ冷却温度の高温
化と対マスク選択性および対下地選択性の向上に関する
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、ドライエッチングの分野においても高異方性,
高速性,高選択性という諸要求をいずれかを犠牲にする
ことなく達成する技術が強く望まれている。エッチング
時のウェハ温度を0℃以下に制御しながらエッチングを
行う、いわゆる低温エッチングは、かかる背景から注目
される技術のひとつである。これは、ウェハを低温下に
保持することにより、深さ方向のエッチング速度をイオ
ン・アシスト効果により維持したまま、パターン側壁部
におけるラジカル反応を凍結または抑制してアンダカッ
ト等の形状不良を防止しようとする技術である。たとえ
ば、第35回応用物理学関連合講演会(1988年春季
年会)講演予稿集第495ページ演題番号28a−G−
2には、ウェハを−130℃に冷却し、SF6 ガスを
用いてシリコン・トレンチ・エッチングおよびn+ 型
多結晶シリコン層のエッチングを行った例が報告されて
いる。
【0003】
【発明が解決しようとする課題】しかしながら、低温エ
ッチングには実用化に向けて解決すべき課題も多い。そ
のひとつは、ウェハ冷却温度である。高異方性の達成を
ラジカル反応の凍結または抑制に頼ろうとすると、多く
の場合は液体窒素で達成されるレベルの低温が必要とな
る。たとえば単結晶シリコンや多結晶シリコンでは上述
のように−120〜130℃、レジスト材料では−10
0℃、タングステン・シリサイドでは−60℃程度の冷
却が行われている。このためには、周辺冷却系統として
も相応の冷却能力を有するものが必要となり、装置が大
型化したりコスト高となる等の問題がある。また、かか
る中低温域では反応生成物を側壁保護に用いることは知
られているものの、反応生成物の蒸気圧が低いためにこ
れがパターン側壁部に厚く堆積してパターン幅が増大す
るという懸念もある。さらに、冷却所要時間やエッチン
グ後に結露を防止するために行われる後加熱の所要時間
が延長して経済性やスループットを低下させる原因とも
なる。したがって、ウェハ冷却温度をより高温化し、室
温に近づけることが要望されている。
【0004】いまひとつの問題は、異なる材料層からな
る積層構造部をエッチングする場合のウェハ温度の設定
である。低温エッチングではエッチング種と被エッチン
グ材料との反応を一部抑制するわけであるから、エッチ
ング・ガスと被エッチング材料層との組合せにより高異
方性が達成される温度は微妙に変化する。したがって、
被エッチング材料層が単層である場合には単一の温度設
定でも構わないが、たとえばタングステン・シリサイド
層とDOPOS層が積層されてなるポリサイド膜の場合
には、両層の低温エッチングの最適温度に約60℃もの
開きがあるので、単一の温度設定では良好な異方性加工
は困難である。複数の温度設定を安定に行うには、装置
をマルチ・チャンバ化する等の対策が必要となるが、装
置の占有空間、ランニング・コスト、クリーン・ルーム
内のクリーン・ゾーンの維持費等を上昇させ、好ましく
ない。
【0005】そこで本発明は、低温エッチングにおける
ウェハ冷却温度を従来よりも室温に近づけることを可能
とし、さらに異なる材料層から構成される積層構造部の
エッチングにも単一の温度設定で対応できるドライエッ
チング方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、上述の目的を
達成するために提案されるものである。すなわち、本発
明の第1の発明にかかるドライエッチング方法は、Oを
構成元素として有するガスとHを構成元素として有する
ガスとを含む混合ガスを用い、被エッチング基体の温度
を0℃以下に制御しながらエッチングを行うことを特徴
とするものである。
【0007】本発明の第2の発明にかかるドライエッチ
ング方法は、H2 Oを含むエッチング・ガスを用い、
被エッチング基体の温度を0℃以下に制御しながらエッ
チングを行うことを特徴とするものである。
【0008】
【作用】本発明では、高異方性の達成をラジカル反応の
凍結または抑制に頼るという従来の発想を転換し、ウェ
ハ冷却温度は従来よりも高温域とし、気相中から堆積物
を生成するガスを積極的にエッチング・ガス系に添加す
るか、もしくは被エッチング材料層との反応生成物を堆
積させ得るようなエッチング・ガス系を使用することを
考えた。
【0009】ここで、本発明者が上記堆積物として着目
したのは氷(H2 O)である。水の露点と水分量につ
いては既に知られているところであり、露点が−20℃
の際の水分量は77ppm,露点が−40℃の際の水分
量は21ppmという具合に測定データが入手できる。 露点はエッチング系内の水蒸気の分圧が飽和水蒸気圧と
等しくなる時の温度であるから、たとえばウェハが−2
0℃に冷却されているときにエッチング系内にa(ただ
しa>77)ppmの水分が存在すれば、ウェハのごく
近傍においては約(a−77)ppmの水分が過飽和と
なり、ウェハもしくは冷却された他の部材の表面に氷と
なって凝結するはずである。この氷は、イオンの垂直入
射面においてはスパッタ除去されるが、パターンの側壁
部では除去されないため、側壁保護膜として機能し、異
方性形状の達成に寄与する。
【0010】したがって、本発明ではエッチング系内に
何らかの形で水を存在させることが必要となる。そのた
めの手段として、第1の発明ではOを構成元素として有
するガスとHを構成元素として有するガスとを含む混合
ガスを用い、プラズマ中でH2 Oを生成させる。また
第2の発明では、H2 Oを含むエッチング・ガスを使
用する。いずれにしても、本発明によればラジカル反応
が凍結もしくは抑制される温度までウェハを冷却する必
要がなく、エッチング・ガスと被エッチング材料との組
み合わせとは無関係に、氷が堆積する温度にて異方性加
工を行うことができる。したがって、ウェハの冷却温度
を従来の低温エッチングよりも室温に近づけることが可
能となる。しかも、通常のエッチングが行われる高真空
下であれば、堆積した氷はウェハを若干加熱することに
より容易に蒸発除去することができるので、何らパーテ
ィクル汚染を招く虞れもない。また、本発明では氷をス
パッタ除去できる程度の入射イオン・エネルギーがあれ
ば異方性加工が実現されるので、対下地選択性を向上さ
せる上で有利である。さらに、本発明は反応生成物の堆
積を利用するものではないため、氷は当然マスクの表面
にも堆積し、この堆積とイオンによるスパッタ除去とが
競合することになる。したがって、対マスク選択比が向
上するというメリットもある。
【0011】
【実施例】以下、本発明の好適な実施例について説明す
る。ここで、実際のエッチング・プロセスの説明に先立
ち、まず本発明を実施するにあたり使用したエッチング
装置の構成例、およびその使用上の工夫や冷却系統の改
良点について、図1ないし図3を参照しながら説明する
。なお、ここでは上記エッチング装置として有磁場マイ
クロ波プラズマ・エッチング装置を例示するが、使用上
の工夫および冷却系統の改良点は、平行平板型RIE(
反応性エッチング)装置やマグネトロンRIE装置等、
本発明で使用する他のエッチング装置についても該当す
るものである。
【0012】図1(a)および(b)は、上記エッチン
グ装置の一構成例を示す概略断面図である。これは、E
CR(電子サイクロトロン共鳴)放電により生成する高
密度のプラズマを利用して各種の加工を行う装置であり
、2.45GHzのマイクロ波を発生するマグネトロン
1、マイクロ波を導く矩形導波管2および円形導波管3
、上記マイクロ波を利用してECR放電により内部でプ
ラズマを生成させるための石英製のベルジャー4、上記
円形導波管3と上記ベルジャー4を周回するように配設
され875Gaussの磁場強度を達成できるソレノイ
ド・コイル5、上記ベルジャー4に接続され図中矢印A
方向に高真空排気される反応室6、該反応室6と上記ベ
ルジャー4へ処理に必要なガスを矢印B1 ,B2 方
向から供給するガス導入管7、被エッチング基体である
ウェハ8を載置するウェハ載置電極9、該ウェハ載置電
極9にRFバイアスを印加するためのRF電源11等を
基本的な構成要素としている。さらに、上述の装置にお
いて低温エッチングを可能とするために、上記ウェハ載
置電極9には装置外部に配設されるチラー等の冷却設備
から冷媒を導入し、図中矢印C1 ,C2 方向に循環
させるための冷却配管12が埋設されている。
【0013】この装置の使用上の工夫とは、ベルジャー
4内で所定の処理を行った後に、図1(b)に示される
ようにウェハ8をピン10で上昇させてウェハ載置電極
9の冷却から熱的に切り離し、この状態で化学的に不活
性なガスを供給しながらプラズマ処理を行うことである
。ウェハ8を0℃以下に冷却しながら所定の処理を行う
低温エッチングにおいては、処理後のウェハ8を大気中
に取り出す際の結露防止が重要な技術的課題となってい
る。その対策として、従来からウェハ加熱用のステージ
を別途設けたり、高温に加熱したガスをウェハに吹き付
ける等の提案がなされているが、いずれも既存の装置で
すぐに対応できるものではなかった。しかし、上述の方
法によればウェハ8のロード/アンロードの便宜を図る
ために設けられているピン10を積極的に利用するのみ
である。ウェハ8をウェハ載置電極9から離脱させれば
、ウェハ8の温度はプラズマ輻射熱により容易に加熱さ
れるので、ウェハ温度が室温近傍まで上昇したところで
外部へ取り出せば良い。このとき、ウェハ載置電極9も
若干昇温されるので、ウェハ接触面9aに過剰に堆積物
が付着することはなく、またウェハ載置電極9の表面等
に付着した氷(本発明において側壁保護の役目を有する
。)等も同時に除去することができる。
【0014】ところで、低温エッチングにおいてはウェ
ハ温度がエッチング反応の進行を左右する重要なパラメ
ータとなるため、特にウェハ冷却を行わない通常のエッ
チングに比べて正確な温度管理が必要となる。通常、上
記ウェハ8はクランプ等を用いてウェハ載置電極9に圧
接保持されるが、さらにその冷却効果を補うためウェハ
載置電極8の内部に冷却用ガスを導入するための冷却ガ
ス管13が埋設されている。この冷却ガス管13の端部
はウェハ8の背面に向けて開口されており、図示されな
いガス供給源から矢印D方向に送入される冷却用ガスが
流出されるようになされている。従来の装置では、この
冷却ガス管13が単にウェハ載置電極9をほぼ直線的に
貫通するのみで管路長が短いため、室温で導入される冷
却用ガスが電極温度と平衡となる前に流出し、十分な冷
却効果が得られないという問題があった。そこで今回使
用する装置においては、図示されるように冷却ガス管1
3をウェハ載置電極9内部で折り畳んだ構造とすること
により、冷却ガス管の管路を延長し、管壁とウェハ載置
電極の接触面積を増大させた。
【0015】あるいは、図2に示されるように、冷却ガ
ス管13aを螺旋型としても良い。さらに、ウェハ載置
電極9の内部構造上の制約から管路を長くできない場合
には、図3に示されるように冷却ガス管13bを従来ど
おり直線型とし、図示されない冷却ガス供給源からウェ
ハ載置電極9に至るまでの管路上の適当な部位に熱交換
器14を設けても良い。
【0016】次に、実際の幾つかのプロセス例について
説明する。 実施例1 本実施例は、本発明の第1の発明を適用し、O2 とH
2 の混合ガスを用いてレジスト・パターンの加工を行
った例である。まず、被エッチング・サンプルとして、
シリコン基板上にノボラック系ポジ型フォトレジストO
FPR−800(商品名;東京応化工業社製)を塗布し
てレジスト層を形成し、さらに所定の形状にパターニン
グされた酸化シリコンのマスクが形成されたウェハを作
成し、これを図1(a)に示される状態の有磁場マイク
ロ波プラズマ・エッチング装置のウェハ載置電極9にセ
ットした。ここで、冷却配管12には外部のチラーから
エタノール冷媒を循環させ、エッチング中のウェハ8の
温度が−40℃に維持されるようにした。また、冷却用
ガスとしてはHeを流量10SCCMにて冷却ガス管1
3から供給した。O2 流量50SCCM,H2 流量
1SCCM,ガス圧1.3Pa(10mTorr)、マ
イクロ波パワー850W、RFバイアス・パワー10W
の条件で上記レジスト層のエッチングを行った。
【0017】この過程では、ウェハ8のごく近傍におい
てはプラズマ放電により気相中に生成したH2 Oのう
ち21ppmを越えた分がウェハ8も含めて装置内の冷
却された部材の表面に氷となって凝結する。このとき、
O+ ,O2 + 等のイオンが入射する面では氷はス
パッタ除去されるのでレジスト層のエッチングが進行す
るが、イオンの入射が少ないパターン側壁部では氷がラ
ジカルの攻撃に対する側壁保護の役目を果たした。した
がって、エッチング速度を低下させることなく異方性加
工が実現された。なお、ウェハ8上に効率良く氷を凝結
させるためには、ウェハ載置電極9以外に低温冷却され
る部材を極力減らす工夫をすれば良いことは言うまでも
ない。
【0018】このプロセスでは、イオンの入射面におい
て氷をスパッタ除去し得る程度のイオン入射エネルギー
があれば良いので、上述のように低いRFバイアス・パ
ワーで十分である。したがって、オーバーエッチング時
における下地のスパッタリングや損傷等も抑制すること
ができた。
【0019】エッチング終了後、図1(b)に示される
ようにピン10でウェハ8を上昇させ、Ar流量100
SCCM,ガス圧2.7Pa(20mTorr)、マイ
クロ波パワー850W、RFバイアス・パワー0Wの条
件で10秒間のプラズマ処理を行った。これによりウェ
ハ8は速やかに室温付近まで加熱され、大気中に取り出
しても表面に結露を生ずることはなかった。本発明では
、ウェハ8の冷却温度が従来の一般的な低温エッチング
におけるよりも室温に近いので、加熱が上述のように短
時間で済み、スループットを低下させることはなかった
。また、ウェハ載置電極9には冷媒が循環されているも
のの、プラズマ輻射熱により若干昇温されるので、表面
に付着した氷も除去することができた。上記プラズマ処
理は、後述の各実施例でも上述の方法に準じて行うが、
以後、明細書中では特に言及しない。
【0020】なお、本発明は上述の実施例に何ら限定さ
れるものではなく、たとえばエッチング終了後のプラズ
マ処理用に供給するガスとしては、上述のArの他にも
エッチング反応系に影響しないガスを適宜使用すること
ができ、たとえば本実施例の反応系ではHe,N2 等
を使用しても良い。さらに、ウェハの補助冷却を行うた
めの冷却用ガスも上述のHeに限られるものではなく、
エッチング反応に悪影響を与えない希ガス、あるいはエ
ッチングに・ガスと同じ組成のガスを使用することがで
きる。
【0021】実施例2 本実施例は、本発明の第2の発明を適用し、O2 に微
量のH2 Oを添加してなる混合ガスを用いてレジスト
層の加工を行った例である。実施例1と同様のウェハを
図1(a)に示される状態の有磁場マイクロ波プラズマ
・エッチング装置のウェハ載置電極9にセットし、ウェ
ハ冷却温度−40℃、O2 流量50SCCM,H2 
O添加量100ppm,ガス圧1.3Pa(10mTo
rr)、マイクロ波パワー850W、RFバイアス・パ
ワー10Wの条件で上記レジスト層のエッチングを行っ
た。ここで、上述のように微量のH2 Oは、流量とし
て独立に制御することは実際には困難であるため、予め
O2 に不純物として混入させる方法で供給した。
【0022】このエッチング過程では、ウェハ8近傍に
おいて約80ppmのH2 Oが過飽和となり、これが
氷となって側壁保護効果を発揮することにより、良好な
異方性形状が得られた。
【0023】なお、本発明におけるH2 Oの添加範囲
は1ppmを下限、ウェハの冷却温度における飽和水分
量を上限の目安として、適宜設定すれば良い。下限を1
ppmより低くするとウェハの極低温冷却が必要となり
、本発明において室温に近い温度域での低温エッチング
を目指した意味が薄れてしまう。
【0024】実施例3 本実施例は、本発明の第2の発明を適用し、SF6 に
微量のH2Oを添加してなる混合ガスを用いてゲート加
工を想定したDOPOS層の加工を行った例である。ま
ず、シリコン基板上に酸化シリコンからなるゲート酸化
膜とn+ 型のDOPOS層とが順次積層され、所定の
形状にパターニングされたフォトレジスト・マスクが形
成されてなるウェハを用意し、図1(a)に示される状
態の有磁場マイクロ波プラズマ・エッチング装置のウェ
ハ載置電極9にセットした。ウェハ冷却温度−40℃、
SF6 流量50SCCM,H2 O添加量100pp
m,ガス圧1.3Pa(10mTorr)、マイクロ波
パワー850W、RFバイアス・パワー30Wの条件で
上記DOPOS層のエッチングを行った。ここでも実施
例2と同様、H2 Oは予めSF6 に混入させる方法
で供給した。
【0025】このエッチング過程では、約80ppmの
H2 Oが過飽和となるが、SFx + ,O+ ,O
2 + 等のイオンが入射する面では凝結した氷がスパ
ッタ除去されるのでDOPOS層のエッチングが進行し
た。また、−40℃程度の冷却温度ではラジカル反応が
抑制されるには至らないが、パターン側壁部は氷で保護
されるため、F* (フッ素ラジカル)によりアンダカ
ットが発生することはなかった。さらに、この反応系で
は放電分解で発生するO2 により被エッチング面に酸
化膜が形成されるが、該酸化膜に対して高い反応性を有
するF* がこれを容易に除去するので、特にエッチン
グ速度が低下する等の問題は生じない。かかるエッチン
グにより、従来は−120〜130℃もの低温が必要で
あったDOPOS層の異方性加工が、わずか−40℃で
達成された。
【0026】実施例4 本実施例は、本発明の第2の発明を適用し、SF6 に
微量のH2Oを添加してなる混合ガスを用いてシリコン
・トレンチ・エッチングを行った例である。まず、シリ
コン基板上に所定の形状にパターニングされた酸化シリ
コンのマスクが形成されたウェハを用意し、これを平行
平板型RIE装置のウェハ載置電極上にセットした。ウ
ェハ冷却温度−40℃、SF6 流量50SCCM,H
2 O添加量100ppm,ガス圧8Pa(60mTo
rr)、RFパワー密度0.3W/cm2 の条件で上
記シリコン基板のエッチングを行った。このエッチング
機構は、前述の実施例3とほぼ同様であり、良好な異方
性形状を有するトレンチが形成された。
【0027】実施例5 本実施例は、本発明の第2の発明を適用し、SF6 と
HBrにさらに微量のH2 Oを添加してなる混合ガス
を用いてゲート加工を想定したポリサイド膜の加工を行
った例である。まず、シリコン基板上に酸化シリコンか
らなるゲート酸化膜を介してn+ 型DOPOS層とお
よびタングステン・シリサイド層(以下、WSix 層
と称する。)とが順次積層されてなるポリサイド膜が形
成され、該ポリサイド膜上に所定の形状にパターニング
されたフォトレジスト・マスクが形成されてなるウェハ
を用意した。このウェハを、図1(a)に示される状態
の有磁場マイクロ波プラズマ・エッチング装置のウェハ
載置電極9にセットした。ウェハ冷却温度−40℃、S
F6 流量30SCCM,HBr流量20SCCM,H
2 O添加量100ppm,ガス圧1.3Pa(10m
Torr)、マイクロ波パワー850W、RFバイアス
・パワー10Wの条件で上記ポリサイド膜のエッチング
を行った。ここでも実施例2と同様、H2 Oは予めS
F6 に混入させる方法で供給した。
【0028】このエッチング過程では、約80ppmの
H2 Oが過飽和となるが、SFx + ,Br+ ,
Br2 + ,O+ ,O2 + 等のイオンが入射す
る面では凝結した氷がスパッタ除去されるのでポリサイ
ド膜のエッチングが進行した。また、パターン側壁部は
氷で保護されるため、F* (フッ素ラジカル)により
アンダカットが発生することはなかった。
【0029】従来、ポリサイド膜のエッチングは、積層
された2種類の材料層について最適なエッチング条件が
それぞれ異なっていることから、ドライエッチング技術
に新たな困難をもたらしてきた。特に、DOPOS層に
アンダカット等の形状異常が発生し易いため、WSix
 層とDOPOS層との界面にてエッチング条件を切り
換える等の工夫が種々提案されている。しかし本発明は
、エッチング系内の水分量と露点との関係により一義的
な量で凝結する氷を利用して側壁保護を行っているため
、異なる種類の膜が積層されてなる多層膜のエッチング
においても単一の温度設定により良好な異方性加工を行
うことができる。これは、本発明の重要なメリットであ
る。
【0030】実施例6 本実施例は、本発明の第2の発明を適用し、C3 F8
 に微量のH2 Oを添加してなる混合ガスを用いて酸
化シリコン層のエッチングを行った例である。まず、シ
リコン基板上にCVD等の手法により酸化シリコン層が
形成し、さらにその上に所定の形状にパターニングされ
たフォトレジスト・マスクが形成されてなるウェハを用
意し、これをマグネトロンRIE装置のウェハ載置電極
にセットした。ウェハ冷却温度−40℃、C3 F8 
流量50SCCM,H2 O添加量100ppm,ガス
圧2Pa(15mTorr)、RFパワー600Wの条
件で上記酸化シリコン層のエッチングを行った。
【0031】本実施例の効果は以上の5つの実施例とは
若干異なり、異方性加工が達成できる冷却温度の高温化
と言うよりは、むしろ対レジスト選択比の向上にある。 それは、酸化シリコン層のエッチングがイオン・アシス
ト反応にもとづいており、側壁保護の必要性が元来少な
いからである。このエッチング過程においても、約80
ppmのH2 Oが過飽和となり、氷がウェハ表面に凝
結する。ここで、被エッチング面である酸化シリコンの
表面ではイオン入射があること、およびエッチング種と
酸化シリコンとの反応熱によりウェハ温度が局部的に上
昇していること等の理由により、付着した氷は除去され
易い状態にある。これに対し、フォトレジスト・マスク
の表面では、反応熱が生成しないこと、およびプラズマ
中の水素とフォトレジスト材料との反応によってもH2
 Oが生成すること等の理由により、氷が付着し易い状
態となっている。したがって、対レジスト選択比が向上
するわけである。もちろん、パターン側壁部に付着した
氷は、炭素系ポリマーと共に側壁保護の役目を果たす。
【0032】以上、6種類のプロセス例について説明し
たが、本発明は何らこれらに限定されるものではなく、
エッチングに使用するガス,エッチング条件等は被エッ
チング材料や使用する装置に応じて適宜選択あるいは設
定すれば良い。たとえば、Oを構成元素として有するガ
スとしては、実施例1で述べたO2 の他、NO,NO
2 ,N2 O等を使用することができる。また、Hを
構成元素として有するガスとしては、実施例1で述べた
H2の他、HCl,HF,HBr等のハロゲン化水素、
CH4 ,C2 H4 ,CH3 OH等の低分子の有
機化合物、およびNH3 等を使用することができる。
【0033】
【発明の効果】以上の説明からも明らかなように、本発
明の第1の発明および第2の発明によれば、共にエッチ
ング系内にH2 Oを存在せしめることにより、水分量
と露点との関係により氷をウェハ上に凝結させ、これを
側壁保護に利用する。したがって、従来の低温エッチン
グよりもウェハ冷却温度を室温に近づけることができる
。 また、異なる種類の材料層からなる多層膜構造部も単一
の温度における異方性加工が可能となる他、対下地選択
比および対レジスト選択比も向上させることができる。 凝結した氷は加熱や真空引きにより容易に蒸発除去でき
、何らパーティクル汚染を招く虞れはない。しかも、本
発明はエッチング装置の種類を選ばず、あらゆる種類の
低温エッチング・プロセスに適用できる。したがって本
発明は、微細なデザイン・ルールにもとづく半導体装置
の信頼性、およびその製造における経済性,生産性を向
上させるに極めて有効である。
【図面の簡単な説明】
【図1】本発明のドライエッチング方法を実施するにあ
たり使用される有磁場マイクロ波プラズマ・エッチング
装置の使用例を示す概略断面図であり、(a)は低温エ
ッチング中の使用状態、(b)は低温エッチング後のプ
ラズマ処理における使用状態をそれぞれ示す。
【図2】図1に示される有磁場マイクロ波プラズマ・エ
ッチング装置においてウェハ載置電極の他の構成例を示
す概略断面図である。
【図3】図1に示される有磁場マイクロ波プラズマ・エ
ッチング装置においてウェハ載置電極のさらに他の構成
例を示す概略断面図である。
【符号の説明】

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  Oを構成元素として有するガスとHを
    構成元素として有するガスとを含む混合ガスを用い、被
    エッチング基体の温度を0℃以下に制御しながらエッチ
    ングを行うことを特徴とするドライエッチング方法。
  2. 【請求項2】  H2 Oを含むエッチング・ガスを用
    い、被エッチング基体の温度を0℃以下に制御しながら
    エッチングを行うことを特徴とするドライエッチング方
    法。
JP2416336A 1990-12-28 1990-12-28 ドライエッチング方法 Expired - Fee Related JP3013446B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2416336A JP3013446B2 (ja) 1990-12-28 1990-12-28 ドライエッチング方法
US07/816,383 US5194118A (en) 1990-12-28 1991-12-27 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2416336A JP3013446B2 (ja) 1990-12-28 1990-12-28 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH04233728A true JPH04233728A (ja) 1992-08-21
JP3013446B2 JP3013446B2 (ja) 2000-02-28

Family

ID=18524565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2416336A Expired - Fee Related JP3013446B2 (ja) 1990-12-28 1990-12-28 ドライエッチング方法

Country Status (2)

Country Link
US (1) US5194118A (ja)
JP (1) JP3013446B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425467B1 (ko) * 2001-09-29 2004-03-30 삼성전자주식회사 반도체소자를 위한 건식 식각방법
JP2008112854A (ja) * 2006-10-30 2008-05-15 Toshiba Corp 半導体装置の製造方法
JP2009218607A (ja) * 2001-11-30 2009-09-24 Tokyo Electron Ltd 処理装置及びガス放電抑制部材
JP2016122774A (ja) * 2014-12-25 2016-07-07 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP2017011255A (ja) * 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング処理方法及びプラズマ処理装置
JP2019179889A (ja) * 2018-03-30 2019-10-17 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0729175A1 (en) * 1995-02-24 1996-08-28 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
JP3351183B2 (ja) * 1995-06-19 2002-11-25 株式会社デンソー シリコン基板のドライエッチング方法及びトレンチ形成方法
US5693241A (en) * 1996-06-18 1997-12-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Atmospheric pressure method and apparatus for removal of organic matter with atomic and ionic oxygen
FR2789804B1 (fr) 1999-02-17 2002-08-23 France Telecom Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique
DE19910984C2 (de) * 1999-03-12 2001-05-10 Bosch Gmbh Robert Verfahren zur Herstellung von Polymerstrukturen auf einem Substrat mittels eines Ätzprozesses
JP3527901B2 (ja) * 2001-07-24 2004-05-17 株式会社日立製作所 プラズマエッチング方法
JP3921234B2 (ja) * 2002-02-28 2007-05-30 キヤノンアネルバ株式会社 表面処理装置及びその製造方法
JP2006161214A (ja) 2004-12-07 2006-06-22 Yamamoto Kogaku Co Ltd 頭被覆体およびゴーグル
US7524431B2 (en) 2004-12-09 2009-04-28 President And Fellows Of Harvard College Lift-off patterning processing employing energetically-stimulated local removal of solid-condensed-gas layers
US7435353B2 (en) * 2004-12-09 2008-10-14 President And Fellows Of Harvard College Patterning by energetically-stimulated local removal of solid-condensed-gas layers and solid state chemical reactions produced with such layers
US20060166416A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Addition of ballast hydrocarbon gas to doped polysilicon etch masked by resist
US7465680B2 (en) * 2005-09-07 2008-12-16 Applied Materials, Inc. Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
US7749400B2 (en) * 2005-12-16 2010-07-06 Jason Plumhoff Method for etching photolithographic substrates
KR20080038503A (ko) * 2006-10-30 2008-05-07 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
WO2022164760A1 (en) * 2021-01-29 2022-08-04 The Regents Of The University Of California Mask absorber layers for extreme ultraviolet lithography

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3773578A (en) * 1970-12-01 1973-11-20 Us Army Method of continuously etching a silicon substrate
US4028155A (en) * 1974-02-28 1977-06-07 Lfe Corporation Process and material for manufacturing thin film integrated circuits
US4207105A (en) * 1975-01-27 1980-06-10 Fuji Photo Film Co., Ltd. Plasma-etching image in exposed AgX emulsion
US4292384A (en) * 1977-09-30 1981-09-29 Horizons Research Incorporated Gaseous plasma developing and etching process employing low voltage DC generation
US4229247A (en) * 1978-12-26 1980-10-21 International Business Machines Corporation Glow discharge etching process for chromium
US4529860A (en) * 1982-08-02 1985-07-16 Motorola, Inc. Plasma etching of organic materials
JPS63128630A (ja) * 1986-11-19 1988-06-01 Hitachi Ltd 低温ドライエツチング装置
US4956043A (en) * 1987-05-25 1990-09-11 Hitachi, Ltd. Dry etching apparatus
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425467B1 (ko) * 2001-09-29 2004-03-30 삼성전자주식회사 반도체소자를 위한 건식 식각방법
JP2009218607A (ja) * 2001-11-30 2009-09-24 Tokyo Electron Ltd 処理装置及びガス放電抑制部材
US7622017B2 (en) 2001-11-30 2009-11-24 Tokyo Electron Limited Processing apparatus and gas discharge suppressing member
JP2008112854A (ja) * 2006-10-30 2008-05-15 Toshiba Corp 半導体装置の製造方法
JP2016122774A (ja) * 2014-12-25 2016-07-07 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP2017011255A (ja) * 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング処理方法及びプラズマ処理装置
JP2019179889A (ja) * 2018-03-30 2019-10-17 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US5194118A (en) 1993-03-16
JP3013446B2 (ja) 2000-02-28

Similar Documents

Publication Publication Date Title
JPH04233728A (ja) ドライエッチング方法
JP3259380B2 (ja) 半導体装置の製造方法
US6337277B1 (en) Clean chemistry low-k organic polymer etch
TWI479563B (zh) 基板處理方法
JP3220992B2 (ja) ドライエッチング方法
US7790047B2 (en) Method for removing masking materials with reduced low-k dielectric material damage
TW201017749A (en) Substrate processing method
US8101025B2 (en) Method for controlling corrosion of a substrate
KR100413894B1 (ko) 플라즈마에칭방법
JP3044824B2 (ja) ドライエッチング装置及びドライエッチング方法
JP2010050376A (ja) 基板処理方法
EP0555858B1 (en) Method of dry etching a polycide without using a CFC gas
US5211790A (en) Dry etching method by sulfur conditioning
US20030181056A1 (en) Method of etching a magnetic material film stack using a hard mask
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JPH10116822A (ja) ドライエッチング装置およびドライエッチング方法
JP3353462B2 (ja) ドライエッチング方法
JP3225559B2 (ja) ドライエッチング方法
JP3263852B2 (ja) プラズマ装置およびこれを用いたドライエッチング方法
JP3348504B2 (ja) ドライエッチング方法
JP3038984B2 (ja) ドライエッチング方法
JP3303375B2 (ja) ドライエッチング方法
JP3111640B2 (ja) ドライエッチング方法
JP3246145B2 (ja) ドライエッチング方法
JP2855898B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees