TWI479563B - 基板處理方法 - Google Patents

基板處理方法 Download PDF

Info

Publication number
TWI479563B
TWI479563B TW101129040A TW101129040A TWI479563B TW I479563 B TWI479563 B TW I479563B TW 101129040 A TW101129040 A TW 101129040A TW 101129040 A TW101129040 A TW 101129040A TW I479563 B TWI479563 B TW I479563B
Authority
TW
Taiwan
Prior art keywords
film
opening
gas
layer
intermediate layer
Prior art date
Application number
TW101129040A
Other languages
English (en)
Other versions
TW201246369A (en
Inventor
Masato Kushibiki
Eiichi Nishimura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201246369A publication Critical patent/TW201246369A/zh
Application granted granted Critical
Publication of TWI479563B publication Critical patent/TWI479563B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

基板處理方法
本發明係關於一種基板處理方法。具體而言，係關於一種處理基板的基板處理方法，該基板包括依序堆疊的至少一處理層、一中間層、及一遮罩層。
如同用於半導體元件的習知晶圓，有一晶圓包括一包含雜質的氧化物膜(例如四乙基正矽酸鹽(TEOS)膜，其係利用CVD製程或類似製程而形成)、一導電膜(例如TiN膜)、一防反射膜(BARC膜)、及一光阻膜，該些膜係利用CVD製程或類似製程(例如，參考專利文件1)以前述順序堆疊於矽基板之上。利用光學微影使光阻膜形成一預定圖案，以在蝕刻防反射膜及導電膜時做為遮罩。
近幾年來，當半導體元件持續微縮，在如前述的晶圓上形成更微細的電路圖案之需求也隨之增加。為了形成這樣的微細電路圖案，在製造該半導體元件時，需要微縮形成於光阻膜中的圖案之最小尺寸，以在用於蝕刻的薄膜中形成小尺寸的開口(介層窗或溝渠)。
專利文件1：日本專利申請公開號2006-190939。
形成於光阻膜中的圖案之最小尺寸係受限於光學微影所能實現的最小可能尺寸。然而，由於焦距或類似條件的變動，光學微影所能達成的最小可能尺寸有其限制。例如，光學微影所能達成的最小可能尺寸為80 nm；然而，為滿足半導體元件微縮的需求，需要約30 nm的製程尺寸。
因此，若依照習知的方式在待蝕刻的薄膜中形成開口，其尺寸無法滿足半導體元件微縮的需求。
本發明的至少一實施例之目的，係提出一種基板處理方法，藉由該基板處理方法可在待蝕刻的薄膜中形成開口，其尺寸滿足半導體元件微縮的需求。
根據一發明態樣，本發明提出一種處理基板的基板處理方法，該基板包括依序堆疊的至少一處理層、一中間層、及一遮罩層。遮罩層包括開口，用來使中間層的其中一部分外露。該基板處理方法包括一材料沉積步驟，沉積材料於開口的側面，且利用沉積氣體所產生的電漿蝕刻中間層的外露部分，以使處理層的其中一部分外露；以及一蝕刻步驟，蝕刻處理層的外露部分。
根據另一發明態樣，提出一種處理基板的基板處理方法，該基板包括依序堆疊的至少一基底層、一處理層、一第一中間層、及一第一遮罩層，第一遮罩層包括第一開口，用來使第一中間層的其中一部分外露。該基板處理方法包括：一第一材料沉積步驟，沉積材料於第一開口的側面，且利用沉積氣體所產生的電漿蝕刻第一中間層的外露部分，以使處理層的其中一部分外露；一第一蝕刻步驟，藉由蝕刻處理層的外露部分以形成第二開口，用來使基底層的其中一部分外露；一灰化步驟，將堆疊在處理層上的第一中間層及第一遮罩層灰化；一層堆疊步驟，依序堆疊第二中間層及第二遮罩層，第二遮罩層具有第三開口，用來使不在第二開口上的第二中間層之其中一部分外露；一第二材料沉積步驟，沉積材料於第三開口的側面，且利用另一沉積氣體產生的另一電漿蝕刻外露的第二中間層，以使處理層的另一部分外露；以及一第二蝕刻步驟，蝕刻處理層的另一外露部分。
根據另一發明態樣，提出一種處理基板的基板處理方法，該基板包括依序堆疊的至少一處理層、一中間層、及一遮罩層，遮罩層包括開口，用來使中間層的其中一部分外露。該基板處理方法包括：一中間層非等向性蝕刻步驟，在厚度方向上對中間層的外露部分實施非等向性蝕刻，以使處理層外露；一中間層等向性蝕刻步驟，對於非等向性蝕刻所暴露出之中間層的側面實施等向 性蝕刻，以縮小中間層的寬度；一遮罩層移除步驟，移除遮罩層；一覆蓋層形成步驟，形成覆蓋層，用來覆蓋處理層的外露部分及寬度縮小的中間層；一覆蓋層移除步驟，移除一預定量的覆蓋層，以僅僅使寬度縮小的中間層外露；一中間層移除步驟，僅選擇性地移除外露的中間層，以部分地使處理層外露；以及一處理層蝕刻步驟，在厚度方向上對外露的處理層實施非等向性蝕刻。當中間層等向性蝕刻步驟開始時，在中間層之上留下一預定厚度的遮罩層。
根據另一發明態樣，提出一種處理基板的基板處理方法，該基板包括依序堆疊的至少一處理層、一第一中間層、一第二中間層、一第三中間層、及一遮罩層，遮罩層包括開口，用來使第三中間層的其中一部分外露。該基板處理方法包括：一材料沉積步驟，沉積材料於開口的側面，且利用沉積氣體所產生的電漿蝕刻第三中間層的外露部分，以使第二中間層的其中一部分外露；一中間層非等向性蝕刻步驟，經由遮罩層的開口，在厚度方向上對第二中間層的外露部分及第一中間層實施非等向性蝕刻，以使處理層外露；一中間層等向性蝕刻步驟，對於非等向性蝕刻所暴露出之第二中間層的側面實施等向性蝕刻，以縮小第二中間層的寬度；一第三中間層移除步驟，移除遮罩層及第三中間層；一覆蓋層形成步驟，形成覆蓋層，用來覆蓋外露的處理層、第一中間層、及寬度縮小的第二中間層；一覆蓋層移除步驟，移除一預定量的覆蓋層，以僅僅使寬度縮小的第二中間層外露；一第二中間層移除步驟，僅選擇性地移除外露的第二中間層，以部分地使第一中間層外露；一第一中間層蝕刻步驟，在厚度方向上對外露的第一中間層實施非等向性蝕刻，以使處理層外露；一覆蓋層完全移除步驟，完全地移除覆蓋層，以使被覆蓋層所覆蓋的處理層外露；以及一處理層蝕刻步驟，在厚度方向對於在第一中間層蝕刻步驟及覆蓋層移除步驟中所暴露出之處理層實施非等向性蝕刻。當中間層等向性蝕刻步驟開始時，在第二中間層之上至少留下一預定 厚度的第三中間層。
根據另一發明態樣，提出一種處理基板的基板處理方法，該基板包括依序堆疊的至少一處理層、一第一中間層、一第二中間層、一第三中間層、及一遮罩層，遮罩層包括開口，用來使第三中間層的其中一部分外露。該基板處理方法包括：一第一覆蓋層形成步驟，形成第一覆蓋層，以等向性的方式覆蓋遮罩層及第三中間層的外露部分；一第一覆蓋層蝕刻步驟，在厚度方向上對第一覆蓋層實施非等向性蝕刻以再次使第三中間層外露，且在開口的側面上留下第一覆蓋層；一中間層非等向性蝕刻步驟，經由遮罩層的開口，在厚度方向上對外露的第三中間層、第二中間層、及第一中間層實施非等向性蝕刻，以使處理層外露並且移除遮罩層；一中間層等向性蝕刻步驟，對於非等向性蝕刻所暴露出之第二中間層的表面實施等向性蝕刻，以縮小第二中間層的寬度；一第三中間層移除步驟，移除第三中間層；一第二覆蓋層形成步驟，形成第二覆蓋層，以覆蓋外露的處理層、第一中間層、及寬度縮小的第二中間層；一第二覆蓋層移除步驟，移除一預定量的第二覆蓋層，以僅僅使寬度縮小的第二中間層外露；一第二中間層移除步驟，僅選擇性地移除外露的第二中間層，以部分地使第一中間層外露；一第一中間層蝕刻步驟，在厚度方向上對外露的第一中間層實施非等向性蝕刻，以使處理層外露；一第二覆蓋層完全移除步驟，完全地移除第二覆蓋層，以使被第二覆蓋層所覆蓋的處理層外露；以及一處理層蝕刻步驟，在厚度方向對於在第一中間層蝕刻步驟及第二覆蓋層完全移除步驟中所暴露出之處理層實施非等向性蝕刻。當中間層等向性蝕刻步驟開始時，在第二中間層上至少留下一預定厚度的第三中間層。
根據至少一實施例，利用由沉積氣體所產生的電漿蝕刻外露的中間層，因而使處理層的其中一部分外露，並且使材料沉積於遮罩層的開口之側面上。接著蝕刻外露的處理層。當材料沉積於開口的側面上，遮罩層的開口之寬度變窄。因此可以在處理層中 形成寬度狹小的開口。例如，藉由在遮罩層的開口之側面上沉積材料以使得開口具有30 nm的寬度，可以在處理層中形成寬度為30 nm的開口。因此，可以在待蝕刻的膜中形成尺寸滿足半導體元件微縮需求的開口。
根據至少一實施例，利用由沉積氣體所產生的電漿蝕刻外露的第一中間層，因而使處理層的其中一部分外露，並且使材料沉積於第一遮罩層的第一開口之側面上。然後蝕刻具有外露部分的處理層，因而形成第二開口。使堆疊在處理層上的第一中間層及第一遮罩層進行灰化。接著將第二中間層及第二遮罩層依序堆疊在基板上，其中第二遮罩層具有第三開口，以使第二中間層的其中一部分外露，且第三開口並非形成在第二開口之上。利用由沉積氣體所產生的電漿蝕刻外露的第二中間層，因而使處理層的另一部分外露。此時，材料沉積於第二遮罩層中的第三開口之側面上。接著蝕刻具有外露部分的處理層。因此，除了蝕刻處理層中的外露部分所形成的第二開口之外，也形成了尺寸可滿足半導體元件微縮需求的開口，除了本發明的內容中所描述的效果之外。所以可以在間距較窄的處理層中形成開口。
根據至少一實施例，對於非等向性蝕刻所暴露出的中間層之側面實施等向性蝕刻，因此縮小中間層的寬度。藉由移除一預定量的覆蓋層(其覆蓋著處理層及寬度縮小的中間層)，使得只有寬度縮小的中間層外露。此外，藉由選擇性地移除寬度縮小的中間層，可以在覆蓋層中形成寬度狹小的開口，其部分地使處理層外露。然後經由該開口對處理層實施非等向性蝕刻。因此，可以在處理層中形成寬度狹小的開口，所以可以在待蝕刻的膜中形成尺寸滿足半導體元件微縮需求的開口。
根據至少一實施例，經由遮罩膜的開口對第一中間層實施非等向性蝕刻，該遮罩膜的開口之寬度係以沉積在側面上的材料使之縮小。因此在第一中間層中形成寬度狹小的第一開口。此外，對第二中間層的側面(其係藉由非等向性蝕刻而外露)實施非等 向性蝕刻，因而使第二中間層的寬度縮小。藉由移除一預定量的覆蓋層(其覆蓋著處理層、第一中間層、及寬度縮小的第二中間層)，使得只有寬度縮小的第二中間層外露。藉由選擇性地移除寬度縮小的第二中間層，在覆蓋層中形成寬度狹小的開口，以部分地使第一中間層外露。然後，經由覆蓋層的開口，對第一中間層實施非等向性蝕刻，因此在第一中間層中形成寬度狹小的第二開口。接著，經由第一及第二開口對處理層實施非等向性蝕刻。因此，可以在處理層中形成寬度狹小的開口，所以可以在待蝕刻的膜中形成尺寸滿足半導體元件微縮需求的開口。
根據至少一實施例，經由遮罩層之開口對第一中間層實施非等向性蝕刻，該遮罩層的開口之寬度係以留在側面上的第一覆蓋層使之縮小，因此在第一中間層中形成寬度縮小的第一開口。此外，對第二中間層的側面(其係藉由非等向性蝕刻而外露)實施等向性蝕刻，因而使第二中間層的寬度縮小。藉由移除一預定量的第二覆蓋層(其覆蓋著處理層、第一中間層、及寬度縮小的第二中間層)，使得只有寬度縮小的第二中間層外露。藉由選擇性地移除寬度縮小的第二中間層，在第二覆蓋層中形成寬度狹小的開口，以部分地使第一中間層外露。經由第二覆蓋層的開口，對第一中間層實施非等向性蝕刻，因此在第一中間層中形成寬度狹小的第二開口。接著，經由第一及第二開口對處理層實施非等向性蝕刻。因此，可以在處理層中形成寬度狹小的開口，所以可以在待蝕刻的膜中形成尺寸滿足半導體元件微縮需求的開口。
在此將提出本發明的實施例之敘述及其相關圖式。
首先描述一種基板處理系統，用來實施本發明的第一實施例之基板處理方法。該基板處理系統包括複數製程模組，其利用電漿對做為基板的半導體晶圓W(此後簡稱為「晶圓W」)實施蝕刻處理或灰化處理。
圖1係一俯視圖，顯示用來實施此實施例中的基板處理方法之基板處理系統的概要結構。
在圖1中，基板處理系統10包括六邊形的傳送模組11；兩個製程模組12及13，連接到傳送模組11的其中一側；兩個製程模組14及15，連接到傳送模組11的另一側，以個別地相對於兩個製程模組12及13；製程模組16，鄰近於製程模組13，並且連接到傳送模組11；製程模組17，鄰近於製程模組15，並且連接到傳送模組11；負載模組18，做為矩形的傳輸室；以及兩個負載室模組19及20，位於傳送模組11與負載模組18之間。
在傳送模組11中具有傳輸臂21，其能夠彎曲、伸長及旋轉。傳輸臂21在製程模組12~17及負載室模組19、20之間傳送晶圓W。
製程模組12包括一腔室以支托晶圓W。在腔室中引入混合氣體做為製程氣體，該混合氣體為基於碳及氟的(CF-based)沉積氣體(例如CHF3 氣體)及基於鹵素的(halogen-based)氣體(例如HBr氣體)。藉由在腔室中產生的電場，可利用引入的製程氣體產生電漿。利用該電漿蝕刻晶圓W。
圖2係一橫剖面圖，其係沿著圖1中的線II-II而獲得。
在圖2中，製程模組12包括腔室22；用於晶圓W的載置台23，其設置於腔室22之中；噴淋頭24，設置於腔室22的上側，且面向載置台23；渦輪分子泵(TMP)25，其排出腔室22之中的氣體或類似物；以及適應性壓力控制(APC，Adaptive Pressure Control)閥26，其設置於腔室22與TMP 25之間，用來當做可變蝶形閥，以控制腔室22中的壓力。
高頻功率源27經由匹配器28連接到載置台23。高頻功率源27供應高頻功率到載置台23。因此，載置台23如同下電極般運作。此外，匹配器28藉由減少載置台23所反射的高頻功率，將供應到載置台23的高頻功率之效能予以最大化。高頻功率源27所供應的高頻功率藉由載置台23施加於製程空間S。
噴淋頭24由盤狀的下側氣體供應體29及盤狀的上側氣體供應體30組成。上側氣體供應體30係重疊於下側氣體供應體29之上。此外，下側氣體供應體29及上側氣體供應體30分別具有第一緩衝室31及第二緩衝室32。第一緩衝室31及第二緩衝室32係分別經由氣體出口33及34與腔室22相通。
第一緩衝室31係連接到CHF3 氣體供應系統(未顯示)。CHF3 氣體供應系統將CHF3 氣體供應到第一緩衝室31。CHF3 氣體供應系統所供應的CHF3 氣體係經由氣體出口33供應到腔室22之中。第二緩衝室32係連接到HBr氣體供應系統(未顯示)。HBr氣體供應系統將HBr氣體供應到第二緩衝室32。HBr氣體供應系統所供應的HBr氣體係經由氣體出口34供應到腔室22之中。
高頻功率源35經由匹配器36連接到噴淋頭24。高頻功率源35供應高頻功率到噴淋頭24。因此，噴淋頭24如同上電極般運作。匹配器36的運作類似於匹配器28的運作。高頻功率源35所供應的高頻功率藉由噴淋頭24施加於製程空間S。
如上所述，在製程模組12的腔室22中，高頻功率係藉由載置台23及噴淋頭24施加於製程空間S中。來自噴淋頭24的製程氣體進入製程空間S之後，高密度電漿形成以產生離子及自由基。利用產生的離子及自由基蝕刻晶圓W。
具有電子顯微鏡的終點偵測器(未顯示)設置於噴淋頭24中，終點偵測器由上方觀察支托於載置台23上的晶圓W，以在晶圓W進行蝕刻時偵測其蝕刻終點。
圖1中的製程模組13包括一腔室，以容納在製程模組12中經歷過蝕刻的晶圓W。將Cl2 氣體和N2 氣體的混合氣體引入腔室以做為製程氣體。藉由在腔室中產生電場，由引入的製程氣體產生電漿。利用此電漿蝕刻晶圓W。製程模組13具有類似於製程模組12的構造，但包括Cl2 氣體供應系統和N2 氣體供應系統(兩者均未顯示)，以取代CHF3 氣體供應系統和HBr氣體供應系統。
製程模組14包括一腔室，以容納在製程模組13中經歷過蝕 刻的晶圓W。將O2 氣體引入腔室以做為製程氣體。藉由在腔室中產生電場，由引入的製程氣體產生電漿。利用產生的電漿對晶圓W進行灰化處理。製程模組14也具有類似於製程模組12的構造，但其包括的噴淋頭僅由一盤狀的氣體供應體(其係連接到緩衝室的O2 氣體供應系統)所組成，以取代由一盤狀的下側氣體供應體29及盤狀的上側氣體供應體30所組成的噴淋頭24。
傳送模組11及製程模組12~17的內部壓力係維持於減壓下。傳送模組係經由真空閘閥12a~17a分別與每一個製程模組12~17連接。
在基板處理系統10中，負載模組18的內部壓力係維持於大氣壓力下，然而傳送模組11的內部壓力係維持於真空。因此，負載室模組19及20每一者分別包括連接到傳送模組11的真空閘閥19a及20a，以及連接到負載模組18的大氣門閥19b及20b。因此，負載室模組19及20係做為備用真空室，其內部壓力可以被控制。此外，負載室模組19及20分別具有晶圓載置台19c及20c，用來暫時承載在負載模組18與傳送模組11之間傳送的晶圓W。
除了負載室模組19及20之外，有三個前開口式通用容器(Front Opening Unified Pod，FOUP)載置台38以及一個對準器(orienter)39連接到負載模組18。其中，用來當做容器的FOUP 37設置在FOUP載置台38上，以容納25片晶圓W；對準器39係預先對準由FOUP 37所傳送出的晶圓W之位置。
負載室模組19和20係縱向地連接到負載模組18的側壁，且係配置於三個FOUP載置台38的對側，負載模組18係位於FOUP載置台38與負載室模組19和20之間。
負載模組18包括標量型雙傳輸臂40及三個負載口41。其中傳輸臂40用來傳輸晶圓W；負載口41係配置於負載模組18的側壁上，且對應於每一個FOUP載置台38，以做為插入晶圓W的狹縫。傳輸臂40經由負載口41從放置在FOUP載置台38上的FOUP 37取出晶圓W，並且將晶圓W傳送至負載室模組19、20或對準 器39。
基板處理系統10包括操作控制板42，其設置於負載模組18的縱向側之其中一端。操作控制板42具有一顯示器，顯示器例如由液晶顯示器(LCD)所組成，用來顯示基板處理系統10中的每一構件(component)之操作狀態。
圖3A係一橫剖面圖，顯示一半導體晶圓的概要結構，該半導體晶圓係於圖1所示的基板處理系統中進行電漿處理。
在圖3A中，晶圓W包括形成於矽基板(未顯示)上的TEOS(四乙基正矽酸鹽)膜51(基底層)、形成於TEOS膜51上的TiN膜52、形成於TiN膜52上的防反射膜(BARC膜)53(中間層、第一中間層)、以及形成於防反射膜53上的光阻膜54(遮罩層、第一遮罩層)。
矽基板係一盤狀的薄板、並且由矽所組成。對矽基板實施CVD處理或類似處理，因此在矽基板的表面上形成TEOS膜51。TEOS膜51係含有雜質的氧化物膜，用來當做絕緣膜。對TEOS膜51實施CVD處理、PVD處理、或類似處理，以在TEOS膜51的表面上形成TiN膜52。TiN膜52係當做導電膜。防反射膜53係由包含色素的高分子樹脂所組成，色素吸收特定波長的光，例如放射到光阻膜54的ArF準分子雷射光。防反射膜53防止穿過光阻膜54的ArF準分子雷射光被TiN膜52反射並且再到達光阻膜54。光阻膜54係由正型感光樹脂所組成，當以ArF準分子雷射光照射時，正型感光樹脂將變成可溶於鹼的。
利用應用處理或類似處理在晶圓W上形成防反射膜53之後，藉由旋轉塗佈機(未顯示)形成光阻膜54。此外，利用步進機(stepper，未顯示)將符合一預定圖案的反轉圖案之ArF準分子雷射光照射於光阻膜54，使得光阻膜54中受到ArF準分子雷射光照射的部分變成可溶於鹼的。接著，在光阻膜54上放置強鹼性的顯影液，以將光阻膜54中已經變成可溶於鹼的部分移除。所以可將光阻膜54中符合該預定圖案的反轉圖案之部分加以移除。 因此，可在晶圓W上留下具有該預定圖案的光阻膜54，例如具有開口55(第一開口)的光阻膜，其中開口55係位於用來形成介層窗的位置。
為了滿足半導體元件微縮的需求，需要在待蝕刻的薄膜中形成寬度狹小的開口(介層窗或溝渠)，具體言之，其寬度(臨界尺寸，CD)係約30 nm。然而，利用光學微影所能達成的最小可能尺寸為80 nm，因此，在蝕刻晶圓W時，不可能在待蝕刻的薄膜中形成寬度約30 nm的開口。
為了尋求一個具有所需寬度的開口之形成方法，本案發明人經由各種不同的實驗發現，利用由CHF3 氣體(其做為基於碳及氟的沉積氣體)所產生的電漿蝕刻外露的防反射膜53，以使TiN膜52的其中一部分外露，然後使開口55暴露於產生的電漿，在開口55的側面上沉積一材料，其使得開口55的寬度縮小。
此外，本案發明人根據前述的發現而認為，當開口55暴露於產生的電漿愈久時，開口55的寬度會變得愈小。藉由將開口55暴露於電漿的時間長短做為一參數，並且量測開口55的寬度，本案發明人發現當開口55暴露於電漿愈久時，開口55的寬度以一預定的速率變得愈小，且開口的寬度變得像30 nm一樣窄。因此本案發明人發現，在蝕刻防反射膜53之後，藉著控制開口55暴露於電漿的時間長短，可控制開口55的寬度到30 nm。
接著，對於此實施例的基板處理方法加以描述。
圖3A~3G係流程圖，顯示利用圖1的基板處理系統加以實施的基板處理方法。
首先，將TEOS膜51、做為處理層的TiN膜52、防反射膜53及光阻膜54依序堆疊於矽基板之上，矽基板相當於晶圓W，其中，使防反射膜53的其中一部分外露之開口55係形成於光阻膜54之中(圖3A)。將晶圓W傳送到製程模組12的腔室22之中，且放置於載置台23上。
接著，利用APC閥或其類似物，將腔室22的內部壓力調整 為2.6 Pa(20 mTorr)。由噴淋頭24的下側氣體供應體29，將CHF3 氣體以100~300 sccm(較佳為200 sccm)的流量供應到腔室22之中。同時，由上側氣體供應體30將HBr氣體以小於300 sccm(較佳為100 sccm)的流量供應到腔室22之中。供應100 W的高頻功率到載置台23，並且供應600 W的高頻功率到噴淋頭24。此時，施加於製程空間S的高頻功率使CHF3 氣體及HBr氣體變成電漿，因而產生離子及自由基。這些離子及自由基撞擊防反射膜53中未被光阻膜54覆蓋的部分且與其反應，並且蝕刻此未覆蓋部分(圖3B)。蝕刻防反射膜53，直到TiN膜52外露出來。此時，設置於噴淋頭24中的終點偵測器偵測防反射膜53的未覆蓋部分之蝕刻終點。在偵測到終點後，繼續將光阻膜54的開口暴露於電漿中。此時，因為CHF3 氣體係一沉積氣體，材料56沉積於開口55的側面上，使得開口55的寬度縮小(圖3C)(材料沉積步驟、第一材料沉積步驟)。因為100 W的高頻功率被供應到載置台23，離子或其類似物藉由噴濺被吸引到晶圓W，因此材料不會沉積在光阻膜54的表面或開口55的底部。
如上所述，當開口55暴露於電漿愈久時，開口55的寬度以預定的速率變得愈窄。因此，藉由控制開口55暴露於電漿的時間，可以控制開口55的寬度。在此製程中，用來使開口寬度成為30 nm之預定時間的資料，係儲存在基板處理系統10的記憶媒體(未顯示)中。基板處理系統10的電腦(未顯示)從記憶媒體中讀出該預定時間的資料。開口55暴露於產生的電漿中之時間，為基板處理系統10的電腦所控制之該預定時間。
利用CHF3 氣體產生的電漿進行之蝕刻，在開口55的側面上產生粗糙不平。然而，利用HBr氣體產生的電漿進行之蝕刻使光阻膜54平滑，以防止在開口55的側面上產生粗糙不平。
其次，從製程模組12的腔室22移出晶圓W，並且經由傳送模組11傳輸到製程模組13的腔室之中。同時將晶圓W放置在載置台上。
然後，利用APC閥或其類似物，將腔室的內部壓力調整為5.3 Pa(40 mTorr)。由噴淋頭的下側氣體供應體，將Cl2 氣體以100 sccm的流量供應到腔室之中，並且由上側氣體供應體將N2 氣體以50 sccm的流量供應到腔室之中。然後，供應150 W的高頻功率到載置台，並且供應300 W的高頻功率到噴淋頭。此時，施加於製程空間S的高頻功率使Cl2 氣體及N2 氣體變成電漿，因此產生離子及自由基。這些離子及自由基撞擊TiN膜52中未被光阻膜54覆蓋的部分以及沉積於光阻膜54中的開口55之側面上的材料56，且與其反應(圖3D)(蝕刻步驟、第一蝕刻步驟)。蝕刻此部分的TiN膜52，直到TEOS膜51外露出來。因此在用來當做處理層的TiN膜52中形成寬度為30 nm的開口(第二開口)(圖3E)。
隨後，從製程模組13的腔室移出晶圓W，並且經由傳送模組11傳輸到製程模組14的腔室之中。同時將晶圓W放置在載置台上。
然後，利用APC閥或其類似物，將腔室的內部壓力調整為1.3×10 Pa(100 mTorr)。由噴淋頭的氣體供應體，以400 sccm的流量供應O2 氣體。供應30 W的高頻功率到載置台，並且供應600 W的高頻功率到噴淋頭。此時，O2 氣體變成電漿，因而產生離子及自由基。利用這些離子及自由基，對於堆疊在TiN膜52上的防反射膜53及光阻膜54、以及沉積於光阻膜54的開口之側面上的材料56實施灰化處理(圖3F)(灰化步驟)。隨後，防反射膜53、光阻膜54、以及沉積於光阻膜54的開口55之側面上的材料被移除(圖3G)。
然後，從製程模組14的腔室移出晶圓W，並且結束此製程。
根據本實施例的基板處理方法，利用由CHF3 氣體產生的電漿，蝕刻防反射膜53中未被光阻膜54覆蓋的部分，因而使一部分的TiN膜52外露。接著，使材料56沉積於光阻膜54的開口55之側面上，然後蝕刻外露的TiN膜52。當材料56沉積於光阻膜54的開口55之側面上，開口55的寬度變小。因此可以在用來當 做處理層的TiN膜52中形成寬度狹小的開口。例如，藉由將材料56沉積在光阻膜54的開口55之側面上以控制開口55的寬度為30 nm，可以在用來當做處理層的TiN膜52中形成具有30 nm寬度的開口。因此，可以在用來當做處理層的TiN膜52中形成尺寸滿足半導體元件微縮需求的開口。
此外，根據本實施例的基板處理方法，偵測防反射膜53的蝕刻終點。由於暴露於CHF3 氣體產生的電漿，在防反射膜53的蝕刻之後，材料56開始沉積於開口55的側面上。因此可以偵測材料56的沉積之起始點，使得開口55的寬度可以精確地加以控制。
根據本實施例的基板處理方法，在蝕刻防反射膜53時，由CHF3 氣體所產生的電漿中之離子和自由基與光阻膜54中的開口55之側面碰撞且與其反應，造成開口55的側面之粗糙不平。然而，HBr產生的電漿使光阻膜54平滑，以使得開口55的側面之粗糙不平變得平滑。所以在利用光阻膜54做為遮罩以蝕刻TiN膜52之前，可以使產生在開口55的側面上之粗糙不平變得平滑。因此，可防止爪痕(striation)形成於蝕刻TiN膜52時形成的開口55之側面上。
應用本實施例的基板處理方法之晶圓W具有TiN膜52，用來當做處理層；然而，處理層並非受限於此。不會被CHF3 氣體及HBr氣體產生的電漿所蝕刻之薄膜皆可使用，例如SiO2 膜以及SiON膜。
雖然在本實施例的基板處理方法中係使用CHF3 氣體當做基於碳及氟的沉積氣體，但可使用任何可以蝕刻防反射膜53之基於碳及氟的沉積氣體，例如CH2 F2 氣體、CHF3 氣體、C5 F8 氣體、及C4 F6 氣體。
在本實施例的基板處理方法中，在偵測到防反射膜53的蝕刻終點後，開口55暴露於電漿中一預定時間(其係事先儲存於記憶媒體中)，以使得開口55具有30 nm的寬度。也可以將CD量測模組設置在製程模組12之中，以當開口55暴露於電漿時，即時 地利用光學數位輪廓(ODP)技術監控開口55的寬度(CD值)。因此，可以更精確地將開口55的寬度調整為30 nm。
此實施例的基板處理方法之另一例子描述如下。
圖4A~4G的流程圖，係顯示利用圖1的基板處理系統加以實施的基板處理方法的另一例子。
防反射膜61(第二中間層)及光阻膜62(第二遮罩層)係依序堆疊(層堆疊步驟)於經歷過圖3的基板處理方法之晶圓W上。光阻膜62具有使防反射膜61其中一部分外露的開口63(第三開口)，開口63並未形成於TiN膜52中的開口之上。因此完成晶圓W的製備(圖4A)。將晶圓W傳輸到製程模組12的腔室22之中，並且放置在載置台上。
類似於圖3的處理，在製程模組12中蝕刻防反射膜61中未被光阻膜62覆蓋的部分(圖4B)。此時，材料64沉積於開口63的側面上，使得開口63的寬度(CD值)變小(圖4C)(第二材料沉積步驟)，其類似於圖3的處理。
將晶圓W從製程模組12的腔室22移出，並且經由傳送模組11傳輸到製程模組13的腔室之中。同時將晶圓W放置在載置台上。
類似於圖3的處理，蝕刻TiN膜52中未被光阻膜62覆蓋的部分以及沉積於光阻膜62中的開口63之側面上的材料56(圖4D)(第二蝕刻步驟)。蝕刻TiN膜52的該部分，直到TEOS膜51外露出來。因此，在用來當做處理層的TiN 52膜中，額外地形成寬度為30 nm的開口。所以，除了利用圖3的基板處理方法所形成的開口之外，也在TiN膜52中形成這些開口。這些具有較窄間距(pitch)的開口係形成於TiN膜之中(圖4E)。
將晶圓W從製程模組13的腔室移出，並且經由傳送模組11傳輸到製程模組14的腔室之中。同時將晶圓W放置在載置台上。
類似於圖3的處理，對於堆疊在晶圓W上的防反射膜61及光阻膜62、以及沉積於光阻膜62的開口63之側面上的材料64 進行灰化處理(圖4F)。防反射膜61、光阻膜62、以及沉積於光阻膜62的開口63之側面上的材料64因而被移除(圖4G)。
將晶圓W從製程模組14的腔室移出，此處理結束。
根據本例子，利用由CHF3 氣體產生的電漿，蝕刻防反射膜61中未被光阻膜62遮蓋、且並非在產生於TiN膜52的開口之上的部分，因而使一部分的TiN膜52外露。接著，使材料64沉積於光阻膜62的開口63之側面上，並且蝕刻外露的TiN膜52。當材料64沉積於光阻膜62的開口63之側面上，開口63的寬度變小。因此，除了利用圖3的基板處理方法所形成的開口之外，可以在用來當做處理層的TiN膜52中形成寬度狹小的開口，並且可以縮小開口之間的間距。例如，藉由將材料64沉積在光阻膜62的開口63之側面上以使得開口63的寬度為30 nm，可以在用來當做處理層的TiN膜52中額外地形成寬度為30 nm的開口。因此，可以在TiN膜52中形成尺寸可滿足半導體元件微縮需求的開口，其使得開口之間的間距變窄。
本發明的第二實施例之基板處理方法描述如下。
圖6A~6I的流程圖，係顯示本實施例的基板處理方法。本實施例的基板處理方法係利用一基板處理系統加以實施，該基板處理系統的結構係類似於圖1的基板處理系統。在本實施例的基板處理方法中，將矽基板65(處理層)、厚度為例如100 nm的熱氧化矽膜66(中間層)、防反射膜(BARC膜)67、及由KrF形成的光阻膜68(遮罩膜)依序堆疊當做晶圓W。在矽基板65中形成寬度約為30 nm的開口(孔或溝渠)。在晶圓W中，光阻膜68係形成預定的圖案，以使防反射膜67部分外露。光阻膜68的寬度(圖式中水平方向的長度)例如為130 nm。
在圖6中，首先製備晶圓W(圖6A)。利用製程氣體(例如包括CH2 F2 氣體、CHF3 氣體、CH3 F氣體、CF4 氣體、N2 氣體、或O2 氣體至少其中之一的混合氣體)在製程模組中產生電漿，以實施電漿蝕刻處理。利用電漿中的離子及自由基蝕刻未被光阻膜 68所覆蓋的防反射膜67及熱氧化矽膜66(中間層非等向性蝕刻步驟)。此時，因為對放置晶圓W的載置台施加偏壓，離子及其類似物被吸引到晶圓W。防反射膜67及熱氧化矽膜66的蝕刻在其厚度方向(在圖式中的垂直方向)上持續進行，其係非等向性蝕刻。因此，矽基板65係部分外露的，且防反射膜67及熱氧化矽膜66的側面係外露的(圖6B)。此時，雖然光阻膜68也稍微地被蝕刻，但施加非等向性蝕刻的時間長短係受控制的，以至少留下一預定厚度的光阻膜68。
在執行化學氧化物移除(COR，Chemical Oxide Removal)處理的製程模組中，對晶圓W實施COR處理(中間層等向性蝕刻步驟)。COR處理係利用氧化矽及製程氣體(氟化氫或氨)之間的化學反應產生一產物、並且使該產物蒸發或昇華的一種處理。具體而言，COR處理可以利用下列化學反應式表示。
SiO2 +4HF → SiF4 +2H2 O↑
SiF4 +2NH3 +2HF → (NH4 )2 SiF6
(NH4 )2 SiF6 → SiF4 ↑+2NH3 ↑+2HF↑
COR處理係使用化學反應的一種處理。當化學反應以等向性的方式進行時，熱氧化矽膜66必定以等向性的方式被蝕刻。然而，如上所述，因為預定厚度的光阻膜68被留下，覆蓋著熱氧化矽膜66的光阻膜68可防止熱氧化膜66在厚度方向上被蝕刻。因此，因為只有熱氧化矽膜66的側面被蝕刻，所以只有熱氧化矽膜66的寬度可以確定被減少(圖6C)。此時，藉由控制實施COR處理的時間長短，可形成寬度例如為30 nm的熱氧化矽膜66。
在執行灰化處理的製程模組中，係使用製程氣體(例如O2 氣體)以產生電漿。利用電漿中的離子及自由基移除光阻膜68及防反射膜67，以使寬度較窄的熱氧化矽膜66外露(遮罩層移除步驟)(圖6D)。
在塗佈模組(例如旋轉塗佈機)中，形成一有機基質膜69(例如SiLK(註冊商標)膜、由聚醯亞胺組成的膜)以覆蓋矽基板65 及具有較窄寬度的熱氧化矽膜66(圖6E)(覆蓋層形成步驟)。此外，在執行灰化處理的製程模組中，使用製程氣體(例如O2 氣體、Ar氣體、及N2 氣體的混合氣體)產生電漿，用來移除有機基質膜69(覆蓋層移除步驟)。此時，藉由控制實施灰化處理的時間長短，一預定量之有機基質膜69被移除，以致外露出的只有具有窄化寬度的熱氧化矽膜66(圖6F)。
接著，在執行COR處理的製程模組中，對晶圓實施COR處理(中間層移除步驟)。此時，因為只有熱氧化矽膜66與氟化氫及氨起化學反應，所以只有熱氧化矽膜66被選擇性地移除。因此，在有機基質膜69中形成部分使矽基板65外露的開口70(圖6G)。開口70的寬度與熱氧化矽膜66的寬度相同，例如為30 nm。
其次，使用製程氣體(例如Cl2 氣體及N2 氣體的混合氣體、或HBr氣體及N2 氣體的混合氣體)產生電漿。電漿中的離子及自由基穿過開口70而蝕刻矽基板65(處理層蝕刻步驟)。此時，因為對放置晶圓W的載置台施加偏壓，離子及其類似物被吸引到晶圓W。因此矽基板65的蝕刻在其厚度方向上持續進行，其係非等向性蝕刻。所以在矽基板65中形成寬度狹小的開口71(圖6H)。
然後，在製程模組中利用製程氣體(例如O2 氣體)產生電漿以實施灰化處理，電漿中的離子及自由基將有機基質膜69予以移除(圖6I)。在此步驟之後，此製程結束。
根據本實施例的基板處理方法，藉由電漿的非等向性蝕刻使熱氧化矽膜66的側面外露，並且對其實施COR處理。因而使熱氧化矽膜66的寬度縮小。將覆蓋於矽基板65及具有窄化寬度的熱氧化矽膜66之上的有機基質膜69之一預定量加以移除，使得外露出的只有具有窄化寬度的熱氧化矽膜66。此外，選擇性地移除具有窄化寬度的熱氧化矽膜66，因此在有機基質膜69中形成寬度狹小、且使矽基板65部分外露的開口。經由開口70對矽基板65施加非等向性電漿蝕刻。因此可以在矽基板65中形成寬度狹小的開口71。所以可以在矽基板65中形成尺寸滿足半導體元件微縮 需求的開口71。
雖然利用圖6的基板處理方法可以在矽基板65中形成寬度狹小的開口71，但具有開口71的處理層並非受限於矽基板65。任何在非等向性蝕刻中、具有高選擇比(相對於有機基質膜69)的膜都可以使用。此外，利用COR處理做為等向性蝕刻以縮小其寬度的層並非受限於熱氧化矽膜66。可使用任何包含氧化矽之層、或可與氧化矽媲美的成分之層，例如TEOS膜。此外，覆蓋著防反射膜67的遮罩膜並非受限於光阻膜68，也可以使用硬性遮罩膜。
本發明的第三實施例之基板處理方法描述如下。
圖7A~7F及8A~8F的流程圖，係顯示本實施例的基板處理方法。本實施例的基板處理方法係利用一基板處理系統加以實施，該基板處理系統的結構係類似於圖1的基板處理系統。在本實施例的基板處理方法中，將第一多晶矽層72、第一TEOS膜73、第二多晶矽層74(處理層)、第一氮化矽膜75(第一中間層)、第二TEOS膜76(第二中間層)、第二氮化矽膜77(第二中間層)、防反射膜(BARC膜)78(第三中間層)及光阻膜79(遮罩膜)依序堆疊當做晶圓W。在第二多晶矽層74中形成寬度約為30 nm的複數開口(孔或溝渠)，且開口之間具有狹小的間距。在晶圓W中，光阻膜79具有開口80，以使防反射膜78部分外露。光阻膜79的寬度(圖式中水平方向的長度)例如為60 nm。光阻膜79的開口80之寬度也例如為60 nm。
在圖7及圖8中，首先製備晶圓W(圖7A)。利用製程氣體(例如包括CHF3 氣體及HBr氣體的混合氣體)在製程模組中產生電漿，以實施電漿蝕刻處理。利用電漿中的離子及自由基蝕刻未被光阻膜79所覆蓋的防反射膜78，因此形成開口82，以部分使第二氮化矽膜77外露。此時，因為CHF3 氣體係一沉積氣體，若在形成開口82之後繼續進行電漿蝕刻處理，材料81會沉積於開口82的側面上，使得開口82的寬度縮小(圖7B)(材料沉積 步驟)。開口83的寬度與開口82的寬度相同，例如為30 nm。
在執行灰化處理的製程模組中，利用製程氣體(例如O2 氣體)產生電漿。利用電漿中的離子及自由基移除材料81並且蝕刻光阻膜79(圖7C)。此時，施加灰化處理的時間長短係受控制的，以至少留下一預定厚度的光阻膜79。
在執行COR處理的製程模組中，對晶圓W實施COR處理(中間層等向性蝕刻步驟)。利用COR處理，第二TEOS膜76必定以等向性的方式被蝕刻。然而，具有預定厚度的剩餘光阻膜79覆蓋著第二TEOS膜76，可防止第二TEOS膜76在厚度方向上被蝕刻。因此，COR處理只有蝕刻第二TEOS膜76的側面；所以只有第二TEOS膜76的寬度可以確定被減少(圖7D)。同時，藉由控制實施COR處理的時間長短，第二TEOS膜76的寬度可以例如為30 nm。
接著，在執行灰化處理的製程模組中，使用製程氣體(例如O2 氣體)產生電漿。利用電漿中的離子及自由基，將光阻膜79、防反射膜78及第二氮化矽膜77移除，以使具有窄化寬度的第二TEOS膜76外露(圖7E)(第三中間層移除步驟)。同時也使第一氮化矽膜75部分外露。
隨後，在塗佈模組(例如旋轉塗佈機)中，形成一有機基質膜84(例如SiLK(註冊商標)膜、或由聚醯亞胺組成的膜)以覆蓋第二多晶矽層74、第一氮化矽膜75及具有窄化寬度的第二TEOS膜76(圖7F)(覆蓋層形成步驟)。此外，在執行灰化處理的製程模組中，使用製程氣體(例如O2 氣體、Ar氣體、及N2 氣體的混合氣體)以產生電漿，因而移除有機基質膜84(覆蓋層移除步驟)。此時，藉由控制實施灰化處理的時間長短，一預定量之有機基質膜84被移除，以致外露出的只有第二TEOS膜76(圖8A)。
在執行COR處理的製程模組中，對晶圓實施COR處理(第二中間層移除步驟)。此時，因為只有第二TFOS膜76與氟化氫 及氨起化學反應，所以只有第二TEOS膜76被選擇性地移除。因此，在有機基質膜84中形成部分使第一氮化矽膜75外露的開口85(圖8B)。開口85的寬度與第二TEOS膜76的寬度相同，例如為30 nm。
在執行電漿蝕刻處理的製程模組中，利用製程氣體(例如包括CH2 F2 氣體、CHF3 氣體、CH3 F氣體、CF4 氣體、N2 氣體、或O2 氣體至少其中之一的混合氣體)產生電漿。利用電漿中的離子及自由基蝕刻經由開口85外露出的第一氮化矽膜75(第一中間層移除步驟)。此時，因為對放置晶圓W的載置台施加偏壓，離子及其類似物被吸引到晶圓W。因此，施加於第一氮化矽膜75的蝕刻在其厚度方向上持續進行，其係非等向性蝕刻。因此，在第一氮化矽膜75中形成寬度狹小的開口86(圖8C)。開口86的寬度與開口85的寬度相同，例如為30 nm。
隨後，在執行灰化處理的製程模組中，使用製程氣體(例如O2 氣體)產生電漿。利用電漿中的離子及自由基將有機基質膜84完全移除(覆蓋層完全移除步驟)，以使原先覆蓋著有機基質膜84的第二多晶矽層74經由開口83外露(圖8D)。
在執行電漿蝕刻處理的製程模組中，使用製程氣體(例如Cl2 氣體及N2 氣體的混合氣體、或HBr氣體及N2 氣體的混合氣體)產生電漿。電漿中的離子及自由基穿過開口83及86而蝕刻第二多晶矽層74(處理層蝕刻步驟)。此時，因為對放置晶圓W的載置台施加偏壓，離子及其類似物被吸引到晶圓W。因此，第二多晶矽層74的蝕刻在其厚度方向上持續進行，其係非等向性蝕刻。所以在第二多晶矽層74中形成寬度狹小的開口87(圖8E)。之後，經由開口87蝕刻第一TEOS膜73(圖8F)，即結束此製程。
根據本實施例的基板處理方法，藉由沉積於側面上的材料使開口82的寬度縮小，經由寬度縮小的開口82，對第一氮化矽膜75施加非等向性電漿蝕刻，因此在第一氮化矽膜75中形成寬度狹小的開口83。對於經過非等向性電漿蝕刻而外露出的第二TEOS 膜76之側面施加COR處理，因而使第二TEOS膜76的寬度縮小。藉由移除一預定量的有機基質膜84(其覆蓋著第二多晶矽層74、第一氮化矽膜75、以及具有窄化寬度的第二TEOS膜76)，外露出的只有具有窄化寬度的第二TEOS膜76。此外，藉由選擇性地移除具有窄化寬度的第二TEOS膜76，在有機基質膜84中形成寬度狹小的開口85，以部分使第一氮化矽膜75外露。經由有機基質膜的開口85，對第一氮化矽膜75施加非等向性電漿蝕刻，因此可以在第一氮化矽膜75中形成寬度狹小的開口86。接著，經由開口83及86，對第二多晶矽層74施加非等向性蝕刻。因而在第二多晶矽層74中形成寬度狹小的開口87。所以可以在第二多晶矽層74中形成尺寸滿足半導體元件微縮需求的開口87。
開口83的位置係對應於開口82的位置，且開口86的位置係對應於寬度被縮小的第二TEOS膜76之位置。因此，開口83及86不會彼此接觸。所以可縮小位於第二多晶矽層74中的開口87之間的間距。
在本實施例的前述基板處理方法中，當第二TEOS膜76的側面開始進行COR處理時，光阻膜69係剩下預定的厚度。然而，光阻膜79可能完全被移除，只要剩下預定厚度的防反射膜78即可。
在本實施例的前述基板處理方法中，第一TEOS膜73係形成於第二多晶矽層74之下。然而，閘極氧化物膜也可能形成於第二多晶矽層74之下。在此例中，於第二多晶矽層74中形成開口87之後，即結束此製程。
接著，本發明的第四實施例之基板處理方法描述如下。
圖9A~9F及10A~10F的流程圖，係顯示本實施例的基板處理方法。本實施例的基板處理方法係利用一基板處理系統加以實施，該基板處理系統的結構係類似於圖1的基板處理系統10。在本實施例的基板處理方法中，將矽基板88(處理層)、氮化矽膜89(第一中間層)、TEOS膜90(第二中間層)、碳膜91(第三中 間層)、防反射膜(SiARC膜)92(第三中間層)、以及光阻膜93(遮罩膜)依序堆疊當做晶圓W。在矽基板88中形成寬度約為30 nm的複數開口(孔或溝渠)，且開口之間具有狹小的間距。在晶圓W上，光阻膜93具有開口94，以部分使防反射膜92外露。光阻膜93的寬度(圖式中水平方向的長度)例如為60 nm。光阻膜93中的開口94之寬度也例如為60 nm。
在圖9及圖10中，首先製備晶圓W(圖9A)。在執行膜形成處理的製程模組中，形成分子層沉積(MLD，Molecular Layer Deposition)氧化膜95，以覆蓋光阻膜93及外露的防反射膜92(第一覆蓋層形成步驟)。因為MLD氧化膜95係以等向的方式成長，除了防反射膜92及光阻膜93的上表面以外，MLD氧化膜95也形成在開口94的側面上(圖9B)。此時，執行膜形成處理的時間長短係受控制的，以使得MLD氧化膜95的沉積厚度變為例如15 nm。
在執行灰化處理的製程模組中，使用製程氣體(例如O2 氣體)產生電漿。利用電漿中的離子及自由基對MLD氧化膜95進行蝕刻(第一覆蓋層蝕刻步驟)(圖9C)。此時，因為對放置晶圓W的載置台施加偏壓，離子及其類似物被吸引到晶圓W。因此，MLD氧化膜95的蝕刻在圖式中的垂直方向上持續進行，其係非等向性蝕刻。當開口94的底部露出防反射膜92時，停止MLD氧化膜95的蝕刻。形成於開口94的側面之MLD氧化膜95的厚度為T(參考圖9B)，形成於開口94底部之MLD氧化膜95的厚度為t(參考圖9B)，且T大於t。因此，當蝕刻MLD氧化膜95、並且在開口94的底部暴露出防反射膜92時，MLD氧化膜95留在開口94的側面上。因此，如圖9C所示，開口94的寬度變得較狹小。MLD氧化膜95的沉積厚度例如為15 nm，其使得開口94的寬度例如成為30 nm。
在執行電漿蝕刻處理的製程模組中，利用製程氣體(例如包括CH2 F2 氣體、CHF3 氣體、CH3 F氣體、CF4 氣體、N2 氣體、或 O2 氣體至少其中之一的混合氣體)產生電漿。利用電漿中的離子及自由基，經由開口94所暴露出的防反射膜92被蝕刻，以使碳膜91外露。接著，利用HBr氣體及CO2 氣體的混合氣體、或O2 氣體及CH4 氣體(或CO氣體)的混合氣體產生電漿。利用電漿中的離子及自由基，經由開口94所暴露出的碳膜91被蝕刻，以使TEOS膜90外露(中間層非等向性蝕刻步驟)(圖9D)。
在執行電漿蝕刻處理的製程模組中，利用製程氣體(例如包括CH2 F2 氣體、CHF3 氣體、CH3 F氣體、CF4 氣體、N2 氣體、或O2 氣體至少其中之一的混合氣體)產生電漿。電漿中的離子及自由基通過開口94對外露的TEOS膜90及氮化矽膜89進行蝕刻。
此時，因為對放置晶圓W的載置台施加偏壓，離子及其類似物被吸引到晶圓W。因此，防反射膜92、碳膜91、TEOS膜90、及氮化矽膜89的蝕刻在厚度方向(圖式中的垂直方向)上持續進行，其係非等向性蝕刻。因此在氮化矽膜89上形成開口100，其部分使矽基板88外露，並且使碳膜91、TEOS膜90、及氮化矽膜89的側面外露(圖9E)。開口100的寬度與開口94的寬度相同，例如為30 nm。
同時，防反射膜92、碳膜91、TEOS膜90、及氮化矽膜89的蝕刻也移除了光阻膜93及MLD氧化膜95。原先覆蓋著光阻膜93及MLD氧化膜95的碳膜91也因此外露並且被蝕刻，然而，執行電漿蝕刻處理的時間長短係受控制的，以在TEOS膜90上留下至少一預定厚度的碳膜91。
在執行COR處理的製程模組中，對晶圓W實施COR處理(中間層等向性蝕刻步驟)。藉由COR處理，TEOS膜90必定以等向性的方式被蝕刻。如上所述，因為剩餘的碳膜91具有預定厚度，所以覆蓋著TEOS膜90的碳膜91可防止TEOS膜90在厚度方向上被蝕刻。因此，COR處理只有蝕刻TEOS膜90的側面；所以只有TEOS膜90的寬度可以確定被減少(圖9F)。此時，執行COR處理的時間長短係受控制的，以使得TEOS膜90的寬度變為例如 30 nm。
在執行灰化處理的製程模組中，使用製程氣體(例如O2 氣體)產生電漿。利用電漿中的離子及自由基將碳膜91移除，以使具有窄化寬度的TEOS膜90外露(第三中間層移除步驟)。同時也部分使氮化矽膜89外露。
在塗佈模組(例如旋轉塗佈機)中，形成一有機基質膜96(例如SiLK(註冊商標)膜、或由聚醯亞胺組成的膜)以覆蓋矽基板88、氮化矽膜89及具有窄化寬度的TEOS膜90(圖10A)(第二覆蓋層形成步驟)。此外，在執行灰化處理的製程模組中，使用製程氣體(例如O2 氣體、Ar氣體、及N2 氣體的混合氣體)產生電漿，因而移除有機基質膜96(第二覆蓋層移除步驟)。此時，藉由控制實施灰化處理的時間長短，一預定量之有機基質膜96被移除，以使得外露出的只有具有窄化寬度的TEOS膜90(圖10B)。
在執行COR處理的製程模組中，對晶圓W實施COR處理(第二中間層移除步驟)。此時，因為只有TEOS膜90與氟化氫及氨起化學反應，所以只有TEOS膜90被選擇性地移除。因而在有機基質膜96中形成部分使氮化矽膜89外露的開口97(圖10C)。開口97之寬度與被移除的TEOS膜90之寬度相同，例如為30 nm。
在執行電漿蝕刻處理的製程模組中，利用製程氣體(例如包括CH2 F2 氣體、CHF3 氣體、CH3 F氣體、CF4 氣體、N2 氣體、或O2 氣體至少其中之一的混合氣體)產生電漿。利用電漿中的離子及自由基蝕刻經由開口97外露出的氮化矽膜89(第一中間層移除步驟)。此時，因為對放置晶圓W的載置台施加偏壓，離子及其類似物被吸引到晶圓W。因此，氮化矽膜89的蝕刻在其厚度方向上持續進行，其係非等向性蝕刻。因此，在氮化矽膜89中形成部分使矽基板88外露的開口98(圖10D)。開口98的寬度與開口97的寬度相同，例如為30 nm。
在執行灰化處理的製程模組中，使用製程氣體(例如O2 氣體)產生電漿。利用電漿中的離子及自由基將有機基質膜96完全移除 (第二覆蓋層完全移除步驟)，以經由開口100使矽基板88外露(圖10E)。
在執行電漿蝕刻處理的製程模組中，使用製程氣體(例如Cl2 氣體及N2 氣體的混合氣體、或HBr氣體及N2 氣體的混合氣體)產生電漿。電漿中的離子及自由基穿過開口100及98而蝕刻矽基板88(處理層蝕刻步驟)。此時，因為對放置晶圓W的載置台施加偏壓，離子及其類似物被吸引到晶圓W。因此，矽基板88的蝕刻在其厚度方向上持續進行，其係非等向性蝕刻。所以在矽基板88中形成寬度狹小的開口99(圖10F)。之後結束此製程。
根據本實施例的基板處理方法，藉由留在側面上的MLD氧化膜95使開口94的寬度縮小，經由寬度縮小的開口94，對氮化矽膜89施加非等向性電漿蝕刻，因此在氮化矽膜89中形成寬度狹小的開口100。對於經過非等向性電漿蝕刻而外露出的TEOS膜90之側面施加COR處理，因而使TEOS膜90的寬度縮小。藉由移除一預定量的有機基質膜96(其覆蓋著氮化矽膜89、以及具有窄化寬度的TEOS膜90)，外露出的只有具有窄化寬度的TEOS膜90。藉由選擇性地移除具有窄化寬度的TEOS膜90，在有機基質膜96中形成寬度狹小的開口97，以部分使氮化矽膜89外露。經由開口97對氮化矽膜89施加非等向性蝕刻，因此在氮化矽膜89中形成寬度狹小的開口98。然後，經由開口100及98對矽基板88施加非等向性蝕刻。所以在矽基板88中形成寬度狹小的開口99。因此可以在矽基板88中形成尺寸滿足半導體元件微縮需求的開口99。
開口100的位置係對應於光阻膜93中之開口94的位置，且開口98的位置係對應於寬度被縮小的TEOS膜90之位置。因此開口100及98不會彼此接觸。所以可縮小位於矽基板88中的開口99之間的間距。
在本實施例的基板處理方法中，當TEOS膜90的側面開始進行COR處理時，只有預定厚度的碳膜91留在TEOS膜90上。然 而，當TEOS膜90的側面開始進行COR處理時，在TEOS膜90上亦可能留有一預定厚度的防反射膜92或光阻膜93。
在前述的實施例中，遭受電漿處理的基板不限於用於半導體元件的晶圓。各種使用於液晶顯示器(LCD)、平板顯示器(FPD)及其類似物、光罩、CD基板、印刷基板、及其類似物的基板都可以使用。
為了達成本發明的至少一實施例之目的，可以將儲存著軟體程式碼的記憶媒體(用來實現前述實施例的功能)提供給一系統或一裝置，且該系統或該裝置的電腦(或CPU、MPU、或其類似物)可讀取及執行儲存在記憶媒體中的程式碼。
在此例中，由記憶媒體本身所讀出的程式碼實現前述實施例的功能。因此，程式碼及儲存著程式碼的記憶媒體構成了此例中的發明。
軟式(註冊商標)磁碟片、硬碟、磁光碟、光碟(例如CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW及DVD+RW)、磁帶、非揮發記憶卡、ROM及其類似物可用來當做提供程式碼的記憶媒體。另外，也可以經由網路下載程式碼。
要實現前述實施例的功能，不僅僅需要執行由電腦讀出的程式碼，而且也需要利用作業系統(OS)、或者是可在電腦上運作並且控制實際製程之其中一部分或全部的OS類似物。
此外，由記憶媒體讀出的程式碼，可以在功能擴充板(其係插入於電腦中)或功能擴充單元(其係連接到電腦)的記憶體中讀取。設置於擴充板及擴充單元中的CPU或其類似物，可以根據程式碼的指令控制實際擴充程序之其中一部分或其全部，因此，也可以實現前述實施例的功能。
根據本發明的另一態樣，可使用導電膜當做處理層、防反射膜當做中間層、光阻膜當做遮罩層、CF基礎的氣體當做沉積氣體。CF基礎的氣體特別容易產生微粒，因此，利用CF基礎的氣體產生之電漿蝕刻防反射膜時，必定會在光阻膜的開口處沉積一 材料。所以一定可以縮小光阻膜中的開口寬度。
根據本發明的另一態樣，將高頻功率施加於放置基板的載置台，其係設置於製程室之中，用來支托基板。因此，當利用由沉積氣體產生的電漿蝕刻中間層時，由於離子或其類似物的噴濺，材料不會沉積在遮罩層的表面及開口的底表面。所以，材料只沉積在開口的側面上。
根據本發明的另一態樣，執行中間層的蝕刻時，會偵測其蝕刻終點。在蝕刻中間層之後，材料開始沉積於開口的側面上。因此，可以偵測到材料沉積的起始點。
根據本發明的另一態樣，在偵測到中間層的蝕刻終點後，將開口暴露於由沉積氣體產生的電漿中一段預定時間。因此可以精確地控制開口的寬度。
根據本發明的另一態樣，使用鹵素基礎的氣體產生電漿，以蝕刻中間層。當蝕刻中間層時，由沉積氣體產生的電漿會在遮罩層的開口之側面上造成粗糙不平。相反地，由鹵素基礎的氣體產生的電漿會使該遮罩層變得平滑，其使得開口的側面上之粗糙不平變得平滑。因此，在利用具有開口的遮罩層當做遮罩以蝕刻處理層之前，可以使開口的側面上之粗糙不平變得平滑。所以，在蝕刻處理層以形成開口時，可以防止在開口的側面上形成爪痕。
根據本發明的另一態樣，使用HBr氣體做為鹵素基礎的氣體。由HBr氣體產生的電漿確實使遮罩層變得平滑，因此，可以使蝕刻中間層時在遮罩層的側面上產生的粗糙不平變得平滑。
當中間層或類似物的等向性蝕刻步驟開始時，在中間層上會留下一預定厚度的遮罩層。因此，利用該剩餘的遮罩層，在中間層或其類似物的等向性蝕刻步驟中防止中間層在厚度方向被蝕刻，而只能夠確實地縮小中間層的寬度。
根據本發明的另一態樣，將使用氟化氫氣體及氨氣的COR處理施加於一含矽層。利用COR處理，含矽層被化學反應所蝕刻，以產生來自含矽層的產物。化學反應係以等向性的方式進行，因 此COR處理能夠以等向性的方式確實地蝕刻含矽層。
第一開口的位置係對應於遮罩膜的位置。第二開口的位置係對應於寬度縮小之第二中間層的位置。因此，第一開口與第二開口彼此之間不會接觸。所以，可以在處理層中形成間距較小的開口。
當中間層等向性蝕刻步驟開始時，在第二中間層上至少留有預定厚度的第三中間層。因此，在中間層等向性蝕刻步驟中，第三中間層防止第二中間層在厚度方向上被蝕刻；所以只能夠確實地縮小第二中間層的寬度。
第一開口的位置係對應於遮罩層之開口的位置。第二開口的位置係對應於寬度縮小之第二中間層的位置。因此，第一開口與第二開口彼此之間不會接觸。所以，可以在處理層中形成間距較小的開口。
當中間層等向性蝕刻步驟開始時，在第二中間層上至少留有預定厚度的第三中間層。因此，在中間層等向性蝕刻步驟中，第三中間層防止第二中間層在厚度方向上被蝕刻；所以只能夠確實地縮小第二中間層的寬度。
本案係主張第2007-265596號(申請日為2007年10月11日)之日本專利申請案、第2008-105784號(申請日為2008年4月15日)之日本專利申請案、及第61/017,262號(申請日為2007年12月28日)之美國專利申請案的優先權日期。該等專利申請案之全部內容被併入本文中做為參考資料。
10‧‧‧基板處理系統
11‧‧‧傳送模組
12,13,14,15,16,17‧‧‧製程模組
12a,13a,14a,15a,16a,17a‧‧‧真空閘閥
18‧‧‧負載模組
19,20‧‧‧負載室模組
19a,20a‧‧‧真空閘閥
19b,20b‧‧‧大氣門閥
19c,20c‧‧‧晶圓載置台
21‧‧‧傳輸臂
22‧‧‧腔室
23‧‧‧載置台
24‧‧‧噴淋頭
25‧‧‧渦輪分子泵
26‧‧‧適應性壓力控制閥
27,35‧‧‧高頻功率源
28,36‧‧‧匹配器
29‧‧‧下側氣體供應體
30‧‧‧上側氣體供應體
31‧‧‧第一緩衝室
32‧‧‧第二緩衝室
33,34‧‧‧氣體出口
37‧‧‧前開口式通用容器(FOUP)
38‧‧‧前開口式通用容器(FOUP)載置台
39‧‧‧對準器
40‧‧‧傳輸臂
41‧‧‧負載口
42‧‧‧操作控制板
51‧‧‧四乙基正矽酸鹽(TEOS)膜
52‧‧‧TiN膜
53‧‧‧防反射膜
54‧‧‧光阻膜
55‧‧‧開口
56‧‧‧材料
61‧‧‧防反射膜
62‧‧‧光阻膜
63‧‧‧開口
64‧‧‧材料
65‧‧‧矽基板
66‧‧‧熱氧化矽膜
67‧‧‧反射防止膜
68‧‧‧光阻膜
69‧‧‧有機基質膜
70,71‧‧‧開口
72‧‧‧第一多晶矽層
73‧‧‧第一TEOS膜
74‧‧‧第二多晶矽層
75‧‧‧第一氮化矽膜
76‧‧‧第二TEOS膜
77‧‧‧第二氮化矽膜
78‧‧‧防反射膜
79‧‧‧光阻膜
80,82,83,85,86,87‧‧‧開口
81‧‧‧材料
84‧‧‧有機基質膜
88‧‧‧矽基板
89‧‧‧氮化矽膜
90‧‧‧TEOS膜
91‧‧‧碳膜
92‧‧‧防反射膜
93‧‧‧光阻膜
94‧‧‧開口
95‧‧‧分子層沉積(MLD)氧化膜
96‧‧‧有機基質膜
97,98,99,100‧‧‧開口
S‧‧‧製程空間
W‧‧‧晶圓
圖1係一俯視圖，顯示用來實施本發明之第一實施例的基板處理方法之基板處理系統的概要結構。
圖2係一橫剖面圖，其係沿著圖1中的線II-II而獲得。
圖3A~3G係利用圖1的基板處理系統加以實施的基板處理方法之流程圖。
圖4A~4G的流程圖，係顯示利用圖1的基板處理系統加以實施的基板處理方法的另一例子。
圖5係一曲線圖，顯示開口暴露於電漿的時間長短與開口的寬度之間的關聯性。
圖6A~6I的流程圖，係顯示本發明的第二實施例之基板處理方法的流程圖。
圖7A~7F的流程圖，係顯示本發明的第三實施例之基板處理方法的流程圖。
圖8A~8F的流程圖，係顯示本發明的第三實施例之基板處理方法的流程圖。
圖9A~9F的流程圖，係顯示本發明的第四實施例之基板處理方法的流程圖。
圖10A~10F的流程圖，係顯示本發明的第四實施例之基板處理方法的流程圖。
65‧‧‧矽基板
66‧‧‧熱氧化矽膜
67‧‧‧反射防止膜
68‧‧‧光阻膜
69‧‧‧有機基質膜
70,71‧‧‧開口
W‧‧‧晶圓

Claims (6)

  1. 一種基板處理方法，用以處理包括依序堆疊的至少一處理層、一中間層、及一遮罩層的一基板，該遮罩層包括使該中間層的其中一部分外露之一開口，該基板處理方法包括：一材料沉積步驟，使用處理氣體，利用由該處理氣體產生的電漿蝕刻該中間層的外露部分，以使該處理層的其中一部分外露，並且在將該基板持續暴露於由該處理氣體產生的電漿，以沉積一材料於該開口的一側面，其中，該處理氣體包含沉積性氣體及鹵素基礎氣體；及一蝕刻步驟，蝕刻該處理層的外露部分；並且，該處理層係一導電膜，該中間層係一防反射膜，該遮罩層係一光阻膜。
  2. 如申請專利範圍第1項之基板處理方法，其中該材料沉積步驟包括一功率供應步驟，供應一高頻功率到一用來支托該基板的載置台，該載置台係設於一腔室中、且該基板係安裝於該載置台上。
  3. 如申請專利範圍第1或2項之基板處理方法，其中於該材料沉積步驟藉由從該基板上方觀察該基板的終點偵測設備偵測實施於該中間層的蝕刻之終點。
  4. 如申請專利範圍第3項之基板處理方法，其中該材料沉積步驟包括一開口暴露步驟，在偵測到實施於該中間層的蝕刻之該終點之後，將該開口暴露於由該沉積性氣體所產生的電漿一段預定時間。
  5. 如申請專利範圍第1或2項之基板處理方法，其中該材料沉積步驟亦利用由該鹵素基礎氣體產生之電漿蝕刻該中間層的外露部分。
  6. 如申請專利範圍第5項之基板處理方法，其中該鹵素基礎的氣體係一HBr氣體。
TW101129040A 2007-10-11 2008-10-08 基板處理方法 TWI479563B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007265596 2007-10-11
JP2008105784A JP5248902B2 (ja) 2007-10-11 2008-04-15 基板処理方法

Publications (2)

Publication Number Publication Date
TW201246369A TW201246369A (en) 2012-11-16
TWI479563B true TWI479563B (zh) 2015-04-01

Family

ID=40549306

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097138702A TWI392016B (zh) 2007-10-11 2008-10-08 基板處理方法
TW101129040A TWI479563B (zh) 2007-10-11 2008-10-08 基板處理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW097138702A TWI392016B (zh) 2007-10-11 2008-10-08 基板處理方法

Country Status (5)

Country Link
US (2) US8241511B2 (zh)
JP (1) JP5248902B2 (zh)
KR (1) KR101048009B1 (zh)
TW (2) TWI392016B (zh)
WO (1) WO2009048165A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8257910B1 (en) * 2008-06-24 2012-09-04 Brewer Science Inc. Underlayers for EUV lithography
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
KR20130039963A (ko) * 2011-10-13 2013-04-23 주식회사 테스 기판처리시스템 및 이를 이용한 기판처리방법
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
US9217201B2 (en) * 2013-03-15 2015-12-22 Applied Materials, Inc. Methods for forming layers on semiconductor substrates
US8906810B2 (en) 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
CN104370268B (zh) * 2013-08-16 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
JP6086862B2 (ja) * 2013-08-30 2017-03-01 東京エレクトロン株式会社 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
WO2016203834A1 (ja) * 2015-06-19 2016-12-22 富士フイルム株式会社 パターン形成方法、及び、電子デバイスの製造方法
JP2018128476A (ja) * 2015-06-19 2018-08-16 富士フイルム株式会社 パターン形成方法、及び、電子デバイスの製造方法
US9859127B1 (en) * 2016-06-10 2018-01-02 Lam Research Corporation Line edge roughness improvement with photon-assisted plasma process
US9761450B1 (en) 2016-09-26 2017-09-12 International Business Machines Corporation Forming a fin cut in a hardmask
US10269940B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11131919B2 (en) * 2018-06-22 2021-09-28 International Business Machines Corporation Extreme ultraviolet (EUV) mask stack processing
JP7138529B2 (ja) * 2018-09-28 2022-09-16 東京エレクトロン株式会社 エッチング方法
US20240304456A1 (en) * 2022-03-07 2024-09-12 Hitachi High-Tech Corporation Plasma processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225184B1 (en) * 1998-03-13 2001-05-01 Fujitsu Limited Semiconductor device manufacturing method
US20050153538A1 (en) * 2004-01-09 2005-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming novel BARC open for precision critical dimension control

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155621A (ja) * 1986-12-18 1988-06-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06244156A (ja) 1993-02-15 1994-09-02 Nippon Telegr & Teleph Corp <Ntt> パタ―ン形成法
JP3191896B2 (ja) * 1993-11-02 2001-07-23 松下電器産業株式会社 半導体装置の製造方法
JPH10312991A (ja) * 1997-05-12 1998-11-24 Sony Corp 有機系反射防止膜のプラズマエッチング方法
US7877161B2 (en) 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
KR100632658B1 (ko) 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US8263498B2 (en) * 2006-03-28 2012-09-11 Tokyo Electron Limited Semiconductor device fabricating method, plasma processing system and storage medium
JP2010041028A (ja) 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225184B1 (en) * 1998-03-13 2001-05-01 Fujitsu Limited Semiconductor device manufacturing method
US20050153538A1 (en) * 2004-01-09 2005-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming novel BARC open for precision critical dimension control

Also Published As

Publication number Publication date
US20100173493A1 (en) 2010-07-08
WO2009048165A1 (en) 2009-04-16
US20120196387A1 (en) 2012-08-02
TWI392016B (zh) 2013-04-01
KR101048009B1 (ko) 2011-07-13
KR20090080499A (ko) 2009-07-24
TW201246369A (en) 2012-11-16
JP5248902B2 (ja) 2013-07-31
US8530354B2 (en) 2013-09-10
US8241511B2 (en) 2012-08-14
TW200939337A (en) 2009-09-16
JP2009111330A (ja) 2009-05-21

Similar Documents

Publication Publication Date Title
TWI479563B (zh) 基板處理方法
US8105949B2 (en) Substrate processing method
US6924191B2 (en) Method for fabricating a gate structure of a field effect transistor
TWI352387B (en) Etch methods to form anisotropic features for high
US8642483B2 (en) Substrate processing with shrink etching step
KR101534350B1 (ko) 기판 처리 방법
WO2004010484A1 (en) Method for fabricating a notch gate structure of a field effect transistor
US20100311245A1 (en) Substrate processing method
US20100216310A1 (en) Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
JP5524362B2 (ja) 基板処理方法
TWI490941B (zh) Substrate processing methods and memory media
KR20030031599A (ko) 반도체장치의 제조방법
US8252698B2 (en) Substrate processing method
KR101699547B1 (ko) 기판 처리 방법 및 기억 매체
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
JP2006276869A (ja) 半導体装置の製造方法
US20060138085A1 (en) Plasma etching method with reduced particles production
JP5484363B2 (ja) 基板処理方法
US7915175B1 (en) Etching nitride and anti-reflective coating
JPH05267247A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees