JP5180121B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP5180121B2
JP5180121B2 JP2009038046A JP2009038046A JP5180121B2 JP 5180121 B2 JP5180121 B2 JP 5180121B2 JP 2009038046 A JP2009038046 A JP 2009038046A JP 2009038046 A JP2009038046 A JP 2009038046A JP 5180121 B2 JP5180121 B2 JP 5180121B2
Authority
JP
Japan
Prior art keywords
gas
opening
film
etching
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009038046A
Other languages
English (en)
Other versions
JP2010192825A (ja
Inventor
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009038046A priority Critical patent/JP5180121B2/ja
Priority to US12/709,016 priority patent/US8642483B2/en
Publication of JP2010192825A publication Critical patent/JP2010192825A/ja
Application granted granted Critical
Publication of JP5180121B2 publication Critical patent/JP5180121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、基板処理方法に関し、特に、処理対象層、中間層、マスク層が順に積層された基板を処理する基板処理方法に関する。
シリコン基材上にＣＶＤ処理等によって形成された不純物を含む酸化膜、例えばＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜、導電膜、例えばＴｉＮ膜、反射防止膜（ＢＡＲＣ膜）及びフォトレジスト膜が順に積層された半導体デバイス用のウエハが知られている（例えば、特許文献１参照）。フォトレジスト膜は、フォトリソグラフィにより所定のパターンに形成され、反射防止膜及び導電膜のエッチングの際に、マスクとして機能する。また、上記ウエハの他に、エッチングの対象膜及びフォトレジスト膜の間の中間膜として、ハードマスク及び反射防止膜として機能するＳｉ−ＡＲＣ膜を備えたウエハも知られている。
近年、半導体デバイスの小型化が進む中、上述したようなウエハの表面における回路パターンをより微細に形成する必要が生じてきている。このような微細な回路パターンを形成するためには、半導体デバイスの製造過程において、フォトレジスト膜におけるパターンの最小寸法を小さくして、小さい寸法の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。
特開２００６−１９０９３９号公報
しかしながら、フォトレジスト膜におけるパターンの最小寸法はフォトリソグラフィで現像可能となる最小寸法によって規定されるが、焦点距離のばらつきなどに起因してフォトリソグラフィで量産可能な最小寸法には限界がある。例えば、フォトリソグラフィで量産可能な最小寸法は約８０ｎｍである。一方、半導体デバイスの小型化要求を満たす加工寸法は３０ｎｍ程度である。
このように、半導体デバイスの小型化要求寸法は益々小さくなり、小型化要求を満たす寸法の開口部をエッチング対象の膜に形成するための技術の開発が望まれている。
本発明の目的は、処理対象の基板に対し、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口部をマスク層又は中間層に形成する基板処理方法を提供することにある。
上記目的を達成するために、請求項１記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記中間層がＳｉ−ＡＲＣ膜からなり、前記マスク層は、前記Ｓｉ−ＡＲＣ膜の一部を露出させる開口部を有する基板を処理する基板処理方法であって、デポ性ガスと異方性エッチングガスとの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の側壁面にデポを堆積させる開口幅縮小ステップと、前記開口部の底部を形成する前記Ｓｉ−ＡＲＣ膜をエッチングするエッチングステップを１ステップで行うシュリンクエッチングステップを有し、前記デポ性ガスは、ＣＨＦ ３ ガスであり、前記異方性エッチングガスは、臭素（Ｂｒ）もしくは臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素又は周期律表第１６族元素であって、硫黄（Ｓ）もしくは硫黄（Ｓ）よりも原子番号が大きい元素を含むガスであることを特徴とする。
上記目的を達成するために、請求項２記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記中間層がＳｉ−ＡＲＣ膜からなり、前記マスク層は、前記Ｓｉ−ＡＲＣ膜の一部を露出させる開口部を有する基板を処理する基板処理方法であって、デポ性ガスから生成されたプラズマによって、前記マスク層の表面及び前記マスク層の前記開口部の底部に犠牲膜を形成する犠牲膜形成ステップと、デポ性ガスと異方性エッチングガスとの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の側壁面にデポを堆積させる開口幅縮小ステップと、前記開口部の底部を形成する前記犠牲膜及び前記Ｓｉ−ＡＲＣ膜をエッチングするエッチングステップを１ステップで行うシュリンクエッチングステップを有し、前記犠牲膜形成ステップにおける前記デポ性ガスは、一般式Ｃ ｘ Ｈ ｙ Ｆ ｚ （ｘ、ｙ、ｚは、０又は正の整数）で表わされるガスであり、前記シュリンクエッチングステップにおける前記デポ性ガスは、ＣＨＦ ３ ガスであり、前記異方性エッチングガスは、臭素（Ｂｒ）もしくは臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素又は周期律表第１６族元素であって、硫黄（Ｓ）もしくは硫黄（Ｓ）よりも原子番号が大きい元素を含むガスであることを特徴とする。
請求項３記載の基板処理方法は、請求項１又は２に記載の基板処理方法において、前記異方性エッチングガスは、ＣＦ３Ｉガス、ＣＦ３Ｂｒガス、ＨＩガス又はＨＢｒガスであることを特徴とする。
請求項４記載の基板処理方法は、請求項１乃至３のいずれか１項に記載の基板処理方法において、前記シュリンクエッチングステップにおいて、前記デポ性ガスとして水素（Ｈ２）ガスを用いることを特徴とする。
請求項５記載の基板処理方法は、請求項１乃至４のいずれか１項に記載の基板処理方法において、前記シュリンクエッチングステップにおいて、前記デポ性ガスと前記異方性エッチングガスとの混合比を調整して前記マスク層の前記開口部側壁面へのデポ堆積速度に対する前記開口部の底部を形成する膜のエッチング速度比を制御することを特徴とする。
請求項６記載の基板処理方法は、請求項４記載の基板処理方法において、前記シュリンクエッチングステップにおいて、前記水素ガスと前記異方性エッチングガスとの混合比を調整して前記マスク層の前記開口部側壁面へのデポ堆積速度に対する前記開口部の底部を形成する膜のエッチング速度比を制御することを特徴とする。
請求項７記載の基板処理方法は、請求項１乃至６のいずれか１項に記載の基板処理方法において、前記シュリンクエッチングステップによって前記開口幅が縮小された前記マスク層の開口部に対応する開口部を有する前記Ｓｉ−ＡＲＣ膜の開口部を前記処理対象層に転写する処理対象層エッチングステップを有することを特徴とする。
請求項１記載の基板処理方法によれば、デポ性ガスと異方性エッチングガスとの混合ガスから生成されたプラズマによってマスク層の開口部の側壁面にデポを堆積させる開口幅縮小ステップと、開口部の底部を形成するＳｉ−ＡＲＣ膜をエッチングするエッチングプテップを１ステップで行うので、Ｓｉ−ＡＲＣ層に、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口パターンを形成することができる。
また、シュリンクエッチングステップにおけるデポ性ガスをＣＨＦ ３ ガスとしたので、マスク層の開口部の側壁面にデポを堆積させて開口幅を、例えば２０〜２５ｎｍ程度に縮小することができる。更に、異方性エッチングガスを、臭素（Ｂｒ）もしくは臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素又は周期律表第１６族元素であって、硫黄（Ｓ）もしくは硫黄（Ｓ）よりも原子番号が大きい元素を含むガスとしたので、異方性エッチングガスから生成されたプラズマを開口部底部に到達させることができ、もって、底部へのデポの堆積を抑制しつつ、Ｓｉ−ＡＲＣ膜をエッチングすることができる。
請求項２記載の基板処理方法によれば、デポ性ガスから生成されたプラズマによってマスク層の表面及びマスク層の開口部の底部に犠牲膜を形成した後、デポ性ガスと異方性エッチングガスとの混合ガスから生成されたプラズマによってマスク層の開口部の側壁面にデポを堆積させる開口幅縮小ステップと、開口部の底部を形成する犠牲膜及びＳｉ−ＡＲＣ膜をエッチングするエッチングプテップを実行するので、Ｓｉ−ＡＲＣ層に、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口パターンを形成することができる。
また、犠牲膜形成ステップにおけるデポ性ガスが、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、０又は正の整数）で表わされるガスであるので、マスク層上にデポを堆積させて所定の犠牲膜を形成することができ、シュリンクエッチングステップにおけるデポ性ガスをＣＨＦ ３ ガスとしたので、マスク層の開口部の側壁面にデポを堆積させて開口幅を、例えば２０〜２５ｎｍ程度に縮小することができる。更に、異方性エッチングガスを、臭素（Ｂｒ）もしくは臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素又は周期律表第１６族元素であって、硫黄（Ｓ）もしくは硫黄（Ｓ）よりも原子番号が大きい元素を含むガスとしたので、異方性エッチングガスから生成されたプラズマを開口部底部に到達させることができ、もって、底部へのデポの堆積を抑制しつつ、Ｓｉ−ＡＲＣ膜をエッチングすることができる。
請求項３記載の基板処理方法によれば、異方性エッチングガスを、ＣＦ３Ｉガス、ＣＦ３Ｂｒガス、ＨＩガス又はＨＢｒガスとしたので、開口部底部へのデポの堆積抑制効果及び開口部底部のエッチング効果を向上させることができる。
請求項４記載の基板処理方法によれば、シュリンクエッチングステップにおいて、デポ性ガスとして水素（Ｈ２）ガスを用いるようにしたので、異方性エッチングガスと水素ガスとの反応によって生成したガスのデポ堆積作用による開口幅縮小効果と、異方性エッチングガスのエッチング効果との相乗効果によって、Ｓｉ−ＡＲＣ層に、半導体デバイスの小型化要求を満たす寸法の開口部であって、処理対象層に転写するための開口パターンを形成することができる。
請求項５記載の基板処理方法によれば、シュリンクエッチングステップにおいて、デポ性ガスと異方性エッチングガスとの混合比を調整してマスク層の開口部側壁面へのデポ堆積速度に対する開口部の底部を形成する膜のエッチング速度比を制御するようにしたので、開口部側壁面に必要厚さのデポを堆積しつつ、開口部の底部をエッチングしてＳｉ−ＡＲＣ層に半導体デバイスの小型化要求を満たす寸法の開口パターンを形成することができる。
請求項６記載の基板処理方法によれば、シュリンクエッチングステップにおいて、水素ガスと異方性エッチングガスとの混合比を調整してマスク層の開口部側壁面へのデポ堆積速度に対する開口部の底部を形成する膜のエッチング速度比を制御するようにしたので、開口部側壁面に必要厚さのデポを堆積しつつ、開口部の底部をエッチングしてＳｉ−ＡＲＣ層に半導体デバイスの小型化要求を満たす寸法の開口パターンを形成することができる。
請求項７記載の基板処理方法によれば、シュリンクエッチングステップによって開口幅が縮小されたマスク層の開口部に対応する開口部が設けられたＳｉ−ＡＲＣ膜の開口部を処理対象層に転写するようにしたので、半導体デバイスの小型化要求を満たす寸法の開口部を、処理対象層に転写することができる。
本発明の実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。 図１における線II−IIに沿う断面図である。 図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。 本発明の第１の実施の形態における基板処理方法を示す工程図である。 本発明の第２の実施の形態における基板処理方法を示す工程図である。
以下、本発明の実施の形態について図面を参照しながら詳述する。
まず、本発明の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。この基板処理システムは基板としての半導体ウエハＷ（以下、単に「ウエハＷ」という。）にプラズマを用いたエッチング処理やアッシング処理を施すように構成された複数のプロセスモジュールを備える。
図１は、本発明の実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。
図１において、基板処理システム１０は、平面視六角形のトランスファモジュール１１と、該トランスファモジュール１１の一側面に接続する２つのプロセスモジュール１２、１３と、該２つのプロセスモジュール１２、１３に対向するようにトランスファモジュール１１の他側面に接続する２つのプロセスモジュール１４、１５と、プロセスモジュール１３に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１６と、プロセスモジュール１５に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１７と、矩形状の搬送室としてのローダーモジュール１８と、トランスファモジュール１１及びローダーモジュール１８の間に配置されてこれらを連結する２つのロード・ロックモジュール１９、２０とを備える。
トランスファモジュール１１はその内部に配置された屈伸及び旋回自在な搬送アーム２１を有し、該搬送アーム２１は、プロセスモジュール１２〜１７やロード・ロックモジュール１９、２０の間においてウエハＷを搬送する。
プロセスモジュール１２はウエハＷを収容する処理室容器（チャンバ）を有し、該チャンバ内部に処理ガスとして、例えば、ＣＨＦ３ガス及びＨＢｒガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。
図２は、図１における線II−IIに沿う断面図である。
図２において、プロセスモジュール１２は、処理室（チャンバ）２２と、該チャンバ２２内に配置されたウエハＷの載置台２３と、チャンバ２２の上方において載置台２３と対向するように配置されたシャワーヘッド２４と、チャンバ２２内のガス等を排気するＴＭＰ（Ｔｕｒｂｏ Ｍｏｌｅｃｕｌａｒ Ｐｕｍｐ）２５と、チャンバ２２及びＴＭＰ２５の間に配置され、チャンバ２２内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Ａｄａｐｔｉｖｅ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌ）バルブ２６とを有する。
載置台２３には、第１の高周波電源２７及び第２の高周波電源３５がそれぞれ第１の整合器（Ｍａｔｃｈｅｒ）２８及び第２の整合器（Ｍａｔｃｈｅｒ）３６を介して接続されており、第１の高周波電源２７は、比較的高い周波数、例えば６０ＭＨｚの高周波電力を励起用電力として載置台２３に印加し、第２の高周波電源３５は、比較的低い周波数、例えば２ＭＨｚの高周波電力をバイアスとして載置台２３に印加する。これにより、載置台２３は載置台２３及びシャワーヘッド２４の間の処理空間Ｓに高周波電力を印加する下部電極として機能する。整合器２８及び３６は、載置台２３からの高周波電力の反射を低減して高周波電力の載置台２３への供給効率を最大にする。
シャワーヘッド２４は円板状の下層ガス供給部２９及び円板状の上層ガス供給部３０からなり、下層ガス供給部２９に上層ガス供給部３０が重ねられている。下層ガス供給部２９及び上層ガス供給部３０はそれぞれ第１のバッファ室３１及び第２のバッファ室３２を有する。第１のバッファ室３１及び第２のバッファ室３２はそれぞれガス通気孔３３、３４を介してチャンバ２２内に連通する。
第１のバッファ室３１は、例えばＣＨＦ３ガス供給系（図示省略）に接続されている。該ＣＨＦ３ガス供給系は第１のバッファ室３１へＣＨＦ３ガスを供給する。供給されたＣＨＦ３ガスはガス通気孔３３を介してチャンバ２２内へ供給される。また、第２のバッファ室３２は、例えばＨＢｒガス供給系（図示省略）に接続されている。ＨＢｒガス供給系は第２のバッファ室３２へＨＢｒガスを供給する。供給されたＨＢｒガスはガス通気孔３４を介してチャンバ２２内へ供給される。
シャワーヘッド２４には直流電源４５が接続されており、該直流電源４５によってシャワーヘッド２４に直流電圧が印加される。これにより、印加された直流電圧は、処理空間Ｓ内のイオン分布を制御する。
このプロセスモジュール１２のチャンバ２２内では、上述したように、載置台２３が処理空間Ｓに高周波電力を印加することにより、シャワーヘッド２４から処理空間Ｓに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、該イオンやラジカルによってウエハＷにエッチング処理を施す。
図１に戻り、プロセスモジュール１３はプロセスモジュール１２においてエッチング処理が施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＯ２ガス及びＮ２ガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。なお、プロセスモジュール１３は、プロセスモジュール１２と同様の構成を有し、例えばＣＨＦ３ガス供給系及びＨＢｒガス供給系の代わりに、Ｏ２ガス供給系及びＮ２ガス又はＣＯＳガス供給系（いずれも図示省略）を備える。なお、プロセスモジュール１３におけるエッチング処理が、アッシング処理を兼ねることもある。
プロセスモジュール１４はプロセスモジュール１３においてエッチング処理が施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＯ２ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにアッシング処理を施す。なお、プロセスモジュール１４も、プロセスモジュール１２と同様の構成を有し、円板状の下層ガス供給部２９及び円板状の上層ガス供給部３０からなるシャワーヘッド２４の代わりに、Ｏ２ガス供給系がバッファ室に接続された円板状のガス供給部のみからなるシャワーヘッド（いずれも図示しない）を備える。
トランスファモジュール１１、プロセスモジュール１２〜１７の内部は減圧状態に維持され、トランスファモジュール１１と、プロセスモジュール１２〜１７のそれぞれとは真空ゲートバルブ１２ａ〜１７ａを介して接続される。
基板処理システム１０では、ローダーモジュール１８の内部圧力が大気圧に維持される一方、トランスファモジュール１１の内部圧力は真空に維持される。そのため、各ロード・ロックモジュール１９、２０は、それぞれトランスファモジュール１１との連結部に真空ゲートバルブ１９ａ、２０ａを備えると共に、ローダーモジュール１８との連結部に大気ドアバルブ１９ｂ、２０ｂを備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックモジュール１９、２０はローダーモジュール１８及びトランスファモジュール１１の間において受渡されるウエハＷを一時的に載置するためのウエハ載置台１９ｃ、２０ｃを有する。
ローダーモジュール１８には、ロード・ロックモジュール１９、２０の他、例えば２５枚のウエハＷを収容する容器としてのフープ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）３７がそれぞれ載置される例えば３つのフープ載置台３８と、フープ３７から搬出されたウエハＷの位置をプリアライメントするオリエンタ３９とが接続されている。
ロード・ロックモジュール１９、２０は、ローダーモジュール１８の長手方向に沿う側壁に接続されると共にローダーモジュール１８を挟んで３つのフープ載置台３８と対向するように配置され、オリエンタ３９はローダーモジュール１８の長手方向に関する一端に配置される。
ローダーモジュール１８は、内部に配置された、ウエハＷを搬送するスカラ型デュアルアームタイプの搬送アーム４０と、各フープ載置台３８に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート４１とを有する。搬送アーム４０は、フープ載置台３８に載置されたフープ３７からウエハＷをロードポート４１経由で取り出し、該取り出したウエハＷをロード・ロックモジュール１９、２０やオリエンタ３９へ搬出入する。
また、基板処理システム１０は、ローダーモジュール１８の長手方向に関する一端に配置されたオペレーションパネル４２を備える。オペレーションパネル４２は、例えばＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）からなる表示部を有し、該表示部は基板処理システム１０の各構成要素の動作状況を表示する。
図３は、図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。
図３において、ウエハＷはシリコン基材５０の表面に形成された処理対象層としてのアモルファスカーボン膜５１と、アモルファスカーボン膜５１上に形成されたＳｉ−ＡＲＣ膜５２（中間層）と、Ｓｉ−ＡＲＣ膜５２上に形成されたフォトレジスト膜５３（マスク層）とを有する。
シリコン基材５０はシリコンからなる円板状の薄板であり、例えばＣＶＤ処理を施すことによって表面にアモルファスカーボン膜５１が形成される。アモルファスカーボン膜５１は下層レジスト膜として機能する。アモルファスカーボン膜５１上に、塗布処理等によって表面にＳｉ−ＡＲＣ膜５２が形成される。Ｓｉ−ＡＲＣ膜５２は、ハードマスク及び反射防止膜として機能する。すなわち、Ｓｉ−ＡＲＣ膜５２は或る特定の波長の光、例えば、フォトレジスト膜５３に向けて照射されるＡｒＦエキシマレーザ光を吸収する色素を含み、フォトレジスト膜５３を透過したＡｒＦエキシマレーザ光がＳｉ−ＡＲＣ膜５２で反射されて再びフォトレジスト膜５３に到達するのを防止する。フォトレジスト膜５３は、Ｓｉ−ＡＲＣ膜５２上に、例えばスピンコータ（図示省略）を用いて形成される。フォトレジスト膜５３はポジ型の感光性樹脂からなり、ＡｒＦエキシマレーザ光に照射されるとアルカリ可溶性に変質する。
このような構成のウエハＷに対し、所定のパターンに反転するパターンに対応したＡｒＦエキシマレーザ光がステッパー（図示省略）によってフォトレジスト膜５３に照射されて、フォトレジスト膜５３におけるＡｒＦエキシマレーザ光が照射された部分がアルカリ可溶性に変質する。その後、フォトレジスト膜５３に強アルカリ性の現像液が滴下されてアルカリ可溶性に変質した部分が除去される。これにより、フォトレジスト膜５３から所定のパターンに反転するパターンに対応した部分が取り除かれるため、ウエハＷ上には所定のパターンを呈する、例えば、ビアホールを形成する位置に開口部５４を有するフォトレジスト膜５３が残る。
ところで、半導体デバイスの小型化要求を満たすためには、小さい寸法、具体的には幅（ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）値）が２５〜３０ｎｍ程度の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。しかしながら、フォトリソグラフィで量産可能な最小寸法は例えば８０ｎｍ程度であるため、ウエハＷのエッチング処理において、半導体デバイスの小型化要求を満たす開口幅の開口部をエッチング対象膜に形成することは困難であった。
本発明者は、半導体デバイスの小型化要求を満たす開口幅の開口部をウエハＷに形成する方法を見出すために、各種実験を行ったところ、ウエハＷにおけるフォトレジスト膜に形成された開口部の開口幅を狭くするためにシュリンク処理を施した場合、開口部の側壁面だけでなく底部にもデポが堆積すること、底部に堆積したデポの厚さは側壁面に堆積したデポの厚さに対応して厚くなるので、初期開口幅の相違によって底部に堆積するデポ厚さも変動すること、及び開口部底部のデポ厚さが異なると同じエッチング処理を施しても底部堆積デポを同じように打ち抜くことができず、均一処理の妨げになるこという知見を得た。
そして、この知見に基づいて、種々検討を重ねたところ、開口部の側壁面にデポを堆積させ易いデポ性ガスと、開口部の側面方向には拡散しにくく、開口部底部をエッチングして底部へのデポの堆積を抑制する異方性エッチングガスを併用してプラズマ処理を施すことにより、フォトレジスト膜の開口部の開口幅を縮小させると共に、開口部底部へのデポの堆積を回避して開口部底部の膜に縮小した開口幅に対応した開口幅の開口部が形成されることを見出し、本発明に到達した。
図４は、本発明の第１の実施の形態における基板処理方法を示す工程図である。
図４において、まず、シリコン基材５０上に下層レジスト膜としてのアモルファスカーボン膜５１、ハードマスク及び反射防止膜として機能するＳｉ−ＡＲＣ膜５２及びフォトレジスト膜５３が順に積層され、フォトレジスト膜５３がＳｉ−ＡＲＣ膜５２の一部を開口幅、例えば６０ｎｍで露出させる開口部５４を有するウエハＷを準備する（図４（Ａ））。そして、このウエハＷをプロセスモジュール１２（図２参照）のチャンバ２２内に搬入し、載置台２３上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば２×１０Ｐａ（１５０ｍＴｏｒｒ）に設定する。また、ウエハＷの温度を、例えば６０℃に設定する。そして、シャワーヘッド２４の下層ガス供給部２９からＣＨＦ３ガスを流量２００ｓｃｃｍでチャンバ２２内へ供給すると共に、上層ガス供給部３０からＣＦ３Ｉガスを流量５０ｓｃｃｍでチャンバ２２内へ供給する。このときＣＨＦ３ガスとＣＦ３Ｉガスとの流量比は、４：１である。そして、載置台２３に７５０Ｗの高周波電力を励起電力として印加すると共に、３００Ｗの高周波電力をバイアス電力として印加する。また、シャワーヘッド２４に−３００Ｖの直流電圧を印加する。
このとき、ＣＨＦ３ガス及びＣＦ３Ｉガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図４（Ｂ））。ＣＨＦ３ガスから発生したイオンやラジカルはフォトレジスト膜５３の表面又は開口部５４の側壁面と衝突、反応し、当該部分にデポ５５を堆積して開口部５４の開口幅を狭くする。このとき、開口部の底部にもデポ５５が堆積し易くなるが、ＣＦ３Ｉガスから発生したイオンによる異方性エッチングによって該デポ５５は除去され、また、Ｓｉ−ＡＲＣ膜５２は、Ｓｉを含んでいるので、ＣＦ３Ｉガスから発生したイオンによってエッチングされ易い。従って、開口部５４の側壁面にデポを堆積させて開口幅を縮小しながら、開口部底部のＳｉ−ＡＲＣ膜５２がエッチングされる（シュリンクエッチングステップ）。このとき、開口部５４の側壁面へのデポの堆積速度と開口部底部のＳｉ−ＡＲＣ膜５２のエッチング速度とがバランスし、開口部５４の断面形状は下方ほど開口幅が小さいテーパ状になり、Ｓｉ−ＡＲＣ膜５２に、先端部がフォトレジスト膜５３の開口部５４の開口幅よりも縮小された開口幅の開口部が形成される（図４（Ｃ））。
Ｓｉ−ＡＲＣ膜５２は下層レジスト膜としてのアモルファスカーボン膜５１が露出するまでエッチングされ、Ｓｉ−ＡＲＣ膜５２には、開口幅が、例えば２７ｎｍに縮小された開口部が形成される。
このようにして、開口部５４の開口幅が縮小されると共に、Ｓｉ−ＡＲＣ膜５２がエッチングされたウエハＷをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入して載置台上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって、例えば２．６Ｐａ（２０ｍＴｏｒｒ）に設定する。そして、シャワーヘッド２４の下層ガス供給部からＯ２ガスを流量１８０ｓｃｃｍでチャンバ内へ供給すると共に、上層ガス供給部からＮ２ガス又はＣＯＳガスを流量２０ｓｃｃｍでチャンバ内へ供給する。そして、載置台２３に１０００Ｗの励起用電力を印加し、バイアス電力を０Ｗとする。このとき、Ｏ２ガス及びＮ２ガス（ＣＯＳガス）が処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図４（Ｄ））。これらのイオンやラジカルはアモルファスカーボン膜５１における、フォトレジスト膜５３及び開口部５４の側壁面に堆積したデポ５５、並びにＳｉ−ＡＲＣ膜５２によって覆われていない部分と衝突、反応し、当該部分をエッチングする。このとき、アモルファスカーボン膜５１はシリコン基材５０が露出するまでエッチングされ、アモルファスカーボン膜５１に、例えば開口幅が２５ｎｍの開口部が形成される。このとき、フォトレジスト膜５３及び該フォトレジスト膜５３の表面もしくは開口部５４の側壁面に堆積したデポ５５並びにＳｉ−ＡＲＣ膜５２が同時に除去される（図４（Ｅ））。
その後、ウエハＷをプロセスモジュール１３のチャンバから搬出し、本処理を終了する。
シュリンクされた開口幅の開口部５４を有するアモルファスカーボン膜５１を備えたウエハＷについては、別途、公知の方法によってエッチング処理が施され、目的とするパターン寸法の開口部を有するウエハＷが調製される。
本実施の形態によれば、シュリンクエッチングステップにおいて、デポ性ガスとして開口部５４の側壁面にデポ５５を堆積させ易いＣＨＦ３ガスを用い、且つ異方性エッチングガスとして底部へのデポの堆積を抑制し、下地層をエッチングし易いＣＦ３Ｉガスを用いたので、フォトレジスト膜５３の開口部５４の開口幅を縮小し、縮小した開口幅に基づいてＳｉ−ＡＲＣ膜５２のフォトレジスト膜５３及びデポ５５で覆われていない部分をエッチングすることができる。すなわち、開口部５４の開口幅を縮小させるシュリンク工程と、縮小した開口幅に基づいてＳｉ−ＡＲＣ膜５２をエッチングするエッチング工程を１ステップアプローチとして行うことができ、これによって、近年における半導体デバイス小型化の要請に応えることができると共に、ウエハＷの生産性が向上する。
本実施の形態において、Ｓｉ−ＡＲＣ膜５２はＳｉ成分を含んでいるので、Ｓｉ成分を含んでいない、例えばＢＡＲＣ膜よりもＣＦ３Ｉガスから生じるイオンによってエッチングされ易い。従って、開口部５４の側壁面にデポ５５が十分に堆積するよりも速くＳｉ−ＡＲＣ膜５２がエッチングされることになり、シュリンクエッチングステップ後の開口部５４の断面形状は、下方になるほど開口幅が小さいテーパ状となる。
ここで、Ｓｉ−ＡＲＣ膜５２に形成される開口部の開口幅は、フォトレジスト膜５３の開口部５４の側壁面に堆積するデポ５５の堆積速度に対する開口部５４の底部のＳｉ−ＡＲＣ膜５２のエッチング速度比によって決定される。すなわち、デポ性ガスであるＣＨＦ３ガスと異方性エッチングガスであるＣＦ３Ｉガスの混合比を調整してデポ５５の堆積速度に対する開口部５４の底部のＳｉ−ＡＲＣ膜５２のエッチング速度を制御し、これによって、Ｓｉ−ＡＲＣ膜５２に形成される開口部の開口幅をある程度調整することができる。本実施の形態においては、開口部５４の開口幅を縮小させてＳｉ−ＡＲＣ膜５２に縮小された開口幅の開口部を形成するために、ＣＨＦ３ガスの混合割合を、ＣＦ３Ｉガスの混合割合よりも大きくすることが好ましい。
本実施の形態において、シュリンクエッチングステップにおけるデポ性ガスは、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは０を含む整数）で表されるものであり、ＣＨＦ３が好適に用いられる。デポ性ガスとしては、ＣＨＦ３ガスの外、例えば、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、Ｃ５Ｆ８ガス、Ｃ４Ｆ６ガスを適用することもできる。
一方、異方性エッチングガスとしては、ＣＦ３Ｉガスが好適に使用される。ＣＦ３Ｉガスは、例えばＨＢｒガスよりも毒性が低いので、取り扱いが容易である。異方性エッチングガスとしては、ＣＦ３Ｉガスの外ＣＦ３Ｂｒガス、ＣＦ３Ａｔガス、ＨＩガス、ＨＢｒガス等を適用することができる。また、異方性エッチングガスにおけるハロゲン元素に代えて周期律表第１６属元素であって、Ｓ及びＳよりも原子量の大きい元素を適用することもできる。これらのハロゲン元素、周期律表の第１６類元素を含有するガスも、揮発性が低く、開口部の横方向には拡散しにくく、底部にデポを堆積させず、下地層をエッチングして抜くことができるプラズマを生じるガスであり、デポ性ガスと組み合わせて使用することができる。なお、異方性エッチングガスのプラズマは、揮発性が低く、カーボンと反応して何らかの結合膜を作って開口部５４の側面を保護し、且つイオン力によって開口部の底部方向に向かって拡散してＳｉ−ＡＲＣ膜５２をエッチングするものと考えられる。
本実施の形態において、シュリンクエッチングステップにおけるバイアス電力は、１００Ｗ〜５００Ｗである。バイアス電力が１００Ｗ未満であると、開口部底部のエッチング効果が不十分となる。一方、バイアス電力が５００Ｗを超えると、スパッタリングによってフォトレジスト膜５３が荒れてしまう。
本実施の形態において、エッチング処理時のチャンバ内圧力は、２．６Ｐａ（２０ｍＴｏｒｒ）乃至２×１０Ｐａ（１５０ｍＴｏｒｒ）、好ましくは１×１０Ｐａ（７５ｍＴｏｒｒ〜２×１０Ｐａ（１５０ｍＴｏｒｒ）である。処理圧力が、低すぎると基板表面が荒れる。一方、処理圧力が高すぎると、基板表面が摩耗される。
本実施の形態において、エッチング処理時のウエハＷの温度は、特に限定されるものではないが、２０℃〜１００℃である。
本実施の形態における処理対象層は、下層レジスト膜としてのアモルファスカーボン膜５１であったが、処理対象層はこれに限られず、例えばＳｉＯ２膜、ＴｉＮ膜であってもよい。
本実施の形態において、開口部５５の開口幅を縮小すると共にＳｉ−ＡＲＣ膜をエッチングするシュリンクエッチングステップとアモルファスカーボン膜５１をエッチングするエッチングステップを同一チャンバ内で連続して行うこともできる。
本実施の形態において、シュリンクエッチングステップの処理ガスとしてデポ性ガスと異方性エッチングガスとの混合ガスを用いたが、異方性エッチングガスと水素（Ｈ２）ガスとの混合ガスを用いることもできる。異方性エッチングガスとＨ２ガスとをプロセスモジュールのチャンバ内に供給すると、例えば、異方性エッチングガスとしてのＣＦ３Ｉガスの一部とＨ２ガスとが反応し、ＣＦ３Ｉガス中のＦ成分がＨＦとして引き抜かれ、ＣＦ３Ｉガスの一部は相対的にＦ成分が減少してデポ性ガスとして機能する。すなわち、ＣＦ３ＩガスとＨ２ガスとの反応生成ガス、及び未反応のＣＦ３Ｉガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生し、発生したイオンやラジカルによって、上記と同様のシュリンクエッチングステップを実行することができる。
次に、本発明の第２の実施の形態について説明する。
本実施の形態は、図３のウエハＷのフォトレジスト膜５３上に予めＣＦ系デポからなる犠牲膜を形成し、その後、第１の実施の形態と同様のシュリンクエッチングステップを行うものである。
図５は、本発明の第２の実施の形態における基板処理方法を示す工程図である。
図５において、まず、シリコン基材６０上に下層レジスト膜としてのアモルファスカーボン膜６１、ハードマスク及び反射防止膜として機能するＳｉ−ＡＲＣ膜６２及びフォトレジスト膜６３が順に積層され、フォトレジスト膜６３がＳｉ−ＡＲＣ膜６２の一部を開口幅、例えば６０ｎｍで露出させる開口部６４を有するウエハＷを準備する（図５（Ａ））。そして、このウエハＷをプロセスモジュール１２（図２参照）のチャンバ２２内に搬入し、載置台２３上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば２．６Ｐａ（２０ｍＴｏｒｒ）に設定する。そして、シャワーヘッド２４の下層ガス供給部２９からデポ性ガスとして、例えばＣ４Ｆ６ガスを流量、例えば３０ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に励起用電力として１０００Ｗ、バイアス電力として０Ｗを印加すると共に、シャワーヘッド２４に−６００Ｖの直流電圧を印加する。このとき、Ｃ４Ｆ６ガスが処理空間Ｓに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する（図４（Ｂ））。これらのイオンやラジカルはフォトレジスト膜６３の表面又は開口部６４底部等と衝突、反応し、当該部分にデポが堆積した犠牲膜６６を形成する（図５（Ｃ））。
このようにして、フォトレジスト膜６３上に犠牲膜６６が形成されたウエハＷに対し、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば２×１０Ｐａ（１５０ｍＴｏｒｒ）に設定する。また、ウエハＷの温度を、例えば５０℃に設定する。
そして、シャワーヘッド２４の下層ガス供給部２９からＣＨＦ３ガスを流量２００ｓｃｃｍでチャンバ２２内へ供給すると共に、上層ガス供給部３０からＣＦ３Ｉガスを流量５０ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に７５０Ｗの高周波電力を励起電力として印加すると共に、３００Ｗの高周波電力をバイアス電力として印加する。また、シャワーヘッド２４に−３００Ｖの直流電圧を印加する。
このとき、ＣＨＦ３ガス及びＣＦ３Ｉガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図５（Ｄ））。ＣＨＦ３ガスから発生したイオンやラジカルはフォトレジスト膜６３上の犠牲膜６６の表面又は開口部６４の側壁面と衝突、反応し、当該部分に犠牲膜６６と一体化したデポ６５を堆積して開口幅を狭くする。このとき開口部の底部にもデポ６５が堆積し易くなるが、ＣＦ３Ｉガスから発生したイオンは、開口部６４の側面方向には拡散しにくいので開口部６４の側壁面に堆積したデポに衝突せず、底方向に進行して底部へ堆積したデポに衝突して、該デポを除去すると共に下地層である犠牲層６６及びＳｉ−ＡＲＣ膜６２をエッチングする。
すなわち、ＣＨＦ３ガスから発生したイオンやラジカルは、ＣＦ３Ｉガスから発生したイオンと協働して、開口部６４の開口幅をシュリンクしながら、フォトレジスト膜６３上及びフォトレジスト膜６３の開口部側壁面に堆積したデポ６５によって覆われていない開口部底部の犠牲膜６６及びＳｉ−ＡＲＣ膜６２をエッチングする（シュリンクエッチングステップ）。
このとき、Ｓｉ−ＡＲＣ膜６２のエッチング速度は、例えばＳｉ成分を含まないＢＡＲＣ膜よりも速いので、予め犠牲膜６６が形成されていないと、デポ６５の堆積により開口部６４の開口幅が縮小するよりも速く、Ｓｉ−ＡＲＣ膜６２がエッチングによって打ち抜かれて開口部断面がテーパ上になる虞があるが、本実施の形態においては、予めフォトレジスト膜６３の表面に犠牲膜６６を形成しているので、この犠牲膜６６によって開口部６４底部のエッチング速度が遅くなり、これによって、開口部６４の側壁にデポを堆積しながら開口部底部の犠牲膜６６及びＳｉ−ＡＲＣ膜６２がエッチングされる。従って、犠牲膜６６及びＳｉ−ＡＲＣ膜６２のエッチングが終了した時点で所定幅に縮小されたほぼ垂直形状を呈する開口部６４がＳｉ−ＡＲＣ膜６２に形成される（図５（Ｅ））。
このようにして、開口部６４の開口幅が縮小されると共に、Ｓｉ−ＡＲＣ膜６２がエッチングされたウエハＷをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入し、以下、上述した第１の実施の形態と同様に、Ｓｉ−ＡＲＣ膜６２をハードマスクとしてアモルファスカーボン膜６１をエッチングして該アモルファスカーボン膜６１におけるＳｉ−ＡＲＣ膜６２、並びにフォトレジスト膜６３及び該フォトレジスト膜６３の開口部に堆積したデポ６５によって覆われていない部分をエッチングする。このとき、フォトレジスト膜６３及び該フォトレジスト膜６３に堆積したデポ６５並びにＳｉ−ＡＲＣ膜６２は全てアッシングされる（図５（Ｆ））。アモルファスカーボン膜６１には、例えば開口幅３０ｎｍの開口部が形成される。なお、縮小された開口幅の開口部６４が形成されたアモルファスカーボン膜６１を備えたウエハＷについては、別途、公知の方法によってエッチング処理が施され、目的とする寸法の開口部を有するウエハＷが調製される。
本実施の形態によれば、開口部６４の開口幅を縮小させると共に開口部６４の底部のＳｉ−ＡＲＣ膜６２をエッチングするシュリンクエッチングステップを実行する前に、予めフォトレジスト膜６３の表面にＣＦ系デポからなる犠牲膜６６を形成しておくことにより、その後のシュリンクエッチングステップにおける開口部６４の開口幅を縮小させるデポ堆積速度と、開口部６４の底部をエッチングするエッチング速度を調和させることができ、これによって、開口幅が縮小された開口部であって処理対象膜に転写するための開口部を、中間層であるＳｉ−ＡＲＣ膜６２に形成することができ、近年における半導体デバイスの小型化の要請に応えることができる。また、ウエハＷの生産性を向上させることができる。
また、本実施の形態によれば、上記第１の実施の形態と異なり、Ｓｉ−ＡＲＣ膜６２に形成される開口部の開口幅がテーパ状にならず、上部（トップ）及び下部（ボトム）の開口幅がほぼ均一の開口部となるので、この開口部の開口パターンに基づいてボーイング形状のない、ほぼ垂直形状を呈する開口パターンを処理対象層であるアモルファスカーボン膜６１及びシリコン基材６０に転写することができる。
本実施の形態において、シュリンクエッチングステップに先立って、予め形成される犠牲膜６６の厚さを調整することにより、フォトレジスト膜６３の開口部６４の開口幅に対するＳｉ−ＡＲＣ膜６２に形成される開口部の開口幅の比率、すなわち開口幅のシュリンク率を調整することができる。
本実施の形態において、犠牲膜形成ステップ及びシュリンクエッチングステップにおけるデポ性ガスは、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは０を含む整数）で表されるものであり、例えば、ＣＨＦ３ガス、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、Ｃ５Ｆ８ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガスを適用することができる。シュリンクエッチングステップにおけるデポ性ガスとしては、ＣＨＦ３ガスが好適に用いられる。
本実施の形態において、異方性エッチングガスは、臭素（Ｂｒ）又は臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素、炭素及びフッ素を含むガスであり、なかでもＣＦ３Ｉガス又はＣＦ３Ｂｒガスが好適に用いられる。その他の異方性エッチングガスとしては、ＣＦ３Ａｔガス、ＨＩガス、ＨＢｒガス等を適用することができる。また、異方性エッチングガスにおけるハロゲン元素に代えて周期律表第１６属元素であって、Ｓ及びＳよりも分子量の大きい元素を適用することもできる。
本実施の形態において、フォトレジスト膜６３の開口部６４の側壁にデポを堆積させる速度に対する開口部６４の底部の犠牲膜６６及びＳｉ−ＡＲＣ膜６２をエッチングするエッチング速度の比は、デポ性ガスと異方性エッチングガスとの混合比に依存する。従って、主として開口部の開口幅を縮小させたいシュリンクエッチングステップの前半は、異方性エッチングガスの混合割合よりもデポ性ガスの混合割合を大きくすることが好ましい。一方、縮小した開口幅の開口部をＳｉ−ＡＲＣ膜６２に形成するエッチングを主として行いたいシュリンクエッチングステップの後半においては、デポ性ガスの混合割合よりも異方性エッチングガスの混合割合を大きくすることが好ましい。なお、シュリンクエッチングステップを、ガス混合比を変化させて２段階で行うようにしてもよい。
本実施の形態において、エッチング処理時のバイアス電力は、１００Ｗ〜５００Ｗである。バイアス電力が１００Ｗ未満であると、開口部６４の底部エッチング効果が不十分となる。一方、バイアス電力が５００Ｗを超えると、スパッタリングによってフォトレジスト膜６３が荒れてしまう。
本実施の形態において、エッチング処理時のチャンバ内圧力は、２．６Ｐａ（２０ｍＴｏｒｒ）乃至２×１０Ｐａ（１５０ｍＴｏｒｒ）、好ましくは１×１０Ｐａ（７５ｍＴｏｒｒ〜２×１０Ｐａ（１５０ｍＴｏｒｒ）である。処理圧力が、低すぎると基板表面が荒れる。一方、処理圧力が高すぎると、基板表面が摩耗される。また、エッチング処理時のウエハＷの温度は、特に限定されるものではないが、例えば２０℃〜１００℃である。
また、本実施の形態における処理対象層は、下層レジスト膜としてのアモルファスカーボン膜６１であったが、処理対象層はこれに限られず、例えばＳｉＯ２膜、ＴｉＮ膜であってもよい。
本実施の形態において、開口部５５の開口幅を縮小すると共にＳｉ−ＡＲＣ膜６２をエッチングするシュリンクエッチングステップと、アモルファスカーボン膜６１をエッチングしつつ、その上層の膜をアッシングするステップを同一チャンバ内で連続して行うこともできる。
本実施の形態において、シュリンクエッチングステップにおける処理ガスとして、デポ性ガスと異方性エッチングガスとの混合ガスを用いたが、第１の実施の形態と同様、デポ性ガスに代えてＨ２ガスを用い、異方性エッチングガスとＨ２ガスとの混合ガスによってシュリンクエッチングステップを行うようにしてもよい。
上述した各実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）を含むＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
１０ 基板処理システム
１２，１３，１４ プロセスモジュール
５０、６０ シリコン基材
５１、６１ アモルファスカーボン膜（下層レジスト膜）
５２、６２ Ｓｉ−ＡＲＣ膜
５３、６３ フォトレジスト膜
５４、６４ 開口部
５５、６５ デポ
６６ 犠牲膜

Claims (7)

  1. 処理対象層、中間層及びマスク層が順に積層され、前記中間層がＳｉ−ＡＲＣ膜からなり、前記マスク層は、前記Ｓｉ−ＡＲＣ膜の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
    デポ性ガスと異方性エッチングガスとの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の側壁面にデポを堆積させる開口幅縮小ステップと、前記開口部の底部を形成する前記Ｓｉ−ＡＲＣ膜をエッチングするエッチングステップを１ステップで行うシュリンクエッチングステップを有し、
    前記デポ性ガスは、ＣＨＦ ３ ガスであり、
    前記異方性エッチングガスは、臭素（Ｂｒ）もしくは臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素又は周期律表第１６族元素であって、硫黄（Ｓ）もしくは硫黄（Ｓ）よりも原子番号が大きい元素を含むガスであることを特徴とする基板処理方法。
  2. 処理対象層、中間層及びマスク層が順に積層され、前記中間層がＳｉ−ＡＲＣ膜からなり、前記マスク層は、前記Ｓｉ−ＡＲＣ膜の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
    デポ性ガスから生成されたプラズマによって、前記マスク層の表面及び前記マスク層の前記開口部の底部に犠牲膜を形成する犠牲膜形成ステップと、
    デポ性ガスと異方性エッチングガスとの混合ガスから生成されたプラズマによって、前記マスク層の前記開口部の側壁面にデポを堆積させる開口幅縮小ステップと、前記開口部の底部を形成する前記犠牲膜及び前記Ｓｉ−ＡＲＣ膜をエッチングするエッチングステップを１ステップで行うシュリンクエッチングステップを有し、
    前記犠牲膜形成ステップにおける前記デポ性ガスは、一般式Ｃ ｘ Ｈ ｙ Ｆ ｚ （ｘ、ｙ、ｚは、０又は正の整数）で表わされるガスであり、
    前記シュリンクエッチングステップにおける前記デポ性ガスは、ＣＨＦ ３ ガスであり、
    前記異方性エッチングガスは、臭素（Ｂｒ）もしくは臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素又は周期律表第１６族元素であって、硫黄（Ｓ）もしくは硫黄（Ｓ）よりも原子番号が大きい元素を含むガスであることを特徴とする基板処理方法。
  3. 前記異方性エッチングガスは、ＣＦ３Ｉガス、ＣＦ３Ｂｒガス、ＨＩガス又はＨＢｒガスであることを特徴とする請求項１又は２に記載の基板処理方法。
  4. 前記シュリンクエッチングステップにおいて、前記デポ性ガスとして水素（Ｈ２）ガスを用いることを特徴とする請求項１乃至３のいずれか１項に記載の基板処理方法。
  5. 前記シュリンクエッチングステップにおいて、前記デポ性ガスと前記異方性エッチングガスとの混合比を調整して前記マスク層の前記開口部側壁面へのデポ堆積速度に対する前記開口部の底部を形成する膜のエッチング速度比を制御することを特徴とする請求項１乃至４のいずれか１項に記載の基板処理方法。
  6. 前記シュリンクエッチングステップにおいて、前記水素ガスと前記異方性エッチングガスとの混合比を調整して前記マスク層の前記開口部側壁面へのデポ堆積速度に対する前記開口部の底部を形成する膜のエッチング速度比を制御することを特徴とする請求項４に記載の基板処理方法。
  7. 前記シュリンクエッチングステップによって開口幅が縮小された前記マスク層の開口部に対応する開口部が設けられた前記Ｓｉ−ＡＲＣ膜の開口部を前記処理対象層に転写する処理対象層エッチングステップを有することを特徴とする請求項１乃至６のいずれか１項に記載の基板処理方法。
JP2009038046A 2009-02-20 2009-02-20 基板処理方法 Active JP5180121B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009038046A JP5180121B2 (ja) 2009-02-20 2009-02-20 基板処理方法
US12/709,016 US8642483B2 (en) 2009-02-20 2010-02-19 Substrate processing with shrink etching step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009038046A JP5180121B2 (ja) 2009-02-20 2009-02-20 基板処理方法

Publications (2)

Publication Number Publication Date
JP2010192825A JP2010192825A (ja) 2010-09-02
JP5180121B2 true JP5180121B2 (ja) 2013-04-10

Family

ID=42631354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009038046A Active JP5180121B2 (ja) 2009-02-20 2009-02-20 基板処理方法

Country Status (2)

Country Link
US (1) US8642483B2 (ja)
JP (1) JP5180121B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5357710B2 (ja) * 2009-11-16 2013-12-04 東京エレクトロン株式会社 基板処理方法，基板処理装置，プログラムを記録した記録媒体
CN103915321A (zh) * 2013-01-06 2014-07-09 中国科学院微电子研究所 半导体结构及其制造方法
DE112015004272T5 (de) * 2014-09-19 2017-06-01 Semiconductor Energy Laboratory Co., Ltd. Herstellungsverfahren der Halbleitervorrichtung
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US9679850B2 (en) * 2015-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating semiconductor structure
JP6608332B2 (ja) * 2016-05-23 2019-11-20 東京エレクトロン株式会社 成膜装置
US10679891B2 (en) * 2017-06-30 2020-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnect structures using a vacuum environment
US10276378B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming funnel-like opening for semiconductor device structure
US10872761B2 (en) * 2018-06-25 2020-12-22 Mattson Technology Inc. Post etch defluorination process
US10991583B2 (en) 2018-09-28 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned litho etch process patterning method
JP6921799B2 (ja) * 2018-11-30 2021-08-18 東京エレクトロン株式会社 基板処理方法および基板処理システム
CN113614891A (zh) * 2019-03-22 2021-11-05 中央硝子株式会社 干蚀刻方法及半导体装置的制造方法
WO2024052774A1 (ja) * 2022-09-08 2024-03-14 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
JP3115715B2 (ja) 1992-11-12 2000-12-11 三菱電機株式会社 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US5759746A (en) * 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US6069091A (en) * 1997-12-29 2000-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method
US6890859B1 (en) * 2001-08-10 2005-05-10 Cypress Semiconductor Corporation Methods of forming semiconductor structures having reduced defects, and articles and devices formed thereby
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
ITMI20020931A1 (it) * 2002-05-02 2003-11-03 St Microelectronics Srl Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
US6797610B1 (en) * 2002-12-11 2004-09-28 International Business Machines Corporation Sublithographic patterning using microtrenching
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
JP2004325653A (ja) * 2003-04-23 2004-11-18 Fujitsu Ltd 微細パターン形成方法、磁気記録装置の製造方法、及び、微細パターン形成装置
US7501350B2 (en) * 2004-11-05 2009-03-10 Tokyo Electron Limited Plasma processing method
KR100632658B1 (ko) 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US20070197040A1 (en) * 2006-02-23 2007-08-23 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US7883631B2 (en) * 2006-03-07 2011-02-08 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP5011782B2 (ja) * 2006-03-28 2012-08-29 東京エレクトロン株式会社 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
JP2008197526A (ja) * 2007-02-15 2008-08-28 Renesas Technology Corp 微細パターンの形成方法、パターン保護材料と半導体装置
US7838432B2 (en) * 2007-04-16 2010-11-23 Applied Materials, Inc. Etch process with controlled critical dimension shrink
JP2009076555A (ja) * 2007-09-19 2009-04-09 Panasonic Corp 多層レジストとその加工方法及び多層レジストを用いたエッチング方法
JP5248902B2 (ja) * 2007-10-11 2013-07-31 東京エレクトロン株式会社 基板処理方法
JP2009123866A (ja) * 2007-11-14 2009-06-04 Nec Electronics Corp 半導体装置の製造方法、および被エッチング膜の加工方法
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction
US7888267B2 (en) * 2008-02-01 2011-02-15 Tokyo Electron Limited Method for etching silicon-containing ARC layer with reduced CD bias
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
JP5102720B2 (ja) * 2008-08-25 2012-12-19 東京エレクトロン株式会社 基板処理方法
JP5107842B2 (ja) * 2008-09-12 2012-12-26 東京エレクトロン株式会社 基板処理方法
US9018098B2 (en) * 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
US8084347B2 (en) * 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
US8023310B2 (en) * 2009-01-14 2011-09-20 Sandisk 3D Llc Nonvolatile memory cell including carbon storage element formed on a silicide layer

Also Published As

Publication number Publication date
US20100216314A1 (en) 2010-08-26
JP2010192825A (ja) 2010-09-02
US8642483B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
JP5180121B2 (ja) 基板処理方法
KR101549264B1 (ko) 기판 처리 방법
JP5102720B2 (ja) 基板処理方法
JP5248902B2 (ja) 基板処理方法
US20070264830A1 (en) Pitch reduction
CN101779277B (zh) 用于蚀刻设在反射层下方的介电层的方法和设备
JP2010283213A (ja) 基板処理方法
JP5524362B2 (ja) 基板処理方法
JP2014225501A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP5604063B2 (ja) 基板処理方法及び記憶媒体
JP5107842B2 (ja) 基板処理方法
KR101699547B1 (ko) 기판 처리 방법 및 기억 매체
JP6415636B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP5484363B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130110

R150 Certificate of patent or registration of utility model

Ref document number: 5180121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250