KR101549264B1 - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR101549264B1
KR101549264B1 KR1020090062557A KR20090062557A KR101549264B1 KR 101549264 B1 KR101549264 B1 KR 101549264B1 KR 1020090062557 A KR1020090062557 A KR 1020090062557A KR 20090062557 A KR20090062557 A KR 20090062557A KR 101549264 B1 KR101549264 B1 KR 101549264B1
Authority
KR
South Korea
Prior art keywords
gas
opening
film
etching
delete delete
Prior art date
Application number
KR1020090062557A
Other languages
English (en)
Other versions
KR20100007763A (ko
Inventor
마사노부 혼다
히로노부 이치카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100007763A publication Critical patent/KR20100007763A/ko
Application granted granted Critical
Publication of KR101549264B1 publication Critical patent/KR101549264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene

Abstract

본 발명의 과제는, 처리 대상의 기판에 대해, 반도체 디바이스의 소형화 요구를 만족시키는 치수의 개구부로서, 에칭 대상막에 전사하기 위한 개구부를 마스크막 또는 중간막에 형성하는 기판 처리 방법을 제공하는 것이다. 해결 수단으로서, 실리콘 기재(50) 상에 아모퍼스 카본막(51), SiON막(52), 반사 방지막(53) 및 포토 레지스트층(54)이 차례로 적층되고, 포토 레지스트층(54)은, 반사 방지막(53)의 일부를 노출시키는 개구부(55)를 갖는 웨이퍼(Q)에 있어서, 가스 부착 계수(S)가, S= 0.1 내지 1.0의 증착성 가스인 CHF3으로부터 생성된 플라즈마에 의해 포토 레지스트막(54)의 개구부(55)의 측벽면에 증착물(66)을 퇴적시켜서 개구부(55)의 개구폭을 소정폭으로 축소시키는 개구폭 축소 단계를 갖는다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 기판 처리 방법에 관한 것으로, 특히 처리 대상층, 중간층, 마스크층이 차례로 적층된 기판을 처리하는 기판 처리 방법에 관한 것이다.
실리콘 기재 상에 CVD 처리 등에 의해 형성된 불순물을 포함하는 산화막, 예를 들면 TEOS(Tetra Ethyl Ortho Silicate)막, 도전막, 예를 들면 TiN막, 반사 방지막(BARC막) 및 포토 레지스트막이 차례로 적층된 반도체 디바이스용의 웨이퍼가 알려져 있다(예컨대, 특허문헌 1 참조). 포토 레지스트막은 포토리소그래피에 의해 소정의 패턴으로 형성되고, 반사 방지막 및 도전막의 에칭시에, 마스크로서 기능한다.
최근, 반도체 디바이스의 소형화가 진행되는 가운데, 전술한 것과 같은 웨이퍼의 표면에 있어서의 회로 패턴을 보다 미세하게 형성할 필요가 발생하고 있다. 이러한 미세한 회로 패턴을 형성하기 위해서는, 반도체 디바이스의 제조 과정에 있어서, 포토 레지스트막에 있어서의 패턴의 최소 치수를 작게 하고, 작은 치수의 개구부(비어홀이나 트렌치)를 에칭 대상 막에 형성할 필요가 있다.
특허문헌 1 : 일본 특허 공개 제 2006-190939 호 공보
그러나, 포토 레지스트막에 있어서의 패턴의 최소 치수는 포토리소그래피로 현상 가능하게 되는 최소 치수에 의해 규정되지만, 초점 거리의 편차 등으로 인해 포토리소그래피로 양산 가능한 최소 치수에는 한계가 있다. 예를 들면, 포토리소그래피로 양산 가능한 최소 치수는 약 80nm이다. 한편, 반도체 디바이스의 소형화 요구를 만족시키는 가공 치수는 30nm 정도이다.
이와 같이, 반도체 디바이스의 소형화 요구 치수는 점점 작아지고, 소형화 요구를 만족시키는 치수의 개구부를 에칭 대상의 막에 형성하기 위한 기술의 개발이 요구되고 있다.
본 발명의 목적은 처리 대상의 기판에 대해, 반도체 디바이스의 소형화 요구를 만족시키는 치수의 개구부로서, 에칭 대상막에 전사하기 위한 개구부를 마스크막 또는 중간막에 형성하는 기판 처리 방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 제 1 태양에 기재된 기판 처리 방법은, 처리 대상층, 중간층 및 마스크층이 차례로 적층되고, 상기 마스크층은 상기 중간층의 일부를 노출시키는 개구부를 갖는 기판을 처리하는 기판 처리 방법으로서, 가스 부착 계수(S)가, S= 0.1 내지 1.0의 증착성 가스로부터 생성된 플라즈마에 의해 상기 마스크층의 상기 개구부의 측벽면에 증착물(deposit)을 퇴적시켜서 상기 개구부의 개구폭을 축소시키는 개구폭 축소 단계를 갖는 것을 특징으로 한다.
제 2 태양에 기재된 기판 처리 방법은, 제 1 태양에 기재된 기판 처리 방법에 있어서, 상기 증착성 가스는 일반식 CxHyFz(x, y, z는 0 또는 양의 정수)로 표시되는 가스인 것을 특징으로 한다. 여기에서, C는 탄소, H는 수소, F는 불소이다.
제 3 태양에 기재된 기판 처리 방법은, 제 2 태양에 기재된 기판 처리 방법에 있어서, 상기 증착성 가스는 CHF3 가스인 것을 특징으로 한다.
제 4 태양에 기재된 기판 처리 방법은, 제 1 태양 내지 제 3 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 개구폭 축소 단계에 있어서, 상기 기판에 100W 내지 500W의 바이어스 전력을 인가시키는 것을 특징으로 한다.
제 5 태양에 기재된 기판 처리 방법은, 제 1 태양 내지 제 4 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 개구폭 축소 단계에 있어서의 처리 시간은 0.5분 내지 3분인 것을 특징으로 한다.
제 6 태양에 기재된 기판 처리 방법은, 제 1 태양 내지 제 5 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 개구폭 축소 단계는 상기 마스크층의 상기 개구부의 개구폭을 상기 증착성 가스의 가스 부착 계수(S)의 수치에 대응하는 소정값으로 수렴시키는 것을 특징으로 한다.
제 7 태양에 기재된 기판 처리 방법은, 제 1 태양 내지 제 6 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 개구폭 축소 단계는 상기 마스크층의 상기 개구부의 개구폭을 축소시킴과 동시에, 상기 마스크층에 형성된 개구부의 개구폭의 편차를 흡수해서 편차를 작게 하는 것을 특징으로 한다.
제 8 태양에 기재된 기판 처리 방법은, 제 1 태양 내지 제 7 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 개구폭 축소 단계에 의해 개구폭이 축소된 상기 마스크층의 개구부를 상기 처리 대상층에 전사하는 처리 대상층 에칭 단계를 갖는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 제 9 태양에 기재된 기판 처리 방법은, 처리 대상층, 중간층 및 마스크층이 차례로 적층되고, 상기 마스크층은 상기 중간층의 일부를 노출시키는 개구부를 갖는 기판을 처리하는 기판 처리 방법으로서, 증착성 가스와 이방성 에칭 가스의 혼합 가스로 생성된 플라즈마에 의해 상기 마스크층의 상기 개구부의 측벽면에 증착물을 퇴적시키는 개구폭 축소 단계와, 상기 개구부의 바닥부를 형성하는 상기 중간층을 에칭하는 에칭 단계를 1단계로 실행하는 슈링크 에칭(shrink etching) 단계를 갖는 것을 특징으로 한다.
제 10 태양에 기재된 기판 처리 방법은, 제 9 태양에 기재된 기판 처리 방법에 있어서, 상기 증착성 가스는 일반식 CxHyFz(x, y, z는, 0 또는 양의 정수)로 표시되는 가스인 것을 특징으로 한다. 여기에서, C는 탄소, H는 수소, F는 불소이다.
제 11 태양에 기재된 기판 처리 방법은, 제 10 태양에 기재된 기판 처리 방법에 있어서, 상기 증착성 가스는 CHF3 가스인 것을 특징으로 한다.
제 12 태양에 기재된 기판 처리 방법은, 제 9 태양 내지 제 11 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 이방성 에칭 가스는 상기 증착성 가스보다도 분자량이 큰 가스이며, 브롬(Br) 또는 브롬(Br)보다도 원자 번호가 큰 할로겐 원소 또는 주기율표 제 16족 원소이며, 유황(S) 또는 유황(S)보다도 원자 번호가 큰 원소를 포함하는 가스인 것을 특징으로 한다.
제 13 태양에 기재된 기판 처리 방법은, 제 12 태양에 기재된 기판 처리 방법에 있어서, 상기 이방성 에칭 가스는 CF3I 가스, CF3Br 가스, HI 가스 또는 HBr 가스인 것을 특징으로 한다.
제 14 태양에 기재된 기판 처리 방법은, 제 9 태양 내지 제 13 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 슈링크 에칭 단계에 있어서의 상기 증착성 가스와 상기 이방성 에칭 가스의 혼합비는 6:1 내지 1:1인 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 제 15 태양에 기재된 기판 처리 방법은, 처리 대상층, 중간층 및 마스크층이 차례로 적층되고, 상기 마스크층은 상기 중간층의 일부를 노출시키는 개구부를 갖는 기판을 처리하는 기판 처리 방법으로서, 이방성 에칭 가스와 수소 가스의 혼합 가스로 생성된 플라즈마에 의해 상기 마스크층의 상기 개구부의 측벽면에 증착물을 퇴적시키는 개구폭 축소 단계와, 상기 개구부의 바닥부를 형성하는 상기 중간층을 에칭하는 에칭 단계를 1단계로 실행하는 슈링크 에칭 단계를 갖는 것을 특징으로 한다.
제 16 태양에 기재된 기판 처리 방법은, 제 15 태양에 기재된 기판 처리 방법에 있어서, 상기 이방성 에칭 가스는 브롬(Br) 또는 브롬(Br)보다도 원자 번호가 큰 할로겐 원소, 탄소 및 불소를 포함하는 가스인 것을 특징으로 한다.
제 17 태양에 기재된 기판 처리 방법은, 제 16 태양에 기재된 기판 처리 방법에 있어서, 상기 이방성 에칭 가스는 CF3I 가스 또는 CF3Br 가스인 것을 특징으로 한다.
제 18 태양에 기재된 기판 처리 방법은, 제 15 태양 내지 제 17 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 슈링크 에칭 단계에 있어서의 상기 이방성 에칭 가스와 상기 수소 가스의 혼합비는 4:1 내지 2:3인 것을 특징으로 한다.
제 19 태양에 기재된 기판 처리 방법은, 제 9 태양 내지 제 18 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 슈링크 에칭 단계에서, 상기 기판에 100W 내지 500W의 바이어스 전력을 인가하는 것을 특징으로 한다.
제 20 태양에 기재된 기판 처리 방법은, 제 9 태양 내지 제 19 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 슈링크 에칭 단계에서, 상기 기판을 수용하는 챔버 내 압력을 2.6Pa(20mTorr) 내지 2×10Pa(150mTorr)로 조정하는 것을 특징으로 한다.
제 21 태양에 기재된 기판 처리 방법은, 제 9 태양 내지 제 20 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 슈링크 에칭 단계에서, 에칭되는 상기 중간층은 상기 마스크층의 하방에 적층된 반사 방지막 및 실리콘 함유막, 반사 방지막 및 금속막 또는 실리콘 함유 유기막인 것을 특징으로 한다.
제 22 태양에 기재된 기판 처리 방법은, 제 9 태양 내지 제 21 태양 중 어느 하나에 기재된 기판 처리 방법에 있어서, 상기 슈링크 에칭 단계에 의해 상기 개구폭이 축소된 상기 마스크층의 개구부에 대응하는 개구부를 갖는 상기 중간층의 개구부를 상기 처리 대상층에 전사하는 처리 대상층 에칭 단계를 갖는 것을 특징으로 한다.
제 1 태양에 기재된 기판 처리 방법에 의하면, 가스 부착 계수(S)가 S= 0.1 내지 1.0의 증착성 가스로 생성된 플라즈마에 의해 마스크층의 개구부의 측벽면에 증착물을 퇴적시켜서 개구부의 개구폭을 축소시키는 개구폭 축소 단계를 갖기 때문에, 마스크층에 반도체 디바이스의 소형화 요구를 만족시키는 치수의 개구부를 갖는, 에칭 대상막에 전사하기 위한 개구 패턴을 형성할 수 있다.
제 2 태양에 기재된 기판 처리 방법에 의하면, 증착성 가스가 일반식 CxHyFz(x, y, z는, 0 또는 양의 정수)로 표시되는 가스이므로, 마스크층의 개구부의 측벽면에 가스 부착 계수(S)에 따른 두께의 증착물을 퇴적시켜서 개구폭을 축소시킬 수 있다.
제 3 태양에 기재된 기판 처리 방법에 의하면, 증착성 가스가 CHF3 가스이므로, 마스크층의 개구부의 측벽면에 증착물을 퇴적시켜서 개구폭을 예를 들면, 20nm 정도로 축소할 수 있다.
제 4 태양에 기재된 기판 처리 방법에 의하면, 개구폭 축소 단계에 있어서, 기판에 100W 내지 500W의 바이어스 전력을 인가시키므로, 알맞은 바이어스 전력에 의해 개구부 측벽면에의 증착물 부착을 효율적으로 실행할 수 있다.
제 5 태양에 기재된 기판 처리 방법에 의하면, 개구폭 축소 단계에 있어서의 처리 시간을 0.5분 내지 3분으로 하였으므로, 필요 최소한의 처리 시간으로 마스크층의 개구부의 개구폭을 축소할 수 있다.
제 6 태양에 기재된 기판 처리 방법에 의하면, 개구폭 축소 단계가 마스크층의 개구부의 개구폭을 증착성 가스의 가스 부착 계수(S)의 수치에 대응하는 소정값으로 수렴시키므로, 가스 부착 계수(S)에 근거해서 적용하는 증착성 가스를 선택함으로써, 개구부의 개구폭을 원하는 개구폭으로 조정할 수 있다.
제 7 태양에 기재된 기판 처리 방법에 의하면, 개구폭 축소 단계가 마스크층의 개구부의 개구폭을 축소시킴과 동시에, 마스크층에 형성된 개구부의 개구폭의 편차를 흡수해서 편차를 작게하기 때문에, 종래에서는 문제로 삼지 않았던 개구폭의 편차를 흡수해서 반도체 디바이스의 소형화 요구에 대응할 수 있다.
제 8 태양에 기재된 기판 처리 방법에 의하면, 개구폭 축소 단계에 의해 개구폭이 축소된 마스크층의 개구부를 처리 대상층에 전사하는 처리 대상층 에칭 단계를 갖기 때문에, 반도체 디바이스의 소형화 요구를 만족시키는 치수의 개구부를 처치 대상층에 전사할 수 있다.
제 9 태양에 기재된 기판 처리 방법에 의하면, 증착성 가스와 이방성 에칭 가스의 혼합 가스로 생성된 플라즈마에 의해 마스크층의 개구부의 측벽면에 증착물을 퇴적시키는 개구폭 축소 단계와, 개구부의 바닥부를 형성하는 중간층을 에칭하는 에칭 단계를 1단계로 실행하는 슈링크 에칭 단계를 갖기 때문에, 중간층에, 반도체 디바이스의 소형화 요구를 만족시키는 치수의 개구부를 갖는, 처리 대상층에 전사하기 위한 개구 패턴을 형성할 수 있다.
제 10 태양에 기재된 기판 처리 방법에 의하면, 증착성 가스를 일반식 CxHyFz(x, y, z는, 0 또는 양의 정수)로 표시되는 가스로 하였으므로, 마스크층의 개구부의 측벽면에 가스 부착 계수(S)에 따른 두께의 증착물을 퇴적시켜서 개구폭을 축소시킬 수 있다.
제 11 태양에 기재된 기판 처리 방법에 의하면, 증착성 가스를 CHF3 가스로 하였으므로, 마스크층의 개구부의 측벽면에 증착물을 퇴적시켜서 개구폭을 예를 들면, 20nm 내지 25nm 정도로 축소할 수 있다.
제 12 태양에 기재된 기판 처리 방법에 의하면, 이방성 에칭 가스를, 증착성 가스보다도 분자량이 큰 가스이며, 브롬(Br) 또는 브롬(Br)보다도 원자 번호가 큰 할로겐 원소 또는 주기율표 제 16족 원소이며, 유황(S) 또는 유황(S)보다도 원자 번호가 큰 원소를 포함하는 가스로 하였으므로, 이방성 에칭 가스로부터 생성된 플라즈마를 개구부 바닥부에 도달시킬 수 있고, 또한 바닥부에의 증착물의 퇴적을 억제하면서, 예를 들면 중간막을 에칭할 수 있다.
제 13 태양에 기재된 기판 처리 방법에 의하면, 이방성 에칭 가스를 CF3I 가스, CF3Br 가스, HI 가스 또는 HBr 가스로 하였으므로, 바닥부에의 증착물의 퇴적 억제 효과 및 중간막 에칭 효과가 향상된다.
제 14 태양에 기재된 기판 처리 방법에 의하면, 슈링크 에칭 단계에 있어서의 증착성 가스와 이방성 에칭 가스의 혼합비를 6:1 내지 1:1로 하였으므로, 개구부 측벽에 증착물을 퇴적시켜서 개구폭을 축소하는 동시에, 개구부 바닥부에의 증착물 부착을 방지해서 개구부 바닥부의 중간막을 에칭할 수 있다.
제 15 태양에 기재된 기판 처리 방법에 의하면, 이방성 에칭 가스와 수소 가스의 혼합 가스로 생성된 플라즈마에 의해 마스크층의 개구부의 측벽면에 증착물을 퇴적시키는 개구폭 축소 단계와, 개구부의 바닥부를 형성하는 중간층을 에칭하는 에칭 단계를 1단계로 실행하는 슈링크 에칭 단계를 갖기 때문에, 이방성 에칭 가스와 수소 가스의 반응에 의해 생성된 가스에 의한 증착물 퇴적 작용과, 이방성 에칭 가스의 에칭 작용의 상승 작용에 의해, 중간층에, 반도체 디바이스의 소형화 요구를 만족시키는 치수의 개구부로서, 처리 대상층에 전사하기 위한 개구 패턴을 형성할 수 있다.
제 16 태양에 기재된 기판 처리 방법에 의하면, 이방성 에칭 가스는 브롬(Br) 또는 브롬(Br)보다도 원자 번호가 큰 할로겐 원소, 탄소 및 불소를 포함하는 가스로 하여, 이방성 에칭 가스로부터 생성된 플라즈마를 개구부 바닥부에 도달시킬 수 있고, 또한 바닥부에의 증착물의 퇴적을 억제하면서, 예컨대 중간막을 에칭할 수 있다.
제 17 태양에 기재된 기판 처리 방법에 의하면, 이방성 에칭 가스를, CF3I 가스 또는 CF3Br 가스로 하여, 개구부 바닥부에의 증착물의 퇴적 억제 효과 및 중간막 에칭 효과가 향상된다.
제 18 태양에 기재된 기판 처리 방법에 의하면, 슈링크 에칭 단계에 있어서의 이방성 에칭 가스와 수소 가스의 혼합비를 4:1 내지 2:3으로 하여, 개구부 측벽에의 증착물의 퇴적 작용과, 개구부 바닥부의 중간막 에칭 작용의 조정을 도모하고, 이에 의해, 개구폭을 축소하는 동시에 개구부 바닥부의 중간막을 에칭할 수 있다.
제 19 태양에 기재된 기판 처리 방법에 의하면, 슈링크 에칭 단계에 있어서, 기판에 100W 내지 500W의 바이어스 전력을 인가하므로, 개구부 측벽면에의 증착물 부착 효과와 바닥부 중간막의 에칭 효과가 무리 없이 얻어진다.
제 20 태양에 기재된 기판 처리 방법에 의하면, 슈링크 에칭 단계에 있어서, 기판을 수용하는 챔버 내 압력을 2.6Pa(20mTorr) 내지 2×10Pa(150mTorr)로 조정하여, 기판 표면의 거칠기 및 마모를 방지할 수 있다.
제 21 태양에 기재된 기판 처리 방법에 의하면 슈링크 에칭 단계에 있어서, 에칭되는 중간막을, 마스크층의 하방에 적층된 반사 방지막 및 실리콘 함유막, 반사 방지막 및 금속막 또는 실리콘 함유 유기막으로 하여, 이들 중간막에 마스크층과 동일한 반도체 디바이스의 소형화 요구를 만족시키는 치수의 개구부를 형성할 수 있다.
제 22 태양에 기재된 기판 처리 방법에 의하면, 슈링크 에칭 단계에 의해 개구폭이 축소된 마스크층의 개구부에 대응하는 개구부를 갖는 중간층의 개구부를 처리 대상층에 전사하는 처리 대상층 에칭 단계를 갖기 때문에, 반도체 디바이스의 소형화 요구를 만족시키는 치수의 개구부를 처리 대상층에 전사할 수 있다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 전술한다.
우선, 본 발명의 실시 형태에 따른 기판 처리 방법을 실행하는 기판 처리 시스템에 대해서 설명한다. 이 기판 처리 시스템은 기판으로서의 반도체 웨이퍼 (Q)[이하, 간단히 「웨이퍼(Q)」라 함]에 플라즈마를 이용한 에칭 처리나 애싱 처리를 실시하도록 구성된 복수의 프로세스 모듈을 구비한다.
도 1은 본 실시 형태에 따른 기판 처리 방법을 실행하는 기판 처리 시스템의 구성을 개략적으로 도시하는 평면도이다.
도 1에 있어서, 기판 처리 시스템(10)은 평면에서 보았을 때 육각형의 트랜스퍼 모듈(11)과, 해당 트랜스퍼 모듈(11)의 일측면에 접속하는 2개의 프로세스 모듈(12, 13)과, 해당 2개의 프로세스 모듈(12, 13)에 대향하도록 트랜스퍼 모듈(11)의 타측면에 접속하는 2개의 프로세스 모듈(14, 15)과, 프로세스 모듈(13)에 인접하고, 또한 트랜스퍼 모듈(11)에 접속하는 프로세스 모듈(16)과, 프로세스 모듈(15)에 인접하고, 또한 트랜스퍼 모듈(11)에 접속하는 프로세스 모듈(17)과, 직사각형 형상의 반송실로서의 로더 모듈(18)과, 트랜스퍼 모듈(11) 및 로더 모듈(18) 사이에 배치되어 이들을 연결하는 2개의 로드·록 모듈(19, 20)을 구비한다.
트랜스퍼 모듈(11)은 그 내부에 배치된 굴신 및 선회 가능한 반송 아암(21)을 갖고, 해당 반송 아암(21)은 프로세스 모듈(12 내지 17)이나 로드·록 모듈(19, 20) 사이에 있어서 웨이퍼(Q)를 반송한다.
프로세스 모듈(12)은 웨이퍼(Q)를 수용하는 처리실 용기(챔버)를 갖고, 해당 챔버 내부에 처리 가스로서 CF계 증착성 가스, 예컨대, CHF3 가스 및 할로겐계 가스, 예컨대 HBr 가스의 혼합 가스를 도입하고, 챔버 내부에 전계를 발생시킴으로써 도입된 처리 가스로부터 플라즈마를 발생시키고, 해당 플라즈마에 의해 웨이퍼(Q)에 에칭 처리를 실시한다.
도 2는 도 1에 있어서의 선Ⅱ-Ⅱ에 따른 단면도이다.
도 2에 있어서, 프로세스 모듈(12)은 처리실(챔버)(22)과, 해당 챔버(22) 내에 배치된 웨이퍼(Q)의 탑재대(23)와, 챔버(22)의 상방에 있어서 탑재대(23)와 대향하도록 배치된 샤워 헤드(24)와, 챔버(22) 내의 가스 등을 배기하는 TMP(Turbo Molecular Pump; 25)와, 챔버(22) 및 TMP(25) 사이에 배치되고, 챔버(22) 내의 압력을 제어하는 가변식 버터플라이 밸브로서의 APC(Adaptive Pressure Control) 밸브(26)를 갖는다.
탑재대(23)에는, 제 1 고주파 전원(27) 및 제 2 고주파 전원(35)이 각각 제 1 정합기(Matcher; 28) 및 제 2 정합기(Matcher; 36)를 거쳐서 접속되어 있고, 제 1 고주파 전원(27)은 비교적 높은 주파수, 예를 들면 60MHz의 고주파 전력을 여기용 전력으로서 탑재대(23)에 인가하고, 제 2 고주파 전원은(35) 비교적 낮은 주파수, 예를 들면 2MHz의 고주파 전력을 바이어스로서 탑재대(23)에 인가한다. 이로써, 탑재대(23)는 탑재대(23) 및 샤워 헤드(24) 사이의 처리 공간(R)에 고주파 전력을 인가하는 하부 전극으로서 기능한다. 정합기(28, 36)는 탑재대(23)로부터의 고주파 전력의 반사를 저감해서 고주파 전력의 탑재대(23)에의 공급 효율을 최대로 한다.
샤워 헤드(24)는 원판 형상의 하층 가스 공급부(29) 및 원판 형상의 상층 가스 공급부(30)로 이루어지고, 하층 가스 공급부(29)에 상층 가스 공급부(30)가 겹 쳐져 있다. 하층 가스 공급부(29) 및 상층 가스 공급부(30)는 각각 제 1 버퍼실(31) 및 제 2 버퍼실(32)을 갖는다. 제 1 버퍼실(31) 및 제 2 버퍼실(32)은 각각 가스 통기구(33, 34)를 거쳐서 챔버(22) 내에 연통한다.
제 1 버퍼실(31)은 예를 들면, CHF3 가스 공급계(도시 생략)에 접속되어 있다. 해당 CHF3 가스 공급계는 제 1 버퍼실(31)에 CHF3 가스를 공급한다. 공급된 CHF3 가스는 가스 통기구(33)를 거쳐서 챔버(22) 내에 공급된다. 또한, 제 2 버퍼실(32)은 예를 들면 HBr 가스 공급계(도시 생략)에 접속되어 있다. HBr 가스 공급계는 제 2 버퍼실(32)에 HBr 가스를 공급한다. 공급된 HBr 가스는 가스 통기구(34)를 거쳐서 챔버(22) 내에 공급된다. 샤워 헤드(24)에는 직류 전원(45)이 접속되어 있고, 해당 직류 전원(45)에 의해 샤워 헤드(24)에 직류 전압이 인가된다. 이로써, 인가된 직류 전압은 처리 공간(R) 내의 이온 분포를 제어한다.
이 프로세스 모듈(12)의 챔버(22) 내에서는, 전술한 것과 같이, 탑재대(23)가 처리 공간(R)에 고주파 전력을 인가함으로써, 샤워 헤드(24)로부터 처리 공간(R)에 공급된 처리 가스를 고밀도의 플라즈마로 해서 이온이나 라디칼을 발생시키고, 해당 이온이나 라디칼에 의해 웨이퍼(Q)에 에칭 처리를 실시한다.
도 1로 되돌아 와서, 프로세스 모듈(13)은 프로세스 모듈(12)에 있어서 에칭 처리가 실시된 웨이퍼(Q)를 수용하는 처리실(챔버)을 갖고, 해당 챔버 내부에 처리 가스로서 O2 가스 및 N2 가스의 혼합 가스를 도입하고, 챔버 내부에 전계를 발생시킴으로써 도입된 처리 가스로부터 플라즈마를 발생시키고, 해당 플라즈마에 의해 웨 이퍼(Q)에 에칭 처리를 실시한다. 또한, 프로세스 모듈(13)은 프로세스 모듈(12)과 같은 구성을 갖고, 예를 들면 CHF3 가스 공급계 및 HBr 가스 공급계 대신에, O2 가스 공급계 및 N2 가스 공급계(모두 도시를 생략함)를 구비한다. 또한, 프로세스 모듈(13)에 있어서의 에칭 처리가 애싱 처리를 겸하는 일도 있다.
프로세스 모듈(14)은 프로세스 모듈(13)에 있어서 에칭 처리가 실시된 웨이퍼(Q)를 수용하는 처리실(챔버)을 갖고, 해당 챔버 내부에 처리 가스로서 O2 가스를 도입하고, 챔버 내부에 전계를 발생시킴으로써 도입된 처리 가스로부터 플라즈마를 발생시키고, 해당 플라즈마에 의해 웨이퍼(Q)에 애싱 처리를 실시한다. 또한, 프로세스 모듈(14)도, 프로세스 모듈(12)과 같은 구성을 갖고, 원판 형상의 하층 가스 공급부(29) 및 원판 형상의 상층 가스 공급부(30)로 이루어지는 샤워 헤드(24) 대신에, O2 가스 공급계가 버퍼실에 접속된 원판 형상의 가스 공급 부분으로만 이루어지는 샤워 헤드(모두 도시하지 않음)를 구비한다.
트랜스퍼 모듈(11), 프로세스 모듈(12 내지 17)의 내부는 감압 상태로 유지되고, 트랜스퍼 모듈(11)과, 프로세스 모듈(12 내지 17)의 각각은 진공 도어 밸브(12a 내지 17a)를 거쳐서 접속된다.
기판 처리 시스템(10)에서는, 로더 모듈(18)의 내부 압력이 대기압으로 유지되는 한편, 트랜스퍼 모듈(11)의 내부 압력은 진공으로 유지된다. 그 때문에, 각 로드·록 모듈(19, 20)은 각각 트랜스퍼 모듈(11)과의 연결부에 진공 도어 밸브(19a, 20a)를 구비함과 동시에, 로더 모듈(18)과의 연결부에 진공 도어 밸 브(19b, 20b)를 구비함으로써, 그 내부 압력을 조정 가능한 진공 예비 반송실로서 구성된다. 또한, 각 로드·록 모듈(19, 20)은 로더 모듈(18) 및 트랜스퍼 모듈(11) 사이에서 수수되는 웨이퍼(Q)를 일시적으로 탑재하기 위한 웨이퍼 탑재대(19c, 20c)를 갖는다.
로더 모듈(18)에는 로드·록 모듈(19, 20) 이외에, 예를 들면 25장의 웨이퍼(Q)를 수용하는 용기로서의 후프(Front Opening Unified Pod; 37)가 각각 탑재되는 예컨대 3개의 후프 탑재대(38)와, 후프(37)로부터 반출된 웨이퍼(Q)의 위치를 프리 얼라이먼트하는 오리엔터(39)가 접속되어 있다.
로드·록 모듈(19, 20)은 로더 모듈(18)의 길이 방향을 따른 측벽에 접속되는 동시에 로더 모듈(18)을 사이에 두고 3개의 후프 탑재대(38)와 대향하도록 배치되고, 오리엔터(39)는 로더 모듈(18)의 길이 방향의 일단에 배치된다.
로더 모듈(18)은 내부에 배치된 웨이퍼(Q)를 반송하는 스칼라형 듀얼 아암 타입의 반송 아암(40)과, 각 후프 탑재대(38)에 대응하도록 측벽에 배치된 웨이퍼(Q)의 투입구로서의 3개의 로드 포트(41)를 갖는다. 반송 아암(40)은 후프 탑재대(38)에 탑재된 후프(37)로부터 웨이퍼(Q)를 로드 포트(41)를 경유하여 취출하고, 해당 취출된 웨이퍼(Q)를 로드·록 모듈(19, 20)이나 오리엔터(39)로 반출입한다.
또한, 기판 처리 시스템(10)은 로더 모듈(18)의 길이 방향의 일단에 배치된 오퍼레이션 패널(42)을 구비한다. 오퍼레이션 패널(42)은 예를 들면 LCD(액정 표시장치; Liquid Crystal Display)로 이루어지는 표시부를 갖고, 해당 표시부는 기판 처리 시스템(10)의 각 구성요소의 동작 상황을 표시한다.
도 3은 도 1의 기판 처리 시스템에 있어서 플라즈마 처리가 실시되는 반도체 웨이퍼의 구성을 개략적으로 도시하는 단면도이다.
도 3에 있어서, 웨이퍼(Q)는 실리콘 기재(50)의 표면에 형성된 처리 대상층으로서의 아모퍼스 카본막(하층 레지스트막; 51)과, 아모퍼스 카본막(51) 상에 형성된 SiON막(하드 마스크; 52)과, SiON막(52) 상에 형성된 반사 방지막(BARC막; 53)과, 반사 방지막(53) 상에 형성된 포토 레지스트막(54; 마스크층)을 갖는다.
실리콘 기재(50)는 실리콘으로 이루어지는 원판 형상의 박판이며, 예를 들면 CVD 처리를 실시함으로써 표면에 아모퍼스 카본막(51)이 형성된다. 아모퍼스 카본막(51)은 하층 레지스트막으로서 기능한다. 아모퍼스 카본막(51) 상에, CVD 처리 또는 PVD 처리 등이 실시되어서 표면에 SiON막(52)이 형성되고, 해당 SiON막(52) 상에, 예컨대 도포 처리에 의해 반사 방지막(53)이 형성된다. 반사 방지막(53)은 어떤 특정한 파장의 광, 예컨대 포토 레지스트막(54)을 향해서 조사되는 ArF 엑시머 레이저광을 흡수하는 색소를 포함하는 고분자 수지로 이루어지고, 포토 레지스트막(54)을 투과한 ArF 엑시머 레이저광이 SiON막(52)에 의해 반사되어서 다시 포토 레지스트막(54)에 도달하는 것을 방지한다. 포토 레지스트막(54)은 반사 방지막(53) 상에 예를 들면, 스핀 코터(도시 생략)를 이용하여 형성된다. 포토 레지스트막(54)은 포지형의 감광성 수지로 이루어지고, ArF 엑시머 레이저광에 조사되면 알카리 가용성으로 변질된다.
이러한 구성의 웨이퍼(Q)에 대해, 소정의 패턴으로 반전하는 패턴에 대응한 ArF 엑시머 레이저광이 스테퍼(stepper; 도시 생략)에 의해 포토 레지스트막(54)에 조사되어서, 포토 레지스트막(54)에 있어서의 ArF 엑시머 레이저광이 조사된 부분이 알카리 가용성으로 변질된다. 그 후, 포토 레지스트막(54)에 강 알카리성의 현상액이 적하되어서 알카리 가용성으로 변질된 부분이 제거된다. 이로써, 포토 레지스트막(54)으로부터 소정의 패턴으로 반전하는 패턴에 대응한 부분이 제거되기 때문에, 웨이퍼(Q) 상에는 소정의 패턴을 나타내는, 예컨대 비어홀을 형성하는 위치에 개구부(55)를 갖는 포토 레지스트막(54)이 남는다.
그런데, 반도체 디바이스의 소형화 요구를 만족시키기 위해서는, 작은 치수, 구체적으로는 폭[임계 수치(Critical Dimension) 값]이 25 내지 30nm 정도의 개구부(비어홀이나 트렌치)를 에칭 대상의 막에 형성할 필요가 있다. 그러나, 포토리소그래피로 양산 가능한 최소 치수는 예를 들면 80nm 정도이기 때문에 웨이퍼(Q)의 에칭 처리에 있어서, 반도체 디바이스의 소형화 요구를 만족시키는 개구폭의 개구부를 에칭 대상막에 형성하는 것은 곤란했다.
본 발명자는 전술한 반도체 디바이스의 소형화 요구를 만족시키는 개구폭의 개구부를 웨이퍼(Q)에 형성하는 방법을 찾아내기 위해서, 각종 실험을 실행한 바, 처리 대상층으로서의 아모퍼스 카본막(51), 하드 코트층으로서의 SiON막(52), 반사 방지막(BARC막; 53), 반사 방지막(53)의 일부를 노출시키는 개구부(55)를 갖는 포토 레지스트막(54)이 실리콘 기재(50) 상에 차례로 적층된 웨이퍼(Q)에 있어서, 특정한 가스 부착 계수(S)를 갖는 CF계의 증착성 가스(CxHyFz, 여기에서 x, y, z는 0 또는 양의 정수)를 이용하여 플라즈마 처리를 실시함으로써, 포토 레지스트막(54) 에 마련된 개구부(55)의 측벽면에 증착물이 퇴적해서 개구폭이 좁아지는(슈링크되는) 것을 발견했다.
그리고, 본 발명자는 상기 발견으로부터 슈링크 처리 후의 포토 레지스트막의 개구폭은 플라즈마 처리에 적용하는 증착성 가스의 종류, 바꾸어 말하면 가스 부착 계수(S)에 의존해서 최종적으로 소정폭으로 수렴하는 것 및 수렴 후의 개구폭은 전술한 반도체 디바이스의 소형화 요구를 만족시키는 것이라는 가설을 세우고, 이 가설에 근거하여, 플라즈마 처리에 적용하는 증착성 가스의 종류, 가스 부착 계수, 처리 조건, 처리 시간 등에 대해서 여러가지 검토를 실행한 결과, 가스 부착 계수(S)가 S= 0.1 내지 1.0의 CF계의 증착성 가스, 예를 들면 CHF3 가스를 적용해서 소정 조건에서 플라즈마 처리를 실시함으로써, 목표로 하는 개구폭, 예를 들면 25nm 내지 30nm의 개구부를 갖는 포토 레지스트막을 구비한 웨이퍼(Q)가 얻어지는 것을 발견하여 본 발명에 도달했다.
이하, 본 발명의 제 1 실시 형태에 따른 기판 처리 방법에 있어서 전술한다.
이 기판 처리 방법은 웨이퍼(Q)의 포토 레지스트막(54)에 형성된 개구부(55)의 개구폭을 플라즈마 처리에 근거하는 증착물을 개구부(55)의 측벽면에 부착시켜서 축소시킨 것이며, 개구폭 축소 단계와, 개구폭 축소 후에, 개구폭이 작아지는 개구부(55)의 패턴을 처리 대상층인 아모퍼스 카본막(51)에 전사하는 에칭 단계 등을 갖는 점에서, 예컨대 2단계 어프로치라고 불린다.
도 4는 본 발명의 제 1 실시 형태에 있어서의 기판 처리 방법을 도시하는 공 정도이다.
도 4에 있어서, 우선, 실리콘 기재(50) 상에 하층 레지스트막으로서의 아모퍼스 카본막(51), 하드 마스크로서의 SiON막(52), 반사 방지막(BARC막; 53) 및 포토 레지스트막(54)이 차례로 적층되고, 포토 레지스트막(54)이 반사 방지막(53)의 일부를 개구폭, 예를 들면 60nm로 노출시키는 개구부(55)를 갖는 웨이퍼(Q)를 준비한다[도 4의 (A)]. 그리고, 이 웨이퍼(Q)를 프로세스 모듈(12)(도 2 참조)의 챔버(22) 내에 반입하고, 탑재대(23) 상에 탑재한다.
이어서, 챔버(22) 내의 압력을 APC 밸브(26) 등에 의해 예컨대 1×10Pa(75mTorr)로 설정한다. 또한, 웨이퍼(Q)의 온도를 예를 들면 50℃로 설정한다. 그리고, 샤워 헤드(24)의 하층 가스 공급부(29)로부터 CHF3 가스를 유량 예를 들면, 300sccm으로 챔버(22) 내에 공급한다. 그리고, 탑재대(23)에 여기용 전력으로서 750W, 바이어스 전력으로서 300W를 공급하는 동시에 샤워 헤드(24)에 300V의 직류 전압을 인가한다. 이때, CHF3 가스가 처리 공간(R)에 인가된 고주파 전력에 의해 여기되어서 플라즈마가 되고, 이온이나 라디칼이 발생한다[도 4의 (B)]. 이들 이온이나 라디칼은 포토 레지스트막(54)의 표면 또는 개구부 측벽면과 충돌, 반응해서, 해당 부분에 증착물(56)을 퇴적시킨다[도 4의 (C)].
증착물(56)의 두께는 처리 개시 시로부터 점차로 두껍게 되고, 처리 개시 3분 후에는, 예컨대 35nm(개구폭 : 25nm)이 된다. 이 개구폭 축소 단계(이하, 「슈링크 단계」라고 하는 경우도 있음)에 의해, 개구부(55)의 개구폭을, 60nm에서 25nm까지 축소할 수 있었다.
이때, 개구부(55)의 측벽면에 퇴적되는 증착물(56)의 퇴적 속도는, 개구부(55)의 개구폭(W)에 비례하는 것이 이론식으로부터 도출된다. 즉, 개구부(55)의 측벽면에 있어서의 증착물의 퇴적 속도는 이하의 이론식으로 나타낸다.
[수 1]
Figure 112009041852126-pat00001
여기서, S는 가스의 부착 계수, z는 개구부 바닥부로부터의 거리, W는 개구폭, L은 개구부의 높이(깊이)이다.
상기 이론식으로부터, 개구부(55)의 측벽에 퇴적하는 증착물(56)의 퇴적 속도는 개구부의 폭(W)에 의존하는 것을 알 수 있다. 즉, 증착물(56)의 퇴적 속도는 가스 부착 계수가 같으면, 개구부(55)의 개구폭(W)이 클수록 빨라지고, 개구폭이 작을수록 늦어진다. 또한, 증착물 부착 두께는 가스 부착 계수가 같으면, 개구부(55)의 개구폭(W)이 클수록 두꺼워지고, 개구폭이 작을수록 얇아진다. 증착물 부착 후의 개구부(55)의 개구폭은 처리 시간에 따라 증착성 가스의 종류, 즉 가스 부착 계수에 의존해서 소정의 폭으로 수렴하고, 초기 개구폭이 큰 부분에 있어서의 슈링크율은 초기 개구폭이 작은 부분에 있어서의 슈링크율보다도 커진다. 따라서, 목적으로 하는 개구폭을 얻기 위해서는, 그 개구폭이 얻어지는 가스 부착 계수를 갖는 증착성 가스를 이용하는 것이 유효하게 된다.
여기서, 증착성 가스라는 것은 해당 가스를 이용한 플라즈마 처리에 의해, 예를 들면 마스크층으로서의 포토 레지스트막(54)의 개구부(55)의 측벽면에 증착물(56)을 퇴적시켜서 개구폭을 축소시키는 작용을 갖는 가스를 말한다. CHF3 가스는 가스 부착 계수(S)가, 예컨대 S=0.5이며, 개구폭의 수렴치는 예를 들면 20nm 내지 25nm이다.
이어서, 슈링크 단계에 의해, 개구폭이 25nm로 축소된 개구부(55)를 갖는 포토 레지스트막(54)을 구비한 웨이퍼(Q)에 대해, 통상의 조건에 따라서 포토 레지스트막(54)에 형성된 개구부를 처리 대상층인 아모퍼스 카본막(51)에 전사하는 에칭 처리가 실시된다.
즉, 포토 레지스트막(54)의 개구막(55)의 개구폭이 25nm로 축소된 웨이퍼(Q)를 수용하는 프로세스 모듈(12)의 챔버(22) 내의 압력을 APC 밸브(26) 등에 의해 예컨대 1×10Pa(75mTorr)로 설정하고, 웨이퍼(Q)의 온도를 예컨대 50℃로 설정한 후, 샤워 헤드(24)의 하층 가스 공급부(29)로부터 CF4 가스를 유량 220sccm으로 챔버(22) 내에 공급하는 동시에, 상층 가스 공급부(30)로부터 CHF3 가스를 유량 250sccm으로 챔버(22) 내에 공급한다. 그리고, 탑재대(23)에 여기용 전력으로서 750W, 바이어스 전력으로서 0W를 공급하는 동시에, 샤워 헤드(24)에 300V의 직류 전압을 인가한다. 이때, CF4 가스 및 CHF3 가스가 처리 공간(R)에 인가된 고주파 전력에 의해 플라즈마가 되고, 이온이나 라디칼이 발생한다. 이들 이온이나 라디칼 은 반사 방지막(53)에 있어서의 포토 레지스트막(54)에 의해 덮여 있지 않은 부분과 충돌, 반응해서, 반사 방지막(53) 및 그 하층의 SiON막(52)의 해당 부분을 에칭한다[도 4의 (D)]. 해당 부분의 반사 방지막(53) 및 SiON막(52)은 아모퍼스 카본막(51)이 노출될 때까지 에칭된다[도 4의 (E)].
이렇게 하여, 포토 레지스트막(54)의 개구부(55)의 개구폭이 축소됨과 동시에, 반사 방지막(53) 및 SiON막(52)이 에칭된 웨이퍼(Q)를 프로세스 모듈(12)의 챔버(22) 내로부터 반출하고, 트랜스퍼 모듈(11)을 경유해서 프로세스 모듈(13)의 챔버 내에 반입해서 탑재대 상에 탑재한다.
이어서, 챔버 내의 압력을 APC 밸브 등에 의해 2.6Pa(20mTorr)로 설정한다. 그리고, 샤워 헤드의 하층 가스 공급부에서 O2 가스를 유량 180sccm으로 챔버 내에 공급하는 동시에, 상층 가스 공급부에서 N2 가스를 유량 20sccm으로 챔버 내에 공급한다. 그리고, 탑재대에 1000W의 여기용 전력을 공급하고, 바이어스 전력을 0W로 한다. 이때, O2 가스 및 N2 가스가 처리 공간(R)에 인가된 고주파 전력에 의해 플라즈마가 되고, 이온이나 라디칼이 발생한다. 이들 이온이나 라디칼은 아모퍼스 카본막(51)에 있어서의, 포토 레지스트막(54), 해당 포토 레지스트막(54)의 개구부(55)의 측벽면에 퇴적된 증착물(56) 및 반사 방지막(53) 및 SiON막(52)에 의해 덮여 있지 않은 부분과 충돌, 반응해서, 해당 부분을 에칭한다[도 4의 (F)]. 해당 부분의 아모퍼스 카본막(51)은 실리콘 기재(50)가 노출될 때까지 에칭되고, 아모퍼스 카본막(51)에, 폭이 25nm의 개구부가 형성된다. 이때, 포토 레지스트막(54) 및 해당 포토 레지스트막(54)의 개구부(55)의 측벽면 및 상면에 퇴적된 증착물(56) 및 반사 방지막(53)이 동시에 제거된다[도 4의 (G)].
그 후, 웨이퍼(Q)를 프로세스 모듈(13)의 챔버로부터 반출하고, 본 처리를 종료한다.
이 경우, 포토 레지스트막(54)의 개구부(55)의 내벽면에 증착물(56)을 퇴적시키는 슈링크 단계와, 해당 슈링크 단계에 의해 축소된 포토 레지스트막(54)의 개구부(55)의 개구폭으로서, 반사 방지막(53) 및 SiON막(52)에 전사한 개구폭을 아모퍼스 카본막(51)에 전사하는 에칭 단계를 동일 챔버 내에서 연속해서 실행할 수도 있다.
본 실시 형태에 의하면, 가스 부착 계수(S)가, S= 0.1 내지 1.0의 증착성 가스를 이용하여 플라즈마 처리를 실시함으로써, 포토 레지스트막(54)의 개구부(55)의 측벽면에 증착물(56)을 퇴적시켜서 그 개구폭을 좁게 할 수 있다. 포토 레지스트막(54)의 개구부(55)의 측벽면에 증착물(56)을 퇴적시켜서 개구부 60nm의 폭을, 예를 들면 25nm로 조정하면, 이에 근거해서 처리 대상층으로서의 아모퍼스 카본막(51)에도 폭이 25nm의 개구부를 형성할 수 있으므로, 이에 의해 반도체 디바이스의 소형화 요구를 만족시키는 치수의 개구부를 처리 대상층으로서의 아모퍼스 카본막(51)에 형성할 수 있다.
본 실시 형태에 있어서, 증착성 가스는 일반식 CxHyFz(x, y, z는 0 또는 양의 정수)으로 나타내고, 가스 부착 계수(S)가, S= 0.1 내지 1.0, 바람직하게는, S= 0.1 내지 0.5의 것이다. CHF3 가스는, 가스 부착 계수(S)가 S=0.5 정도이며, 수렴 개구폭은 예를 들면 20 내지 25nm이다. 증착성 가스는 CHF3 가스 외에, CH2F2 가스, CH3F 가스, C5F8 가스, C4F6 가스, CF4 가스, CH4 가스 등을 이용할 수 있고, 이들 증착성 가스에 의해서도, 최근의 디바이스 소형화의 요청에 응할 수 있어서, 슈링크 단계에 있어서 웨이퍼(Q)의 포토 레지스트막(54)에 형성된 개구부(55)의 개구폭을 예를 들면 25 내지 30nm로 축소, 수렴시킬 수 있다.
본 실시 형태에 있어서, 에칭 처리 시의 바이어스 전력은 100W 내지 500W인 것이 바람직하다. 바이어스 전력이 100W 미만이면, 개구부 측벽면에의 증착물 부착이 불충분하게 된다. 한편, 바이어스 전력이 500W를 넘으면, 스퍼터링에 의해 포토 레지스트막(54)이 거칠어져 버린다. 바이어스 전력이, 100W 내지 500W이면 증착성 가스의 확산을 억제해서 개구부의 측벽면에, 균일한 두께의 증착물(56)을 퇴적시켜서 개구폭을 축소할 수 있다. 처리 온도는 특히 한정되지 않고, 보통 20℃ 내지 100℃로 되지만, 실용상 실온인 것이 바람직하다.
본 실시 형태에 있어서, 에칭 처리 시간은 0.5분 내지 3분이다. 증착물 부착 속도는 에칭 개시 시가 가장 빠르고, 그 후 점차로 늦어지고, 3분 후에는 거의 0이 되어서, 개구폭이 소정폭으로 수렴하기 때문이다. 따라서, 처리 시간을 컨트롤함으로써 증착물 두께를 제어하는 것도 가능하다.
본 실시 형태에 있어서, 하드 마스크로서의 SiON막(52)과 유기막으로 이루어지는 반사 방지막(BARC막; 53) 대신에, 유기막인 BARC에 실리콘(Si)을 수십 % 함유 시킨 반사 방지 기능을 갖는 Si-ARC막을 적용하는 것도 가능하다.
또한, 본 실시 형태에 따른 기판 처리 방법이 적용되는 웨이퍼(Q)는 처리 대상층이 아모퍼스 카본막(51)이었지만, 처리 대상층은 이에 한정되지 않고, 예를 들면 SiO2막, TiN막 등이어도 좋다.
본 실시 형태에 있어서, 개구폭이 큰 개구부에서는 증착물(56)의 부착 속도가 빠르고, 개구폭이 작은 개구부에서는 증착물(56)의 부착 속도가 작으므로, 증착물 부착 시간을 어느 정도 길게, 예컨대 3분으로 하면 증착물 부착 후의 개구폭이 적용 가스에 특유한 소정값으로 수렴한다는 특성을 이용하여, 에칭 당초 편차가 있던 포토 레지스트막(54)의 개구부(55)의 개구폭의 편차를 흡수해서 균일화를 도모할 수 있다.
다음에, 본 실시 형태에 있어서의 개구폭의 편차 흡수 효과를 명확하게 하기 위한 변형예에 대해서 설명한다.
변형예 1로서, 포토 레지스트막(54)의 개구부(55)의 초기 개구폭을 65nm라고 한 것 이외에는, 상기 실시 형태에 있어서의 조건과 같은 조건에서, 마찬가지로 처리해서 웨이퍼(Q)에 대해 3분간 플라즈마 에칭 처리를 실시한 바, 증착물(56)의 두께는 처리 개시 3분 후에 38nm(개구폭 : 27nm)가 되었다. 이 처리에 의해, 개구폭65nm를 27nm까지 축소할 수 있었다.
다음에, 변형예 2로서, 포토 레지스트막(54)의 개구부(55)의 초기 개구폭을 70nm로 한 것 이외에는, 상기 실시 형태에 있어서의 조건과 같은 조건에서, 마찬가 지로 처리해서 웨이퍼(Q)에 대해 3분간 플라즈마 에칭 처리를 실시한 바, 증착물(56)의 두께는 처리 개시 3분 후에 42nm(개구폭 : 28nm)가 되었다. 이 처리에 의해, 개구폭 70nm를 28nm까지 축소할 수 있었다.
본 실시 형태 및 변형예 1, 2에 있어서, 웨이퍼(Q)에 있어서의 포토 레지스트막(54)의 초기 개구폭은 각각 60nm, 65nm 및 70nm이지만, CHF3 가스를 이용한 플라즈마 에칭 처리 후의 포토 레지스트막(54)에 있어서의 개구폭은 각각 25nm, 27nm 및 28nm가 되었다. 이제부터, 증착성 가스로서 CHF3 가스를 이용한 플라즈마 에칭 처리는 개구폭을 좁게하는 슈링크 효과에 더하여, 당초는 편차(±5nm : 평균 65nm)가 있었던 개구폭(60nm 내지 70nm)을 원하는 개구폭인, 예컨대 27nm 근방으로까지 축소하고, 또한 각 초기 개구폭의 편차를 흡수하는 효과가 있다는 것을 알 수 있다(처리 후의 편차 ±2nm).
(실시예 1)
실리콘 기재 상에 중간층 및 개구폭 60nm의 개구부를 갖는 포토레지스트막을 구비한 웨이퍼(Q)를 이용하여, 챔버 내 압력을 1×10Pa(75mTorr)로, 웨이퍼(Q)의 온도를 50℃로 설정하고, 증착성 가스로서 CHF3 가스를 300sccm으로 챔버 내에 공급하고, 바이어스 전력을 300W로 해서 플라즈마를 발생시키고, 포토 레지스트막의 개구부를 축소하는 슈링크 처리를 실시한 바, 처리 개시 0.5분 후의 증착물 퇴적 두께는 31nm(개구폭 : 29nm), 처리 개시 1분 후의 증착물 퇴적 두께는 32nm(개구폭 : 28nm), 처리 개시 3분 후의 증착물 퇴적 두께는 33nm(개구폭 : 27nm)이었다.
이 결과로부터, 슈링크 공정에 있어서의 포토 레지스트막의 개구부의 개구폭을 축소하는 효과는 처리 개시 후 약 0.5분에서 피크에 도달하고, 처리 개시 후 3분에 거의 수렴하는 것을 알 수 있다. 따라서, 처리 시간은 0.5분 내지 3.0분이 바람직하다.
다음에, 본 발명에 있어서의 제 2 실시 형태에 대해서 상세하게 설명한다.
본 발명자는 웨이퍼(Q)에 있어서의 포토 레지스트막에 마련된 개구부의 개구폭을 좁게하기 위해서 슈링크 처리를 실시한 경우, 개구부의 측벽면 뿐만 아니라, 바닥부에도 증착물이 퇴적하는 것, 바닥부에 퇴적된 증착물 두께는 측벽면에 퇴적된 증착물 두께에 대응해서 두꺼워지므로, 초기 개구폭의 상이함에 의해 바닥부에 퇴적하는 증착물 두께도 변동하는 것 및 개구부 바닥부의 증착물 두께가 다르면 같은 에칭 처리를 실시해도 바닥부 퇴적 증착물을 동일하게 꿰뚫을 수 없어서, 균일 처리에 방해가 된다는 지견을 얻었다.
그리고, 이 지견에 근거해서, 여러가지 검토를 거듭한 바, 개구부의 측벽면에 증착물을 퇴적시키기 쉬운 증착성 가스와, 개구부의 횡방향으로는 확산하기 어렵고, 개구부 바닥부를 에칭해서 바닥부에의 증착물의 퇴적을 억제하는 이방성 에칭 가스를 병용해서 플라즈마 처리를 실시함으로써, 포토 레지스트막의 개구부의 개구폭을 축소시킴과 동시에, 개구부 바닥부에의 증착물의 퇴적을 회피할 수 있다는 것을 발견했다.
도 5는 본 발명의 제 2 실시 형태에 있어서의 기판 처리 방법을 도시하는 공정도이다.
도 5에 있어서, 우선, 실리콘 기재(60) 상에 아모퍼스 카본의 하층 레지스트막(61), 하드 마스크로서의 SiON막(62), 반사 방지막(BARC막; 63) 및 포토 레지스트막(64)이 차례로 적층되고, 포토 레지스트막(64)이 반사 방지막(63)의 일부를 개구폭, 예컨대 60nm로 노출시키는 개구부(65)를 갖는 웨이퍼(Q)를 준비한다[도 5의 (A)]. 그리고, 이 웨이퍼(Q)를 프로세스 모듈(12)(도 2 참조)의 챔버(22) 내에 반입하고, 탑재대(23) 상에 탑재한다.
이어서, 챔버(22) 내의 압력을 APC 밸브(26) 등에 의해 예컨대 2×10Pa(150mTorr)로 설정한다. 또한, 웨이퍼(Q)의 온도를 예를 들면, 50℃로 설정한다. 그리고, 샤워 헤드(24)의 하층 가스 공급부(29)로부터 CHF3 가스를 유량300sccm으로 챔버(22) 내에 공급하는 동시에, 상층 가스 공급부(30)로부터 CF3I 가스를 유량 200sccm으로 챔버(22) 내에 공급한다. 이때 CHF3 가스와 CF3I 가스의 유량비는 3:2이다. 그리고, 탑재대(23)에 750W의 고주파 전력을 여기 전력으로서 공급하는 동시에, 300W의 고주파 전력을 바이어스 전력으로서 공급한다. 또한, 샤워 헤드(24)에 300V의 직류 전압을 인가한다.
이때, CHF3 가스 및 CF3I 가스가 처리 공간(R)에 인가된 고주파 전력에 의해 플라즈마가 되고, 이온이나 라디칼이 발생한다[도 5의 (B)]. CHF3 가스로부터 발생한 이온이나 라디칼은 포토 레지스트막(64)의 표면 또는 개구부 측벽면과 충돌, 반응해서, 해당 부분에 증착물(66)을 퇴적해서 개구폭을 좁게 한다. 이때 개구부의 바닥부에도 증착물(66)이 퇴적하기 쉬워진다. 한편, CF3I 가스로부터 발생한 이온이나 라디칼은 개구부(65)의 횡방향으로는 확산하기 어려우므로 개구부(65)의 측벽면에 퇴적된 증착물에 충돌하지 않고, 바닥 방향으로 진행해서 바닥부에 퇴적된 증착물에 충돌해서, 해당 증착물을 제거하고, 또한, 하지층인 반사 방지막(63) 및 SiON막(62)을 에칭한다. 즉, CHF3 가스로부터 발생한 이온이나 라디칼은, CF3I 가스로부터 발생한 이온이나 라디칼과 협동해서, 개구부(65)의 개구폭을 슈링크하면서, 포토 레지스트막(64) 및 포토 레지스트막(64)의 개구부에 퇴적된 증착물(66)에 의해 덮여 있지 않은 개구부 바닥부를 에칭한다[도 5의 (C)](슈링크 에칭 단계).
이때, 개구부 입구 주변의 직경은 약간 넓어지지만, 개구부 측벽면에 있어서의 증착물(66)의 두께는 처리 개시 시로부터 점차로 두꺼워지고, 처리 개시 약 0.5분 후에 31nm(개구폭 : 29nm)가 되고, 처리 개시 약 1분 후에 32nm(개구폭 : 28nm)가 되며, 그 후 점차로 약간 두꺼워져서, 처리 개시 3분 후에 33nm(개구폭 : 27nm)가 되었다.
또한, 반사 방지막(63) 및 SiON막(62)은 슈링크된 개구폭 27nm의 폭으로, 하층 레지스트막으로서의 아모퍼스 카본막(61)이 노출될 때까지 에칭되고, 아모퍼스 카본층(61)이 노출되었다.
이렇게 하여, 개구부(65)의 개구폭이 슈링크됨과 동시에, 반사 방지막(63) 및 SiON막(62)이 에칭된 웨이퍼(Q)를 프로세스 모듈(12)의 챔버(22) 내로부터 반출하고, 트랜스퍼 모듈(11)을 경유해서 프로세스 모듈(13)의 챔버 내에 반입하고, 이 하, 전술한 제 1 실시 형태와 같이, SiON막(62)을 하드 마스크로서 아모퍼스 카본막(61)을 에칭해서 해당 아모퍼스 카본막(61)에 있어서의 반사 방지막(63) 및 SiON막(62) 및 포토 레지스트막(64) 및 포토 레지스트막(64)의 개구부에 퇴적된 증착물(66)에 의해 덮여 있지 않은 부분을 에칭하는 동시에, 포토 레지스트막(64) 및 해당 포토 레지스트막(64)에 퇴적된 증착물(66) 및 반사 방지막(63)을 애싱해서 본 처리를 종료한다.
아모퍼스 카본막(61)에는, 개구폭 27nm의 개구부가 형성되었다. 또한, 슈링크된 개구폭의 개구부(65)를 갖는 아모퍼스 카본막(61)을 구비한 웨이퍼(Q)에 대해서는, 별도의 공지된 방법에 의해 에칭 처리가 실시되고, 목적으로 하는 패턴 치수의 웨이퍼(Q)가 조제된다.
본 실시 형태에 의하면, 증착성 가스로서, 개구부의 측벽에 증착물(66)을 퇴적시키기 쉬운 CHF3 가스와, 개구부의 횡방향으로는, 확산하기 어렵지만 바닥부에의 증착물의 퇴적을 억제하고, 하지층을 에칭하기 쉬운 CF3I 가스를 병용하였으므로, 포토 레지스트막(64)의 개구부(65)의 개구폭을 좁게 해서, 최근에 있어서의 반도체 디바이스 소형화의 요청에 대응할 수 있는 동시에, CF3I 가스로부터 생성된 플라즈마에 의해, 포토 레지스트막(64)에 의해 덮여 있지 않은 부분의 반사 방지막(63) 및 SiON막(62)을 에칭할 수 있다. 즉, 개구부(65)의 개구폭을 축소시키는 슈링크 공정과, 중간층으로서의 반사 방지막(63) 및 SiON막(62)을 에칭하는 에칭 공정을 1단계 어프로치로서 실행할 수 있다. 이로써, 웨이퍼(Q)의 생산성이 향상한다.
본 실시 형태에 있어서, 개구부(65)의 측벽면에 퇴적되는 증착물(66)의 퇴적 속도는 개구부의 폭(W)에 의존하고, 개구부(65)의 개구폭(W)이 클수록 빨라지고, 개구폭이 작을수록 늦어진다. 그리고, 증착물 부착 후의 개구부(65)의 개구폭은 처리 시간에 따라 증착성 가스와 이방성 에칭 가스의 혼합 가스의 가스 부착 계수에 의존해서 소정의 폭으로 수렴하므로, 적용하는 가스의 종류, 혼합비 등을 조정함으로써 개구폭을 조절할 수 있다.
본 실시 형태에 있어서, 증착성 가스는 일반식 CxHyFz(x, y, z는 0을 포함하는 정수)으로 나타내는 것이며, CHF3가 적합하게 이용된다. CHF3는 가스 부착 계수(S)가, S=0.5 정도이며, 수렴 개구폭은, 예를 들면 20 내지 25nm이며, 최근의 디바이스 소형화의 요청에 따르는 것이다. 증착성 가스로서는 CHF3 가스 이외에, 예컨대 , CH2F2 가스, CH3F 가스, C5F8 가스, C4F6 가스를 적용하는 것도 가능하다.
한편, 이방성 에칭 가스로서는 CF3I 가스가 적합하게 이용된다. CF3I 가스는 HBr 가스보다도 독성이 낮으므로 취급이 용이하다. 이방성 에칭 가스로서는 CF3I 가스 이외에, CF3Br 가스, CF3At 가스, HI 가스, HBr 가스 등을 적용할 수 있다. 또한, 이방성 에칭 가스에 있어서의 할로겐 원소 대신에 주기율표 제 16족 원소로서, S 및 S보다도 분자량이 큰 원소를 적용할 수 있다. 이들 할로겐 원소, 주기율표의 제 16족 원소를 함유하는 가스도 휘발성이 낮고, 개구부의 횡방향으로는 확산하기 어려우며, 바닥부에 증착물을 퇴적시키지 않고, 하지층을 에칭해서 제거 할 수 있는 가스이며, 증착성 가스와 조합시켜서 사용할 수 있다. 또한, 이방성 에칭 가스는 휘발성이 낮고, 카본과 반응해서 어떠한 결합막을 만들어서 개구부(65)의 측면을 보호하고, 또한 이온력에 의해 개구부의 바닥부 방향을 향해서 확산해서 중간막을 에칭한다고 생각된다.
본 실시 형태에 있어서, 증착성 가스와 이방성 에칭 가스의 혼합비는 6:1 내지 1:1인 것이 바람직하고, 특히, 4:3 내지 3:2인 것이 바람직하다. 이방성 에칭 가스의 유량이 증착성 가스의 유량보다도 커지면 충분한 슈링크 효과를 얻는 것이 어렵게 된다. 한편, 이방성 에칭 가스의 유량이 증착성 가스의 유량의 1/6보다도 작으면, 반사 방지막(63) 및 SiON막(62)의 에칭이 불충분하게 된다. 또한, 증착성 가스와 이방성 에칭 가스의 혼합 가스를 이용한 본 실시 형태에 있어서는, 증착성 가스 단독 가스를 이용한 경우보다도 개구부 측벽면에의 증착물 부착량이 약간 적어진다고 생각된다.
본 실시 형태에 있어서, 에칭 처리 시의 바이어스 전력은 100W 내지 500W이다. 바이어스 전력이 100W 미만이면, 개구부 바닥부 에칭 효과가 불충분하게 된다. 한편, 바이어스 전력이 500W를 넘으면, 스퍼터링에 의해 포토 레지스트막(65)이 거칠어져 버린다.
본 실시 형태에 있어서, 에칭 처리 시의 챔버 내 압력은 2.6Pa(20mTorr) 내지 2×10Pa(150mTorr), 바람직하게는 1×10Pa[75mTorr 내지 2×10Pa(150mTorr)]이다. 처리 압력이 지나치게 낮으면 기판 표면이 거칠어진다. 한편, 처리 압력이 지나치게 높으면, 기판 표면이 마모된다.
본 실시 형태에 있어서, 에칭 처리 시의 웨이퍼(Q)의 온도는 특히, 한정되는 것은 아니지만, 20℃ 내지 100℃이다.
본 실시 형태에 있어서, 포토 레지스트막(64)의 개구부(65)의 개구폭의 슈링크와 동시에 에칭되는 중간층을 반사 방지막(63) 및 실리콘 함유막으로서의 SiON막(62)으로 했지만, 실리콘 함유막은 SiON막에 한정되는 것은 아니고, SiON막 이외에, 예컨대 SiO2막, SiN막, SiC막, SiOC막 또는 SiCN막을 이용할 수도 있다. 또한, 중간층은 반사 방지막 및 실리콘 함유막에 한정되는 것은 아니고, 반사 방지막과 금속막으로서의 예컨대 Ti막 또는 TiN막을 조합시킨 것, 또는 유기막으로서의 BARC에 실리콘(Si)을 수십 % 첨가한 반사 방지막의 기능을 구비한 Si-BARC막 등을 적용할 수 있다.
또한, 본 실시 형태에 있어서의 처리 대상층은 하층 레지스트막(61)이었지만, 처리 대상층은 이에 한정되지 않고, 예를 들면 SiO2막, TiN막이어도 좋다.
본 실시 형태에 있어서, 에칭 처리 시간은 0.5분 내지 3분이다. 에칭 시간이 0.5분보다도 짧으면, 충분한 슈링크 효과를 얻기 어렵고, 처리 시간이 3분 정도에서 슈링크 효과가 수렴하고, 중간층의 에칭이 완료하므로, 처리 시간을 3분 이상으로 해도 그 이상의 효과를 얻기 어렵다.
본 실시 형태에 있어서, 개구부(65)의 개구폭을 축소하는 동시에 중간층을 에칭하는 슈링크 에칭 단계와 아모퍼스 카본막(61)을 에칭하는 에칭 단계를 동일 챔버 내에서 연속해서 실행할 수도 있다.
[실시예 2 내지 15] 및 [비교예 1, 2]
초기 개구폭이 60nm인 포토 레지스트막(64), 반사 방지막(63) 및 SiON막(62)을 갖는 웨이퍼(Q)에 대해서, 증착성 가스로서 CHF3 가스, 이방성 에칭 가스로서 CF3I 가스를 이용하고, 챔버 내 압력, 바이어스 전력 및 가스 유량비를 각각 변화시켜서 슈링크 및 중간층 에칭 처리(1단계 어프로치 처리)를 실시하고, 처리 개시 1분 후의 포토 레지스트막의 표면 및 애싱 처리 후의 하층 레지스트층 표면을 관찰했다.
조건 및 관찰 결과를 표 1에 도시한다.
[표 1]
압력(mT) 바이어스 전력(W) 가스 유량비 관찰 결과
실시예 2 20 100 200/50 SCCM ○
실시예 3 20 300 150/100 SCCM ○
실시예 4 20 500 100/100 SCCM ○
실시예 5 75 100 150/100 SCCM ○
실시예 6 75 300 100/100 SCCM ○
실시예 7 75 500 200/50 SCCM ○
실시예 8 150 100 100/100 SCCM ○
실시예 9 150 300 200/50 SCCM ○
실시예 10 150 500 150/100 SCCM ○
실시예 11 75 300 210/40 SCCM ○
실시예 12 10 100 200/50 SCCM △
실시예 13 75 300 200/250 SCCM △
실시예 14 75 300 220/30 SCCM △
비교예 1 75 400 0/100 SCCM ×
비교예 2 75 300 100/0 SCCM ×
실시예 15 75 1000 150/100 SCCM △
주) 가스 유량비=CHF3/CF3I
관찰결과○는 양호한 웨이퍼가 얻어져서 실용적인 것을 나타낸다.
관찰결과△는 중대한 결함이 없어서 실용 가능한 것을 나타낸다.
관찰결과×는 웨이퍼 상태가 불량하여, 실용에 적용할 수 없는 것을 나타낸다.
표 1로부터, 이하의 사실을 알 수 있다.
실시예 2 내지 11은 챔버 내 압력이, 2.6Pa(20mTorr) 내지 2×10Pa(150mTorr)이고, 바이어스 전력이 100W 내지 500W이며, 가스 유량비(CHF3/CF3I)가 6:1 내지 1:1이며, 충분한 슈링크 효과와 동시에, 반사 방지막(63) 및 SiON막(62)을 꿰뚫는 에칭 효과가 인정되었다. 또한, 실시예 9에서는 초기 상태에서 평균 60nm이었던 개구폭을 평균 25nm로 슈링크할 수 있었다. 이때, 편차 △의 평균치는 13.9nm로부터 3.7nm가 되었다.
실시예 12는 챔버 내 압력이 낮으므로, 포토 레지스트막(64)의 표면이 거칠어졌지만 실용 가능했다. 또한, 실시예 13은 가스 유량비가 4:5이고, 슈링크 효과가 불충분했지만 실용 가능했다. 실시예 14는 가스 유량비가 7.3:1이며, 중간층 에칭 효과가 불충분했지만 실용 가능했다.
비교예 1은, CF3I 가스 단독에 의한 것이며, 이에 의해서도 중간층 에칭 효과가 인정되었지만, 충분한 슈링크량을 얻을 수 없었다. 또한, 비교예 2는 처리 가스로서 증착성 가스인 CHF3 가스 단독을 이용하여, 슈링크 효과는 얻었지만, 개구부의 밑바닥에도 증착물이 부착되어서 중간층을 꿰뚫을 수는 없었다.
실시예 15는 바이어스 전력이 지나치게 높아서 포토 레지스트막(64)의 표면이 마모했지만, 여하튼 실용 가능했다.
[실시예 16]
증착성 가스 : CHF3 가스, 이방성 에칭 가스 : CF3I, 유량비 : CHF3/CF3I=4:1, 챔버 내 압력 : 2×10Pa(150mTorr), 바이어스 전력 : 750+300W, 웨이퍼 온도 : 60℃로서 이니셜 개구폭 75nm의 포토 레지스트막(64)을 갖는 웨이퍼(Q)에 대해서 1단계 어프로치 처리를 실시하고, 시험 개시 후 30초, 60초, 90초, 120초, 150초, 180초 및 300초 후의 슈링크량 및 반사 방지막(63), SiON막(62)의 에칭 상태를 관찰한 바, 시험 개시 후 30 내지 90초 후에는, 반사 방지막(63)을 제거하는 동안에, 측벽에 증착물(폴리머)가 계속해서 퇴적하고, 점차 그 두께가 커졌다. 또한, 시험 개시 후 90 내지 120초 후까지는 슈링크가 더 진행해서, SiON막(62)의 에칭이 시작되었다. 그 후, 시험 개시 후 120 내지 180초 후에는, SiON막(62)이 완전히 제거되고, 슈링크량이 수렴했다.
이 결과로부터, 처리 시간은 0.5분 내지 3.0분이 바람직한 것을 알 수 있다.
다음에, 제 2 실시 형태의 변형예로서의 본 발명의 제 3 실시 형태에 대해서 설명한다. 제 3 실시 형태는, 이방성 에칭 가스와 수소 가스의 혼합 가스를 처리 가스로서 이용하고, 포토 레지스트막(74)의 개구부(75)의 측벽면에 증착물을 퇴적시키는 개구폭 축소 단계와, 개구부(75)의 바닥부를 형성하는 중간층으로서의 반사 방지막(73) 및 SiON막(72)을 에칭하는 에칭 단계를 1단계(슈링크 에칭 단계)로 실행하는 것이다.
도 6은 본 발명의 제 3 실시 형태에 있어서의 기판 처리 방법을 도시하는 공 정도이다.
도 6에 있어서, 우선 실리콘 기재(70) 상에 아모퍼스 카본의 하층 레지스트막(71), 하드 마스크로서의 SiON막(72), 반사 방지막(BARC막; 73) 및 포토 레지스트막(74)이 차례로 적층되고, 포토 레지스트막(74)이 반사 방지막(73)의 일부를 개구폭, 예컨대 60nm로 노출시키는 개구부(75)를 갖는 웨이퍼(Q)를 준비한다[도 6의 (A)]. 그리고, 이 웨이퍼(Q)를 프로세스 모듈[12 (도 2 참조)]의 챔버(22) 내에 반입하고, 탑재대(23) 상에 탑재한다.
이어서, 챔버(22) 내의 압력을 APC 밸브(26) 등에 의해 예컨대 1×10Pa(75mTorr)로 설정한다. 또한, 웨이퍼(Q)의 온도를 예를 들면 40℃로 설정한다. 그리고, 상층 가스 공급부(30)로부터 CF3I 가스를 유량 150sccm으로 챔버(22) 내에 공급하는 동시에, 샤워 헤드(24)의 하층 가스 공급부(29)로부터 H2 가스를 유량 100sccm으로 챔버(22) 내에 공급한다. 이때 CF3I 가스와 H2 가스의 유량비는 3:2이다. 그리고, 탑재대(23)에 750W의 고주파 전력을 여기 전력으로서 공급하는 동시에, 300W의 고주파 전력을 바이어스 전력으로서 공급한다. 또한, 샤워 헤드(24)에 50V의 직류 전압을 인가한다.
이때, CF3I 가스의 일부와 H2 가스가 반응하고, CF3I 가스중의 F 성분이 HF로서 방출되고, CF3I 가스의 일부는 상대적으로 F 성분이 감소해서 증착성 가스로서 기능한다. 즉, CF3I 가스와 H2 가스의 반응 생성 가스(이하, 「CF3I·H2 반응 생성 가스」라 함) 및 미반응의 CF3I 가스가 처리 공간(R)에 인가된 고주파 전력에 의해 플라즈마가 되고, 이온이나 라디칼이 발생한다[도 6의 (B)]. CF3I ·H2 반응 생성 가스로부터 발생한 이온이나 라디칼은 포토 레지스트막(74)의 표면 또는 개구부 측벽면과 충돌, 반응하고, 해당 부분에 증착물(76)을 퇴적해서 개구폭을 좁게 한다. 이때 개구부의 바닥부에도 증착물(76)이 퇴적하기 쉬워진다. 한편, 미반응의 CF3I 가스로부터 발생한 이온이나 라디칼은 개구부(75)의 횡방향으로는 확산하기 어렵고, 개구부(75)의 주변부를 약간 에칭해서 테이퍼 형상 벽면을 형성하는 동시에, 개구부(75)의 바닥 방향으로 진행해서 바닥부에 퇴적된 증착물에 충돌해서, 해당 증착물을 제거하고, 또한, 하지층인 반사 방지막(73) 및 SiON막(72)을 에칭한다. 이렇게, CF3I·H2 반응 생성 가스로부터 발생한 이온이나 라디칼은, 미반응의 CF3I 가스로부터 발생한 이온이나 라디칼과 협동해서, 개구부(75)의 개구폭을 슈링크하면서, 포토 레지스트막(74) 및 포토 레지스트막(74)에 퇴적된 증착물(76)에 의해 덮여 있지 않은 개구부 바닥부의 반사 방지막(73) 및 SiON막(72)을 에칭한다[도 6의 (C)].
이때, 개구부 측벽면에 있어서의 증착물(76)의 두께는, 처리 개시 시로부터 점차로 두껍게 되고, 처리 개시 후 150sec 후에 양측의 합계로 29nm(개구폭 : 31nm)가 되었다. 또한, 반사 방지막(73) 및 SiON막(72)은 슈링크된 개구폭 31nm의 폭으로, 하층 레지스트막으로서의 아모퍼스 카본막(71)이 노출될 때까지 에칭되고, 개구부(75)의 개구폭에 대응해서 아모퍼스 카본층(71)이 노출했다.
이렇게 하여, 개구부(75)의 개구폭이 슈링크됨과 동시에 반사 방지막(73) 및 SiON막(72)이 에칭된 웨이퍼(Q)를 프로세스 모듈(12)의 챔버(22) 내로부터 반출하고, 트랜스퍼 모듈(11)을 경유해서 프로세스 모듈(13)의 챔버 내에 반입하고, 이하, 전술한 제 2 실시 형태와 같이 SiON막(72)을 하드 마스크로서 아모퍼스 카본막(71)을 에칭해서 해당 아모퍼스 카본막(71)의 반사 방지막(73) 및 SiON막(72) 및 포토 레지스트막(74) 및 포토 레지스트막(74)의 개구부에 퇴적된 증착물(76)에 의해 덮여 있지 않은 부분을 에칭함과 동시에, 애싱 처리를 실시해서 본 처리를 종료한다.
아모퍼스 카본막(71)에는 개구부(75)의 개구폭 31nm에 대응하는 개구부가 형성되었다. 또한, 슈링크된 개구폭의 개구부(75)를 갖는 아모퍼스 카본막(71)을 구비한 웨이퍼(Q)에 대해서는 별도 공지의 방법에 의해 에칭 처리가 실시되어, 목적으로 하는 패턴 치수의 웨이퍼(Q)가 제조된다.
본 실시 형태에 의하면, 개구부(75)의 개구폭을 축소시키는 슈링크 에칭 공정과, 중간막으로서의 반사 방지막(73) 및 SiON막(72)을 에칭하는 에칭 공정을 1단계 어프로치(슈링크 에칭 단계)로서 실행함으로써, 상기 제 2 실시 형태와 같이 최근에 있어서의 반도체 디바이스의 소형화의 요청에 대응할 수 있는 동시에, 웨이퍼(Q)의 생산성을 향상시킬 수 있다.
본 실시 형태에 의하면, 처리 가스로서, 이방성 에칭 가스인 CF3I 가스와, H2 가스의 혼합 가스를 이용하여, 그 유량비 CF3I : H2를 3:2로 하였으므로, CF3I 가 스의 일부와 H2 가스가 반응해서 CF3I 가스의 일부로부터 F가 HF로서 뽑아 낸 CF3I·H2 반응 생성 가스가 된다. CF3I ·H2 반응 생성 가스는 CF3I 가스에 비해 F 성분의 비율이 상대적으로 감소하는 동시에, C 성분의 비율이 상대적으로 증가한 가스이며, 증착성 가스로서 기능한다. 즉, CF3I 가스는, 이방성 에칭 가스이며, F 성분의 비율이 크므로 증착성을 발현할 수는 없지만, 이것에 H2 가스를 첨가해서 F 성분을 HF로서 뽑아 냄으로써, 상대적으로 C 성분이 커지므로, 증착물 퇴적 기능이 발현되게 된다. 이렇게 개구부의 측벽에 증착물(76)을 퇴적시키기 쉬운 CF3I·H2 반응 생성 가스와, 개구부의 횡방향으로는 확산하기 어렵지만 바닥부에의 증착물의 퇴적을 억제하고, 하지층을 에칭하기 쉬운 미반응의 CF3I 가스를 병용함으로써, 개구부(75)의 개구폭을 축소시키는 슈링크 공정과, 중간막으로서의 반사 방지막(73) 및 SiON막(72)을 에칭하는 에칭 공정을 1단계 어프로치(슈링크 에칭 단계)로서 실행할 수 있다. 또한, CF3I 가스와 H2 가스의 반응에 의해 CF3I 가스로부터 F 성분을 뽑아 낼 때에 생성한 HF 가스는 시스템 외부로 폐기되므로, 챔버 내의 구성 부재에 부착하는 일이 없어서 문제가 되지 않는다.
본 실시 형태에 있어서, 이방성 에칭 가스는 브롬(Br) 또는 브롬(Br)보다도 원자 번호가 큰 할로겐 원소, 탄소 및 불소를 포함하는 가스이고, 그 중에서도 CF3I 가스 또는 CF3Br 가스가 적합하게 이용된다. CF3I 가스, CF3Br 가스/H2 가스는, 종 래 기술에서 사용되고 있는 CHF3 가스/CF4 가스와 비교해서 지구 온도 상승화 계수(GWP : Global Warming Potential)가 작다. 따라서, 본 실시 형태에 의하면, 처리 가스로서 CHF3 가스와 CF4 가스의 혼합 가스를 이용하는 종래 기술과 비교해서 환경 부하를 대폭 저감할 수 있다.
본 실시 형태에 있어서, 이방성 에칭 가스와 H2 가스의 혼합비는 4:1 내지 2:3인 것이 바람직하고, 특히 2:1 내지 4:3인 것이 바람직하다. H2 가스의 유량이 이방성 에칭 가스의 유량의 1/4보다도 작아지면, 증착성 가스로서 기능하는 CF3I ·H2 반응 생성 가스가 부족해져서 충분한 슈링크 효과를 얻는 것이 어렵게 된다. 한편, H2 가스의 유량이 이방성 에칭 가스의 유량의 3/2보다도 커지면, H2 가스와 반응하지 않는 미반응의 이방성 에칭 가스량이 부족해서 반사 방지막(73) 및 SiON막(72)의 에칭이 불충분해진다. 또한, 이방성 에칭 가스와 H2 가스의 최적 혼합비는 처리 압력 등에 의존한다고 생각된다.
본 실시 형태에 있어서, 에칭 처리 시의 바이어스 전력은 100W 내지 500W이다. 바이어스 전력이 100W 미만이면, 개구부 바닥부 에칭 효과가 불충분하게 된다. 한편, 바이어스 전력이 500W를 넘으면, 스퍼터링에 의해 포토 레지스트막(65)가 거칠어져 버린다.
본 실시 형태에 있어서, 에칭 처리 시의 챔버 내 압력은 2.6Pa(20mTorr) 내지 2×10Pa(150mTorr), 바람직하게는 1×10Pa[75mTorr 내지 2×10Pa(150mTorr)]이 다. 처리 압력이 지나치게 낮으면 기판 표면이 거칠어진다. 한편, 처리 압력이 지나치게 높으면, 기판 표면이 마모된다. 또한, 에칭 처리 시의 웨이퍼(Q)의 온도는 특히 한정되는 것은 아니지만, 예를 들면 20℃ 내지 100℃이다.
본 실시 형태에 있어서, 중간층을 반사 방지막(73) 및 실리콘 함유막으로서의 SiON막(72)으로 했지만, 실리콘 함유막은 SiON막 이외에, 예를 들면 SiO2막, SiN막, SiC막, SiOC막 또는 SiCN막이어도 좋다. 또한, 중간층은 반사 방지막 및 실리콘 함유막에 한정되는 것은 아니고, 반사 방지막과 금속막으로서의 예컨대 Ti막 또는 TiN막을 조합시킨 것, 또는 유기막으로서의 BARC에 실리콘(S1)을 수십 % 첨가한 반사 방지막의 기능을 갖춘 Si-ARC막 등이어도 좋다.
또한, 본 실시 형태에 있어서의 처리 대상층은 하층 레지스트막(71)이었지만, 처리 대상층은 이에 한정되지 않고, 예를 들면 SiO2막, TiN막이어도 좋다.
본 실시 형태에 있어서, 에칭 처리 시간은 0.5분 내지 3분이다. 에칭 시간이 0.5분보다도 짧으면, 충분한 슈링크 효과를 얻기 어렵고, 처리 시간이 3분 정도에서 슈링크 효과가 수렴하고, 중간층의 에칭이 완료하므로, 처리 시간을 3분 이상으로 해도 그 이상의 효과를 얻기 어렵다.
본 실시 형태에 있어서, 개구부(75)의 개구폭을 축소하는 동시에 중간층을 에칭하는 슈링크 에칭 단계와 아모퍼스 카본막(71)의 에칭 단계를 동일 챔버 내에서 연속해서 실행할 수도 있다.
[실시예 17 내지 19] 및 [비교예 3 내지 7]
초기 개구폭이 60nm인 포토 레지스트막(74), 반사 방지막(73) 및 SiON막(72)을 갖는 웨이퍼(Q)에 대해, 처리 가스로서 CF3I 가스와 H2 가스의 혼합 가스를 이용하여, 챔버 내 압력, 바이어스 전력, 가스 유량비 및 처리 시간을 각각 변화시켜서 슈링크 에칭 처리를 실시하고, 처리 후의 포토 레지스트막의 표면 및 애싱 처리 후의 하층 레지스트층 표면을 관찰했다.
조건 및 관찰 결과를 표 2에 도시한다.
[표 2]

 압력(mT)
 바이어스
전력(W)		 가스 유량비 (SCCM) 처리시간
(sec)		 관찰
결과
CF3I/H2 CF4/CHF3
실시예 17 75 300 200/50 --- 60 ○
실시예 18 75 300 150/100 --- 120 ○
실시예 19 75 300 100/150 --- 150 ○
비교예 3 75 300 250/0 --- 60 ×
비교예 4 75 300 --- 250/0 50 ×
비교예 5 75 300 --- 125/125 90 ×
비교예 6 75 300 --- 100/150 90 ×
비교예 7 75 300 --- 50/200 120 ×
관찰결과○는 양호한 웨이퍼가 얻어져서 실용적인 것을 나타낸다.
관찰결과△는 중대한 결함이 없어서 실용 가능인 것을 나타낸다.
관찰결과×는 웨이퍼 상태가 불량이어서 실용에 제공할 수 없는 것을 나타낸다.
표 2로부터, 이하의 사실을 알 수 있다.
실시예 17 내지 19는 이방성 에칭 가스인 CF3I 가스와 H2 가스의 유량비가 4:1 내지 2:3이고, 챔버 내 압력이, 1×10Pa(75mTorr)이며, 바이어스 전력이 300W이고, 동시에, 처리 시간이 각각 60, 120 및 150sec이며, 각 조건이 본 발명의 범 위 내에 있으므로, 충분한 슈링크 효과를 얻을 수 있는 동시에, 반사 방지막(73) 및 SiON막(72)을 꿰뚫는 중간층의 에칭 효과가 인정되었다. 또한, 실시예 18에서는, 초기 상태에서 평균 60nm이었던 개구부(75)의 개구폭을, 평균 31nm로 슈링크할 수 있어서 홀 직경의 편차는 극히 작은 것이었다.
비교예 3은 CF3I 가스 단독에 의한 것이며, 이에 의해서도 중간층 에칭 효과가 인정되었지만, 본 발명에서 규정하는 처리 가스는 아니기 때문에, 충분한 슈링크량을 얻을 수 없었다. 또한, 비교예 4는 처리 가스로서 이방성 에칭 가스인 CF4 가스 단독을 이용한 것이며, 중간층을 꿰뚫을 수는 있었지만, 본 발명에서 규정하는 처리 가스는 아니기 때문에, 슈링크 효과는 발휘되지 않았다.
비교예 5 내지 7은 처리 가스로서 CF4 가스 및 CHF3 가스를 이용한 것이고, CF4 가스 유량에 대한 CHF3 가스 유량의 비율을 증가하는 것에 수반하여 슈링크 효과가 발현되지만, 본 발명에서 규정하는 처리 가스는 아니기 때문에, 개구부의 톱(top) 형상이 거칠어지고, 또한 홀 직경의 편차도 커서 실용적으로 용인할 수 있는 것은 아니었다.
전술한 각 실시 형태에 있어서, 플라즈마 처리가 실시되는 기판은 반도체 디바이스용의 웨이퍼에 한정되지 않고, LCD[액정 표시장치(Liquld Crystal Display)]를 포함하는 FPD[평판 패널 표시장치(Flat Panel Display)] 등에 이용하는 각종 기판이나, 포토 마스크, CD 기판, 프린트 기판 등이어도 좋다.
또한, 본 발명의 목적은 전술한 각 실시 형태의 기능을 실현하는 소프트웨어 의 프로그램 코드를 기억한 기억 매체를, 시스템 또는 장치에 공급하고, 그 시스템 또는 장치의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 격납된 프로그램 코드를 판독해 실행함으로써도 달성된다.
이 경우, 기억 매체로부터 판독된 프로그램 코드 자체가 전술한 각 실시 형태의 기능을 실현하는 것이 되어서, 그 프로그램 코드 및 해당 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예컨대, 플로피(등록 상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD+RW 등의 광 디스크, 자기 테이프, 비휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 거쳐서 다운로드해도 좋다.
또한, 컴퓨터가 판독한 프로그램 코드를 실행함으로써, 전술한 각 실시 형태의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 근거하여, 컴퓨터 상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제의 처리의 일부 또는 전부를 실행하고, 그 처리에 의해 전술한 각 실시 형태의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 판독된 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램의 지시에 근거해서, 그 확장 기능을 확장 보드나 확장 유닛에 구비되는 CPU 등이 실제의 처리의 일부 또는 전부를 실행하고, 그 처리에 의해 전술한 각 실시 형태의 기능이 실현되는 경우도 포함된다.
도 1은 본 실시 형태에 따른 기판 처리 방법을 실행하는 기판 처리 시스템의 구성을 개략적으로 도시하는 평면도,
도 2는 도 1에 있어서의 선 Ⅱ-Ⅱ에 따르는 단면도,
도 3은 도 1의 기판 처리 시스템에 있어서 플라즈마 처리가 실시되는 반도체 웨이퍼의 구성을 개략적으로 도시하는 단면도,
도 4는 본 발명의 제 1 실시 형태에 있어서의 기판 처리 방법을 도시하는 공정도,
도 5는 본 발명의 제 2 실시 형태에 있어서의 기판 처리 방법을 도시하는 공정도,
도 6은 본 발명의 제 3 실시 형태에 있어서의 기판 처리 방법을 도시하는 공정도.
※도면의 주요 부분에 대한 부호의 설명※
10…기판 처리 시스템, 12, 13, 14…프로세스 모듈,
50, 60, 70…실리콘 기재,
51, 61, 71…아모퍼스 카본막(하층 레지스트막),
52, 62, 72…SiON막, 53, 63, 73…반사 방지막,
54, 64, 74…포토 레지스트막, 55, 65, 75…개구부,
56, 66, 76…증착물.

Claims (22)

  1. 처리 대상층, 중간층 및 마스크층이 차례로 적층되고, 상기 마스크층은 상기 중간층의 일부를 노출시키는 개구부를 갖는 기판을 처리하는 기판 처리 방법에 있어서,
    증착성 가스로부터 생성된 플라즈마에 의해 상기 마스크층의 상기 개구부의 측벽면에 증착물을 퇴적시키는 개구폭 축소 단계와, 이방성 에칭 가스로부터 생성된 플라즈마에 의해 상기 개구부의 바닥부를 형성하는 상기 중간층을 에칭하는 에칭 단계를 함께 실행하는 슈링크 에칭(shrink etching) 단계를 가지고,
    상기 이방성 에칭 가스로부터 생성된 플라즈마는 상기 개구부의 주변부를 에칭해서 상기 개구부의 바닥부의 폭보다 상기 개구부의 입구부의 폭이 넓은 테이퍼 형상 벽면을 형성하고,
    상기 슈링크 에칭 단계에서, 상기 증착성 가스는 CF3I 가스 또는 CF3Br 가스와 수소 가스의 혼합 가스의 반응물로부터 형성되고, 상기 혼합 가스 중 미반응의 CF3I 가스 또는 CF3Br 가스가 상기 이방성 에칭 가스로 사용되는 것을 특징으로 하는
    기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 슈링크 에칭 단계에서의 상기 CF3I 가스 또는 상기 CF3Br 가스와 상기 수소 가스의 혼합비는 4:1 내지 2:3인 것을 특징으로 하는
    기판 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 슈링크 에칭 단계에서, 상기 기판에 100W 내지 500W의 바이어스 전력을 인가하는 것을 특징으로 하는
    기판 처리 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 슈링크 에칭 단계에서, 상기 기판을 수용하는 챔버 내 압력을 2.6Pa(20mTorr) 내지 2×10Pa(150mTorr)로 조정하는 것을 특징으로 하는
    기판 처리 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 슈링크 에칭 단계에서, 에칭되는 상기 중간층은 상기 마스크층의 하방에 적층된 반사 방지막 및 실리콘 함유막, 반사 방지막 및 금속막 또는 실리콘 함유 유기막인 것을 특징으로 하는
    기판 처리 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 슈링크 에칭에 의해 상기 개구폭이 축소된 상기 마스크층의 개구부에 대응하는 개구부를 갖는 상기 중간층의 개구부를 상기 처리 대상층에 전사하는 처리 대상층 에칭 단계를 갖는 것을 특징으로 하는
    기판 처리 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020090062557A 2008-07-11 2009-07-09 기판 처리 방법 KR101549264B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-181729 2008-07-11
JP2008181729 2008-07-11
JP2009026127A JP2010041028A (ja) 2008-07-11 2009-02-06 基板処理方法
JPJP-P-2009-026127 2009-02-06

Publications (2)

Publication Number Publication Date
KR20100007763A KR20100007763A (ko) 2010-01-22
KR101549264B1 true KR101549264B1 (ko) 2015-09-01

Family

ID=41505536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090062557A KR101549264B1 (ko) 2008-07-11 2009-07-09 기판 처리 방법

Country Status (5)

Country Link
US (2) US8105949B2 (ko)
JP (1) JP2010041028A (ko)
KR (1) KR101549264B1 (ko)
CN (1) CN103400761B (ko)
TW (1) TWI478232B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5248902B2 (ja) 2007-10-11 2013-07-31 東京エレクトロン株式会社 基板処理方法
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
US9190289B2 (en) * 2010-02-26 2015-11-17 Lam Research Corporation System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5563860B2 (ja) * 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
JP2012028431A (ja) 2010-07-21 2012-02-09 Toshiba Corp 半導体装置の製造方法
US8916051B2 (en) 2010-12-23 2014-12-23 United Microelectronics Corp. Method of forming via hole
JP5902529B2 (ja) * 2012-03-28 2016-04-13 株式会社ディスコ レーザ加工方法
JP6050944B2 (ja) * 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US8962221B2 (en) 2012-05-14 2015-02-24 United Microelectronics Corp. Mask and method of forming pattern by using the same
JP6008608B2 (ja) * 2012-06-25 2016-10-19 東京エレクトロン株式会社 レジストマスクの処理方法
CN103915321A (zh) * 2013-01-06 2014-07-09 中国科学院微电子研究所 半导体结构及其制造方法
JP6185305B2 (ja) 2013-06-28 2017-08-23 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
KR101539172B1 (ko) * 2014-01-20 2015-07-24 아주대학교산학협력단 플라즈마 식각을 이용한 원뿔형 나노 구조물 형성 방법 및 원뿔형 나노 구조물
US9202749B2 (en) 2014-02-06 2015-12-01 International Business Machines Corporation Process methods for advanced interconnect patterning
US9620417B2 (en) * 2014-09-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of manufacturing fin-FET devices
US9508719B2 (en) 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US9679850B2 (en) * 2015-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating semiconductor structure
JP2018022830A (ja) * 2016-08-05 2018-02-08 東京エレクトロン株式会社 被処理体を処理する方法
KR102372892B1 (ko) * 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
JP6925202B2 (ja) * 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10276378B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming funnel-like opening for semiconductor device structure
WO2019087850A1 (ja) * 2017-11-02 2019-05-09 昭和電工株式会社 エッチング方法及び半導体の製造方法
KR102504833B1 (ko) 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
JP2020009840A (ja) 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置
US10943791B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and method for manufacturing a semiconductor device
JP2020088174A (ja) 2018-11-26 2020-06-04 東京エレクトロン株式会社 エッチング方法及び基板処理装置
US11398377B2 (en) * 2020-01-14 2022-07-26 International Business Machines Corporation Bilayer hardmask for direct print lithography
US20220005688A1 (en) * 2020-07-02 2022-01-06 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications
JP2022055923A (ja) 2020-09-29 2022-04-08 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
CN116207039B (zh) * 2023-04-28 2023-07-21 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016050A (ja) * 2000-04-28 2002-01-18 Daikin Ind Ltd ドライエッチングガスおよびドライエッチング方法
JP2006156591A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006253245A (ja) * 2005-03-09 2006-09-21 Tokyo Electron Ltd 微細パターン形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
JP3115715B2 (ja) 1992-11-12 2000-12-11 三菱電機株式会社 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
US6890859B1 (en) * 2001-08-10 2005-05-10 Cypress Semiconductor Corporation Methods of forming semiconductor structures having reduced defects, and articles and devices formed thereby
ITMI20020931A1 (it) * 2002-05-02 2003-11-03 St Microelectronics Srl Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
CN101154569B (zh) * 2002-06-27 2014-05-14 东京毅力科创株式会社 等离子体处理方法
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
TWI259531B (en) * 2004-04-12 2006-08-01 Taiwan Semiconductor Mfg Method of etching dual anti-reflection layer
JP2006032721A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7410906B2 (en) * 2004-07-16 2008-08-12 Fujifilm Corporation Functional device and method for producing the same, and image pickup device and method for producing the same
US7053003B2 (en) * 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
KR100632658B1 (ko) 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100780944B1 (ko) 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016050A (ja) * 2000-04-28 2002-01-18 Daikin Ind Ltd ドライエッチングガスおよびドライエッチング方法
JP2006156591A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006253245A (ja) * 2005-03-09 2006-09-21 Tokyo Electron Ltd 微細パターン形成方法

Also Published As

Publication number Publication date
TW201017749A (en) 2010-05-01
JP2010041028A (ja) 2010-02-18
US20120094495A1 (en) 2012-04-19
US8557706B2 (en) 2013-10-15
US8105949B2 (en) 2012-01-31
TWI478232B (zh) 2015-03-21
KR20100007763A (ko) 2010-01-22
CN103400761B (zh) 2016-06-22
CN103400761A (zh) 2013-11-20
US20100009542A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
KR101549264B1 (ko) 기판 처리 방법
JP5180121B2 (ja) 基板処理方法
JP5102720B2 (ja) 基板処理方法
KR101048009B1 (ko) 기판 처리 방법
US7977242B2 (en) Double mask self-aligned double patterning technology (SADPT) process
KR20160008499A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP5524362B2 (ja) 基板処理方法
JP2010283213A (ja) 基板処理方法
JP5604063B2 (ja) 基板処理方法及び記憶媒体
KR101699547B1 (ko) 기판 처리 방법 및 기억 매체
US8252698B2 (en) Substrate processing method
WO2006019849A1 (en) Low-k dielectric etch
JP5484363B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant