TWI478232B - Substrate handling method - Google Patents

Substrate handling method Download PDF

Info

Publication number
TWI478232B
TWI478232B TW098123482A TW98123482A TWI478232B TW I478232 B TWI478232 B TW I478232B TW 098123482 A TW098123482 A TW 098123482A TW 98123482 A TW98123482 A TW 98123482A TW I478232 B TWI478232 B TW I478232B
Authority
TW
Taiwan
Prior art keywords
gas
opening
film
processing method
layer
Prior art date
Application number
TW098123482A
Other languages
English (en)
Other versions
TW201017749A (en
Inventor
Masanobu Honda
Hironobu Ichikawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201017749A publication Critical patent/TW201017749A/zh
Application granted granted Critical
Publication of TWI478232B publication Critical patent/TWI478232B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

基板處理方法
本發明係關於基板處理方法，尤其關於處理依序疊層處理對象層、中間層、光罩層之基板的基板處理方法。
所知的有在矽基材上依序疊層藉由CVD處理等而被形成之含有雜質的氧化膜，例如TEOS(Tetra Ethyl Ortho Silicate)膜、導電膜例如TiN膜、反射防止膜(BARC膜)以及光阻膜之半導體裝置用之晶圓(例如參照專利文獻1)。光阻膜係藉由光微影形成特定圖案，於反射防止膜及導電膜之蝕刻之時，當作光罩發揮功能。
近年來，於半導體裝置之小型化發展中，產生更微細形成上述般之晶圓表面中之電路圖案的必要。為了形成如此之微細電路圖案，在半導體裝置之製造過程中，必須縮小光阻膜中之圖案之最小尺寸，將小尺寸之開口部(通孔或溝渠)形成蝕刻對象之膜。
〔先行技術文獻〕
〔專利文獻〕
〔專利文獻1〕日本特開2006-190939號公報
〔發明之概要〕
但是，光阻膜中之圖案之最小尺寸雖然被可在光微影顯像之最小尺寸被限定，但是由於焦點距離之參差不齊等之原因使得可在光微影中量產之最小尺寸則受到限制。例如，可在光微影量產之最小尺寸大約為80nm。另外，滿足半導體裝置之小型化要求之加工尺寸為30nm左右。
如此一來，半導體裝置之小型化要求尺寸漸漸變小，期待開發在蝕刻對象之膜形成滿足小型化要求之尺寸之開口部的技術。
本發明之目的在於提供在光罩膜或中間膜形成用以轉印至蝕刻對象膜之開口部的基板處理方法，其開口部為對處理對象之基板滿足半導體裝置之小型化要求之尺寸之開口部。
為了達成上述目的，本發明之基板處理方法，係屬於處理依序疊層處理對象層、中間層及光罩層，且上述光罩層具有使上述中間層之一部分露出之開口部的基板之基板處理方法，其特徵為：具有開口寬度縮小步驟，用以藉由氣體附著係數S為S=0.1至1.0之附著性氣體所生成之電漿使附著物堆積在上述光罩層之上述開口 部之側壁面而縮小上述開口部之開口寬度。
上述基板處理方法中，上述附著性氣體為以一般式Cx Hy Fz (x、y、z為0或正之整數)所表示之氣體。在此，C為碳，H為氫，F為氟。
上述基板處理方法中，上述附著性氣體為CHF3 氣體。
上述基板處理方法中，在上述開口寬度縮小步驟中，對上述基板施加100W至500W之偏壓電力。
上述基板處理方法中，在上述開口寬度縮小步驟中之處理時間為0.5分鐘至3分鐘。
上述基板處理方法中，上述開口寬度縮小步驟係使上述光罩層之上述開口部之開口寬度收斂於對應於上述附著性氣體之氣體附著係數S之值的特定值。
上述基板處理方法中，上述開口寬度縮小步驟係使上述光罩層之上述開口部之開口寬度縮小，並且吸收被形成在上述光罩層之開口部之開口寬度的參差不齊而縮小偏差。
上述基板處理方法中，具有處理對象層蝕刻步驟，用以將藉由上述開口寬度縮小步驟縮小開口寬度之上述光罩層之開口部轉印至上述處理對象層。
為了達成上述目的，本發明之另一基板處理方法， 係屬於處理依序疊層處理對象層、中間層及光罩層，且上述光罩層具有使上述中間層之一部分露出之開口部的基板之基板處理方法，其特徵為：具有：收縮蝕刻步驟，以一步驟執行用以藉由自附著性氣體和各向異性蝕刻氣體之混合氣體所生成之電漿，使附著物堆積於上述光罩層之上述開口部之側壁面的開口寬度縮小步驟；和用以蝕刻形成上述開口部之底部之上述中間層的蝕刻步驟。
上述基板處理方法中，上述附著性氣體為以一般式Cx Hy Fz (x、y、z為0或正之整數)所表示之氣體。在此，C為碳，H為氫，F為氟。
上述基板處理方法中，上述附著性氣體為CHF3 氣體。
上述基板處理方法中，上述各向異性蝕刻氣體為分子量大於上述附著性氣體的氣體，為包含溴(Br)或原子序數大於溴(Br)之鹵元素，或是週期表第16族元素為硫磺(S)或原子序數大於硫磺(S)之元素的氣體。
上述基板處理方法中，上述各向異性蝕刻氣體為CF3 I氣體、CF3 Br氣體、HI氣體或是HBr氣體。
上述基板處理方法中，在上述收縮蝕刻步驟中之上 述附著性氣體和上述各向異性蝕刻氣體之混合比為6：1至1：1。
為了達成上述目的，本發明之又另一基板處理方法，係屬於處理依序疊層處理對象層、中間層及光罩層，且上述光罩層具有使上述中間層之一部分露出之開口部的基板之基板處理方法，其特徵為：具有收縮蝕刻步驟，以一步驟執行用以藉由自各向異性蝕刻氣體和氫氣體之混合氣體所生成之電漿，使附著物堆積於上述光罩層之上述開口部之側壁面的開口寬度縮小步驟；和用以蝕刻形成上述開口部之底部之上述中間層的蝕刻步驟。
上述基板處理方法中，上述各向異性蝕刻氣體為包含溴(Br)或原子序數大於溴(Br)之鹵元素、碳及氟之氣體。
上述基板處理方法中，上述各向異性蝕刻氣體為CF3 I氣體或CF3 Br氣體。
上述基板處理方法中，在上述收縮蝕刻步驟中之上述各向異性蝕刻氣體和上述氫氣體之混合比為4：1至2：3。
上述基板處理方法中，在上述收縮蝕刻步驟中，對上述基板施加100W至500W之偏壓電力。
上述基板處理方法中，在上述收縮蝕刻步驟中，將收容上述基板之腔室內壓力調整成2.6Pa(20mTorr)至2×10Pa(150mTorr)。
上述基板處理方法中，在上述收縮蝕刻步驟中，被蝕刻之上述中間層為被疊層於上述光罩層之下方的反射防止膜及含矽膜、反射防止膜及金屬膜或含矽有機膜。
上述基板處理方法中，具有處理對象層蝕刻步驟，用以將上述中間層之開口部轉印至上述處理對象層，且上述中間層具有對應於藉由上述收縮蝕刻步驟縮小上述開口寬度之上述光罩層之開口部的開口部。
若本發明之基板處理方法時，因具有開口寬度縮小步驟，用以藉由氣體附著係數S為S=0.1至1.0之附著性氣體所生成之電漿使附著物堆積在光罩層之開口部之側壁面而縮小開口部之開口寬度，故可以在光罩層形成用以轉印至蝕刻對象膜之開口圖案，該開口圖案具有滿足半導體裝置之小型化要求之尺寸的開口部。
若藉由本發明之基板處理方法時，因附著性氣體為以一般式Cx Hy Fz (x、y、z為0或正之整數)所表示之氣體，故可以在光罩層之開口部之側壁面堆積因應氣體 附著係數S之厚度的附著物而縮小開口寬度。
若藉由本發明之基板處理方法時，因附著性氣體為CHF3 氣體，故可以使附著物堆積於光罩層之開口部之側壁面，而將開口寬度縮小至例如20nm左右。
若藉由本發明之基板處理方法時，因在開口寬度縮小步驟中，對基板施加100W至500W之偏壓電力，故可以效率佳藉由適度偏壓電力執行附著物附著於開口部側壁面。
若藉由本發明之基板處理方法時，因將開口寬度縮小步驟中之處理時間設為0.5分鐘至3分鐘，故可以利用所需最小限之處理時間縮小光罩層之開口部的開口寬度。
若藉由本發明之基板處理方法時，由於開口寬度縮小步驟係使光罩層之開口部之開口寬度收斂於對應於附著性氣體之氣體附著係數S之值的特定值，故可以藉由氣體附著係數S選擇所適用之附著性氣體，將開口部之開口寬度調整成所欲之開口寬度。
若藉由本發明之基板處理方法時，由於開口寬度縮小步驟係使光罩層之開口部之開口寬度縮小，並且吸收被形成在光罩層之開口部之開口寬度的參差不齊而縮小偏差，故可以吸收在以往不成為問題之開口寬度之參差 不齊，而因應半導體裝置之小型化要求。
若藉由本發明之基板處理方法時，由於具有將藉由開口寬度縮小步驟縮小開口寬度之光罩層之開口部轉印至處理對象層之處理對象層蝕刻步驟，故可以將滿足半導體裝置之小型化要求之尺寸之開口部轉印至處置對象層。
若藉由本發明之基板處理方法時，因具有收縮蝕刻步驟，以一步驟執行用以藉由自附著性氣體和各向異性蝕刻氣體之混合氣體所生成之電漿使附著物堆積於光罩層之開口部之側壁面的開口寬度縮小步驟；和用以蝕刻形成開口部之底部之中間層的蝕刻步驟，故可以在中間層形成用以轉印至處理對象層之開口圖案，該開口圖案具有滿足半導體裝置之小型化要求之尺寸的開口部。
若藉由本發明之基板處理方法時，因附著性氣體為以一般式CxHyFz(x、y、z為0或正之整數)所表示之氣體，故可以在光罩層之開口部之側壁面堆積因應氣體附著係數S之厚度的附著物而縮小開口寬度。
若藉由本發明之基板處理方法時，因將附著性氣體設為CHF3 氣體，故可以使附著物堆積於光罩層之開口部之側壁面，而將開口寬度縮小至例如20~25nm左右。
若藉由本發明之基板處理方法時，因將上述各向異性蝕刻氣體設為分子量大於上述附著性氣體的氣體，為 包含溴(Br)或原子序數大於溴(Br)之鹵元素，或是週期表第16族元素為硫磺(S)或原子序數大於硫磺(S)之元素的氣體，故可以使自各向異性蝕刻氣體所生成之電漿到達至開口部底部，進而可以一邊抑制堆積物堆積至底部，一邊蝕刻例如中間膜。
若藉由本發明之基板處理方法時，因可以將各向異性氣體設為CF3 I氣體、CF3 Br氣體、HI氣體或是HBr氣體，故提高抑制堆積物朝底部堆積之堆積抑制效果及中間膜蝕刻效果。
若藉由本發明之基板處理方法時，由於將收縮蝕刻步驟中之附著性氣體和各向異性蝕刻氣體之混合比設為6：1~1：1，故可以使附著物堆積至開口部側壁而縮小開口寬度，並且可以防止附著物附著於開口部底部而蝕刻開口部底部之中間膜。
若藉由本發明之基板處理方法時，因具有收縮蝕刻步驟，以一步驟執行用以藉由自各向異性蝕刻氣體和氫氣體之混合氣體所生成之電漿使附著物堆積於光罩層之開口部之側壁面的開口寬度縮小步驟；和用以蝕刻形成開口部之底部之中間層的蝕刻步驟，故可以藉由依據各向異性蝕刻氣體和氫氣體之反應而所生成之氣體的附著物堆積作用，和各向異性蝕刻氣體之蝕刻作用之協同作 用，在中間層形成用以轉印至處理對象層之開口圖案，該開口圖案具有滿足半導體裝置之小型化要求之尺寸的開口部。
若藉由本發明之基板處理方法時，因將各向異性蝕刻氣體設為包含溴(Br)或原子序數大於溴(Br)之鹵元素、碳及氟的氣體，故可以使自各向異性蝕刻氣體所生成之電漿到達至開口部底部，進而可以一邊抑制堆積物堆積至底部，一邊蝕刻例如中間膜。
若藉由本發明之基板處理方法時，因可以將各向異性蝕刻氣體設為CF3 I氣體或是CF3 Br氣體，故提高抑制堆積物朝開口部底部堆積之堆積抑制效果及中間膜蝕刻效果。
若藉由本發明之基板處理方法時，由於將收縮蝕刻步驟中之各向異性蝕刻氣體和氫氣體之混合比設為4：1~2：3，故可以謀求附著物堆積至開口部側壁之堆積作用，和開口部底部之中間膜蝕刻作用之調整，依此可以縮小開口寬度，並且可以蝕刻開口部底部之中間膜。
若藉由本發明之基板處理方法時，因在收縮蝕刻步驟中，對基板施加100W~500W之偏壓電力，故可以適度地取得附著物朝開口部側壁面附著之附著物附著效果和底部中間膜之蝕刻效果。
若藉由本發明之基板處理方法時，因在收縮蝕刻步驟中，將收容上述基板之腔室內壓力調整成2.6Pa(20mTorr)至2×10Pa(150mTorr)，故可以防止基板表面之粗糙及磨損。
若藉由本發明之基板處理方法時，因在收縮蝕刻步驟中，將被蝕刻之中間層設為被疊層於光罩層下方之反射防止膜及含矽膜、反射防止膜及金屬膜或是含矽有機膜，故可以在該些中間層形成與光罩層相同滿足半導體裝置之小型化要求之尺寸的開口部。
若本發明之基板處理方法時，由於具有將中間層之開口部轉印至處理對象層之處理對象層蝕刻步驟，該中間層具有對應於藉由收縮蝕刻步驟縮小開口寬度之光罩層之開口部的開口部，故可以將滿足半導體裝置之小型化要求之尺寸的開口部，轉印至處理對象層。
以下，針對本發明之實施型態，一面參照圖面一面予以說明。
首先，針對實行本發明之實施型態所涉及之基板處理方法之基板處理系統予以說明。該基板處理系統具備多數製程模組，該製程模組係被構成對當作基板之半導 體晶圓Q(以下，單稱為「晶圓Q」)施予使用電漿之蝕刻處理或灰化處理。
第1圖為概略性表示實行本實施型態所涉及之基板處理方法之基板處理系統之構成的俯視圖。
在第1圖中，基板處理系統10具備俯視呈六角形之轉移模組11、連接於該轉移模組11之一側面的兩個製程模組12、13、以對向於該兩個製程模組12、13之方式連接於轉移模組11之另一側的兩個製程模組14、15、鄰接於製程模組13並且連接於轉移模組11之製程模組16、鄰接製程模組15且連接於轉移模組11之製程模組17、當作矩形狀之搬運室之裝載模組18，和被配置在轉移模組11及裝載模組18之間而連結該些之2個裝載鎖定模組19、20。
轉移模組11具有被配置在其內部之伸縮及旋轉自如之搬運臂21，該搬運臂21係在製程模組12~17或裝載鎖定模組19、20之間搬運晶圓Q。
製程模組12具有收容晶圓Q之處理室容器(腔室)，對該腔室內部導入處理氣體之CF系附著性氣體，例如CHF3 氣體及鹵系氣體，例如HBr氣體之混合氣體，並自藉由使腔室內部產生電場而被導入之處理氣體產生電漿，且藉由該電漿對晶圓Q施予蝕刻處理。
第2圖為沿著第1圖中之線II-II線之截面圖。
在第2圖中，製程模組12具有處理室(腔室)22、被配置在該腔室22內之晶圓Q之載置台23、被配置成在腔室22之上方與載置台23相向之噴淋頭24、排出腔室22內之氣體等之TMP(Turbo Molecular Pump)25、被配置在腔室22及TMP25之間，當作控制腔室22內之壓力的可變式蝶閥的APC(Adaptive Pressure Control)閥26。
在載置台23分別經第1整合器(Matcher)28及第2整合器(Matcher)36各連接第1高頻電源27及第2高頻電源35，第1高頻電源27對載置台23施加比較高之頻率例如60MHz之高頻電力以當作激發用電力，第2高頻電源35對載置台23施加比較低之頻率例如2MHz之高頻電力以當作偏壓。依此，載置台23係當作對載置台23及噴淋頭24之間的處理空間R施加高頻電力之下部電極而發揮功能。整合器28及36係降低來自載置台23之高頻電力之反射，而使高頻電力之對載置台23的供給效率成為最大。
噴淋頭24係由圓板狀之下層氣體供給部29及圓板狀之上層氣體供給部30所構成，在下層氣體供給部29重疊上層氣體供給部30。下層氣體供給部29及上層氣體供給部30分別具有第1緩衝室31及第2緩衝室32。第1緩衝室31及第2緩衝室32分別經氣體通氣孔33、34而連通於腔室22內。
第1緩衝室31被連接於例如CHF3 氣體供給系統(省略圖式)。該CHF3 氣體供給系統係對第1緩衝室31供給CHF3 氣體。被供給之CHF3 氣體係經氣體供氣孔33而被供給至腔室22內。再者，第2緩衝室32被連接於例如HBr氣體供給系統(省略圖式)。HBr氣體供給系統係對第2緩衝室32供給HBr氣體。被供給之HBr氣體係經氣體供氣孔34而被供給至腔室22內。在噴淋頭24連接有直流電源45，藉由該直流電源45而對噴淋頭24施加直流電壓。依此，被施加之直流電壓控制處理空間R內之離子分布。
在該製程模組12之腔室22內，如上述般，藉由載置台23對處理空間R施加高頻電力，使從噴淋頭24被供給至處理空間R之處理氣體成為高密度之電漿，而產生離子或自由基等，藉由該離子或自由基對晶圓Q施予蝕刻處理。
返回第1圖，製程模組13具有收容在製程模組12被施予蝕刻處理之晶圓Q的處理室(腔室)，對該腔室內部導入當作處理氣體之O2 氣體及N2 氣體之混合氣體，並自藉由使腔室內部產生電場而被導入之處理氣體產生電漿，且藉由該電漿對晶圓Q施予蝕刻處理。並且，製程模組13具有與製程模組12相同之構成，例如，具備O2 氣體供給系統及N2 氣體供給系統(任一者皆無圖式)，以取代CHF3 氣體供給系統及HBr氣體供給系統。並且，製程模組13中之蝕刻處理也兼作灰化處理。
製程模組14具有收容在製程模組13被施予蝕刻處理之晶圓Q的處理室(腔室)，對該腔室內部導入當作處理氣體之O2 氣體，並自藉由使腔室內部產生電場而被導入之處理氣體產生電漿，且藉由該電漿對晶圓Q施予灰化處理。並且，製程模組14也具有與製程模組12相同之構成，具備僅由O2 氣體供給系統被連接於緩衝室之圓板狀之氣體供給部所構成之噴淋頭(任一者皆無圖式)，以取代由圓板狀之下層氣體供給部29及圓板狀之上層氣體供給部30所構成之噴淋頭24。
轉移模組11、製程模組12～17之內部維持減壓狀態，轉移模組11和製程模組12～17之各個經真空閘閥12a～17a而被連接。
在基板處理系統10中，裝載模組18之內部壓力被維持大氣壓，另外，轉移模組11之內部壓力被維持真空。因此，各裝載鎖定模組19、20分別在與轉移模組11之連結部具備真空閘閥19a、20a，並且在與裝載模組18之連結部具備大氣門閥19b、20b，依此構成可調整其內部壓力之真空預備搬運室。再者，各裝載鎖定模組19、20具有用以暫時性載置在裝載模組18及轉移模組11之間被交接之晶圓Q之晶圓載置台19c、20c。
在裝載模組18除裝載鎖定模組19、20之外，連接有分別載置當作收容25片之晶圓Q之容器的前開式晶圓盒(Front Opening Unified Pod)37的例如3個前開式晶圓盒載置台38，和預對準自前開式晶圓盒37搬出之晶圓Q之位置的定位器39。
裝載鎖定模組19、20係連接於沿著裝載模組18之長邊方向之側壁，並且配置成夾著裝載模組18而與3個前開式晶圓盒載置台38對向，定位器39係被配置在與裝載模組18之長邊方向有關之一端。
裝載模組18具有被配置在內部，搬運晶圓Q之標量型雙臂型之搬運臂40，和當作以對應於各前開式晶圓盒載置台38之方式配置在側壁之晶圓Q之投入口的三個裝載埠41。搬運臂40係經由裝載埠41自被載置在前開式晶圓盒載置台38之前開式晶圓盒37取出晶圓Q，將該取出之晶圓Q搬出搬入至裝載鎖定模組19、20或定位器39。
再者，基板處理系統10具備被配置在與裝載鎖定模組18之長邊方向有關之一端的操作面板42。操作面板42具有由例如LCD(Liquid Crystal Display)所構成之顯示部，該顯示部顯示基板處理系統10之各構成要素之動作狀況。
第3圖為概略性表示第1圖之基板處理系統中施予電漿處理之半導體晶圓之構成的截面圖。
在第3圖中，晶圓Q具有當作被形成在矽基材50表面之處理對象層之非晶質碳膜(下層光阻膜)51，和被形成在非晶質碳膜51上之SiON膜(硬光罩)52，和被形成在SiON膜52上之反射防止膜(BARC膜)53，和被形成在反射防止膜53上之光阻膜54(光罩層)。
矽基材50為由矽所構成之圓板狀之薄板，藉由施予例如CVD處理，在表面形成非晶質碳膜51。非晶質碳膜51係當作下層光阻膜而發揮功能。在非晶質碳膜51上，施予CVD處理或是PVD處理而在表面形成SiON膜52，在該SiON膜52上藉由例如塗佈處理形成反射防止膜53。反射防止膜53係由包含吸收某特定波長之光例如朝向光阻膜54照射之ArF準分子雷射光之色素的高分子樹脂所構成，透過光阻膜54之ArF準分子雷射光藉由SiON膜52被反射而防止再次到達至光阻膜54。光阻膜54係使用例如旋轉塗佈機(省略圖式)而被形成在反射防止膜53上。光阻膜54由正型之感光性樹脂所構成，當被照射ArF準分子雷射光之時，則變質成鹼可溶性。
對於如此之構成之晶圓Q，藉由步進器(省略圖式)對光阻膜54照射對應於反轉成特定圖案之圖案之ArF準分子雷射光，光阻膜54中照射到ArF準分子雷射光之部分變質成鹼可溶性。之後，除去強鹼性之顯像液被滴下至光阻膜54而變質成鹼可溶性之部分。依此，因自光阻膜54除去對應於反轉成特定圖案之圖案之部分，故在晶圓Q上殘留呈現特定圖案，例如在形成通孔之位置具有開口部55之光阻膜54。
然而，為了滿足半導體裝置之小型化要求，必須將小尺寸具體而言寬度(CD(Critical Dimension)值)為20～30nm左右之開口部(通孔或溝渠)形成蝕刻對象之膜。但是，因可在光微影量產之最小尺寸為例如80nm左右，故在晶圓Q之蝕刻處理中，要將滿足半導體裝置之小型化要求之開口寬度之開口部形成在蝕刻對象膜則有困難。
本發明者為了找出在晶圓Q形成滿足上述半導體裝置之小型化要求之開口寬度之開口部之方法，執行各種實驗之結果，發現在矽基材50上依序疊層當作處理對象層之非晶質碳膜51、當作硬塗佈層之SiON膜52、反射防止膜(BARC膜)53、具有使反射防止膜53之一部份露出之開口部55之光阻膜54的晶圓Q中，使用具有特定氣體附著係數S之CF系之附著性氣體(Cx Hy Fz ，在此x、y、z為0或正之整數)施予電漿處理，依此在被設置於光阻膜54之開口部55之側壁面堆積附著物而開口寬度變窄(被收縮)。
然後，本發明者由上述發現，發現假設收縮處理後之光阻膜之開口寬度依存於適用於電漿處理之付著性氣體之種類，具體而言氣體附著係數S而最終收斂於特定寬度，及收斂後之開口寬度滿足上述半導體裝置之小型化要求，根據該假設針對適用於電漿處理之附著性氣體之種類、氣體附著係數、處理條件、處理時間等執行各種檢討之結果，適用氣體附著係數S為S=0.1至1.0之CF系之附著性氣體，例如CHF3 氣體而以特定條件施予電漿處理，依此取得具備有具有所欲目標之開口寬度例如25nm至30nm之開口部之光阻膜的晶圓Q，而達成本發明。
以下，針對本發明之第1實施型態所涉及之基板處理方法予以詳細說明。
該基板處理方法由於具有使根據電漿處理之附著物附著於開口部55之側壁面而縮小形成在晶圓Q之光阻膜54之開口部55的開口寬度，由開口寬度縮小步驟，和開口寬度縮小後，將開口寬度變小之開口部55之圖案轉印至屬於處理對象層之非晶質碳膜51之蝕刻步驟等，故被稱為例如二階段法(two-step approach)。
第4圖為表示本發明之第1實施型態中之基板處理方法的工程圖。
第4圖中，首先準備在矽基材50上依序疊層當作下層光阻膜之非晶質碳膜51、當作硬光罩之SiON膜52、反射防止膜(BARC膜)53及光阻膜54，光阻膜54具有使反射防止膜53之一部份以開口寬度例如60nm露出之開口部55之晶圓Q(第4圖(A))。然後，將該晶圓Q搬入至製程模組12(參照第2圖)之腔室22內，載置在載置台23上。
接著，藉由APC閥26等將腔室22內之壓力設定成例如1×10Pa(75mTorr)。再者，將晶圓Q之溫度設定成例如50℃。然後，自噴淋頭24之下層氣體供給部29將CHF3 氣體以流量例如300sccm供給至腔室22內。然後，對載置台23供給750W之激發用電力，供給300W之偏壓電力，並且對噴淋頭24施加300V之直流電壓。此時，藉由CHF3 氣體被施加至處理空間R之高頻電力而激發成為電漿，產生離子或自由基(參照第4圖(B))。該些離子或自由基與光阻膜54表面或開口部側壁面衝突、反應，並使該部分堆積附著物56(第4圖(C))。
附著物56之厚度從處理開始時逐漸變厚，於處理開始3分鐘後，成為例如35nm(開口寬度：25nm)。可以藉由該開口寬度縮小步驟(以下，有稱為「收縮步驟」之時」)，將開口部55之開口寬度從60nm縮小至25nm。
此時，可由邏輯式導出堆積於開口部55之側壁面之附著物56之堆積速度與開口部55之開口寬度W呈比例。即是，開口部55之側壁面中之附著物之堆積速度以下述邏輯式表示。
在此，S為氣體之付著係數，z為來自開口部底部之距離，W為開口寬度，L為開口部之高度(深度)。
由上述邏輯式可知堆積於開口部55之側壁之附著物56之堆積速度依存於開口部之寬度W。即是，附著物56之堆積速度若與氣體附著係數相同時，開口部55之開口寬度W越大則越遠，開口寬度越小則越慢。再者，附著物附著厚度若與氣體附著係數相同時，開口部55之開口寬度W越大則越厚，開口寬度越小則越薄。附著物附著後之開口部55之開口寬度隨著處理時間存於附著性氣體之種類，即是氣體附著係數而收斂於特定寬度，初期開口寬度大之部分中之收縮率，大於初期開口寬度小之部分中之收縮率。因此，為了取得作為目的之開口寬度，以使用具有取得自其開口寬度之氣體附著係數之附著性氣體為有效果。
在此，附著性氣體係指具有藉由使用該氣體之電漿處理而使附著物56堆積於例如當作光罩層之光阻膜54之開口部55之側壁面而縮小開口寬度之作用的氣體。CHF3 係氣體附著係數S為例如S=0.5，開口寬度之收斂值為例如20～25nm。
接著，藉由收縮步驟，對具備擁有開口寬度縮小成25nm之開口部55的光阻膜54之晶圓Q，依照一般條件施予將被形成在光阻膜54之開口部轉印至屬於處理對象層之非晶質碳膜51之蝕刻處理。
即是，藉由APC閥26等將收容光阻膜54之開口部55的開口寬度被縮小至25nm之晶圓Q之製程模組12之腔室22內之壓力設定成例如1×10Pa(75mTorr)，並將晶圓Q之溫度設定成例如50℃之後，以流量220sccm將CF4 氣體自噴淋頭24之下層氣體供給部29供給至腔室22內，並且從上層氣體供給部30以流量250sccm將CHF3 氣體供給至腔室22內。然後，對載置台23供給750W之激發用電力，供給0W之偏壓電力，並且對噴淋頭24施加300V之直流電壓。此時，藉由CF4 及CHF3 氣體被施加至處理空間R之高頻電力而激發成為電漿，產生離子或自由基。該些離子或自由基與反射防止膜53中不藉由光阻膜54被覆蓋之部分衝突、反應，蝕刻反射防止膜53及其下層之SiON膜52之該部分(第4圖(D))。該部分之反射防止膜53及SiON膜52被蝕刻至非晶質碳膜51露出為止(第4圖(E))。
如此一來，縮小光阻膜54之開口部55之開口寬度，並且自製程模組12之腔室22內搬出反射防止膜53及SiON膜52被蝕刻之晶圓Q，經由轉移模組11而搬入至製程模組13之腔室內而載置在載置台上。
接著，藉由APC閥等將腔室內之壓力設定成2.6Pa(20mTorr)。然後，以流量180sccm將O2 氣體從噴淋頭之下層氣體供給部供給至腔室內，並且以流量20sccm將N2 氣體從上層氣體供給部供給腔室內。然後，將1000W之激發用電力供給至載置台，將偏壓電力設為0W。此時，藉由O2 及N2 氣體被施加至處理空間R之高頻電力而成為電漿，產生離子或自由基。該些離子或自由基與非晶質碳膜51中不藉由光阻膜54、堆積於該光阻膜54之開口部55之側壁面的附著物56，以及反射防止膜53及SiON膜52被覆蓋之部分衝突、反應，蝕刻該部分(第4圖(F))。該部分之非晶質碳膜51係被蝕刻至矽基材50露出，在非晶質碳膜51形成寬度為25nm之開口部。此時，同時除去光阻膜54及堆積於該光阻膜54之開口部55之側壁面及上面之附著物56以及反射防止膜53(第4圖(G))。
之後，自製程模組13之腔室搬出晶圓Q，結束本處理。
此時，亦可以在同一腔室內連續執行使附著物56堆積於光阻膜54之開口部55之內壁面的收縮步驟，和將藉由該收縮步驟而被縮小之光阻膜54之開口部55之開口寬度，即轉印至反射防止膜53及SiON膜52之開口寬度轉印至非晶質碳膜51之蝕刻步驟。
若藉由本實施型態時，則可以藉由使用氣體附著係數S為S=0.1～1.0之附著性氣體而施予電漿處理，依此可以使附著物56堆積於光阻膜54之開口部55之側壁面而縮窄其開口寬度。若使附著物56堆積於光阻膜54之開口部55之側壁面而將開口部60nm之寬度調整成例如25nm之時，因可以根據此也在當作處理對象層之非晶質碳膜51形成寬度為25nm之開口部，故可以在當作處理對象層之非晶質碳膜51形成滿足半導體裝置之小型化要求之尺寸的開口部。
在本實施型態中，附著性氣體為以一般式Cx Hy Fz (x、y、z為0或正之整數)表示，氣體附著係數S為S=0.1～1.0，較佳為S=0.1～0.5。CHF3 氣體係氣體附著係數S為例如S=0.5左右，收斂開口寬度為例如20～25nm。附著性氣體除CHF3 以外，可以使用CH2 F2 氣體、CH3 F氣體、C5 F8 氣體、C4 F6 氣體、CF4 氣體、CH4 氣體等，即使藉由該些附著性氣體，亦可以因應近年來之裝置小型化之要求，可以在收縮步驟中使被形成在晶圓Q之光阻膜54之開口部55之開口寬度縮小、收斂在例如25～30nm。
在本實施型態中，蝕刻處理時之偏壓電力以100W～500W為佳。當偏壓電力低於100W之時，朝開口部側壁面的附著物附著則不充分。另外，當偏壓電力超過500W之時，由於濺鍍使得光阻膜54變成粗糙。偏壓電力為100W～500W之時，則可以抑制附著性氣體之擴散而在開口部之側壁面，堆積均勻厚度之附著物56而縮小開口寬度。處理溫度並特別不限定於，通常設為20℃～100℃，但在實用上以室溫為佳。
在本實施型態中，蝕刻處理時間為0.5分鐘～3分鐘。附著物附著速度係於蝕刻開始時最快，之後逐漸變慢，於3分鐘之後，幾乎成為0，開口寬度收斂於特定寬度之故。因此，藉由控制處理時間，亦可控制附著物厚度。
在本實施型態中，亦可以適用具有使有機膜之BARC含有數10%之矽(Si)之反射防止功能的Si-ARC膜，以取代由當作硬光罩之SiON膜52和有機膜所構成之反射防止膜(BARC膜)53。
再者，適用本實施型態所涉及之基板處理方法之晶圓Q，雖然處理對象層為非晶質碳膜51，但是處理對象層並不限定於此，即使為例如SiO2 膜、TiN膜等亦可。
在本實施型態中，因在開口寬度大之開口部中附著物56之附著速度快，在開口寬度小之開口部中附著物56之附著速度小，故當將附著物附著時間設為某程度長，例如3分鐘之時，附著物附著後之開口寬度可以利用特有特定值收斂於適用氣體之特性，吸收蝕刻當初具有偏差之光阻膜54之開口部55之開口寬度之偏差而達到均勻化。
接著，針對使本實施型態中之開口寬度之偏差吸收效果更為明確之變形例予以說明。
就以變形例1而言，除將光阻膜54之開口部55之初期開口寬度設為65nm之外，以與上述實施型態中之條件相同之條件，相同執行處理對晶圓Q施予3分鐘期間的電漿蝕刻處理之時，附著物56之厚度於處理開始3分鐘後，成為38nm(開口寬度：27nm)。藉由該處理，可以將開口寬度65nm縮小至27nm。
就以變形例2而言，除將光阻膜54之開口部55之初期開口寬度設為70nm之外，以與上述實施型態中之條件相同之條件，相同執行處理對晶圓Q施予3分鐘期間的電漿蝕刻處理時，附著物56之厚度於處理開始3分鐘後，成為42nm(開口寬度：28nm)。藉由該處理，可以將開口寬度70nm縮小至28nm。
在本實施型態及變形例1、2中，晶圓Q中之光阻膜54之初期開口寬度雖然分別為60nm、65nm及70nm，但是使用CHF3氣體之電漿蝕刻處理後之光阻54中之開口寬度分別為25nm、27nm及28nm。由此，可知使用當作附著性氣體之CHF3 氣體的電漿蝕刻處理除縮窄開口寬度之收縮效果之外，具有將當初擁有偏差(±5nm：平均65nm)之開口寬度(60nm～70nm)縮小至目的之開口寬度的例如27nm附近，並且吸收各初期開口寬度之偏差的效果(處理後之偏差±2nm)。
實施例1
使用具備在矽基材上具有中間層及開口寬度60nm之開口部之光阻膜的晶圓Q，將腔室內壓力設定成1×10Pa(75mTorr)，將晶圓Q之溫度設定在50℃，並將當作附著性氣體之CHF3 氣體以300sccm供給至腔室內，並以300W偏壓電力使產生電漿，在施予縮小光阻膜之開口部之收縮處理之時，處理開始0.5分鐘後之附著堆積厚度為31nm(開口寬度：29nm)，處理開始1分鐘後之附著堆積厚度為32nm(開口寬度：28nm)，處理開始3分鐘後之附著堆積厚度為33nm(開口寬度：27nm)。
其結果，可知縮小收縮工程中之光阻膜之開口部之開口寬度的效果在處理開始後約0.5分鐘到達高峰，在處理開始後3分鐘幾乎收斂。因此，處理時間以0.5分鐘～3.0分鐘為佳。
接著，針對本發明中之第2實施型態予以詳細說明。
本發明者得到下述見解，即於為了縮窄晶圓Q中被設置在光阻膜之開口部之開口寬度，施予收縮處理之時，因不僅開口部之側壁面，在底部也堆積附著物，堆積於底部之附著物厚度對應於堆積於側壁面之附著物厚度而變厚，故由於初期開口寬度之不同堆積於底部之附著物厚度也變動，及開口部底部之附著物厚度不同時，即使施予相同蝕刻處理，亦無法相同地穿透底部堆積附著物，則妨礙了均勻處理。
然後，根據該見解，在重覆進行各種研究之後，發現藉由合倂使用容易使附著物堆積於開口部之側壁面之附著性氣體，和難以擴散至開口部之橫方向，蝕刻開口部底部而抑制附著物堆積至底部之各向異性蝕刻氣體而施予電漿處理，依此可以縮小光阻膜之開口部之開口寬度，並且迴避附著物堆積至開口部底部。
第5圖為表示本發明之第2實施型態中之基板處理方法的工程圖。
第5圖中，首先準備在矽基材60上依序疊層非晶質碳之下層光阻膜61、當作硬光罩之SiON膜62、反射防止膜(BARC膜)63及光阻膜64，光阻膜64具有使反射防止膜63之一部份以開口寬度例如60nm露出之開口部65之晶圓Q(第5圖(A))。然後，將該晶圓Q搬入至製程模組12(參照第2圖)之腔室22內，載置在載置台23上。
接著，藉由APC閥26等將腔室22內之壓力設定成例如2×10Pa(150mTorr)。再者，將晶圓Q之溫度設定成例如50℃。然後，以流量300sccm將CHF3 氣體從噴淋頭24之下層氣體供給部29供給至腔室22內，並且以流量200sccm將CF3 I氣體從上層氣體供給部30供給腔室22內。此時之CHF3 氣體和CF3 I氣體之流量比為3：2。然後，對載置台23供給750W之高頻電力以作為激發用電力，供給300W之高頻電力以作為偏壓電力。再者，對噴淋頭24施加300V之直流電壓。
此時，藉由CHF3 及CF3 I氣體被施加至處理空間R之高頻電力而成為電漿，產生離子或自由基(第5圖(B))。自CHF3 所產生之離子或自由基與光阻膜64表面或開口部側壁面衝突、反應，並使該部分堆積附著物66而縮窄開口寬度。此時在開口部之底部也容易堆積附著物66。另外，自CF3 I氣體所產生之離子或自由基因難擴散至開口部65之橫方向，故不與堆積於開口部65之側壁面之附著物衝突，與行進於底方向而堆積至底部之附著物衝突，除去該附著物，並且蝕刻屬於基底層之反射防止膜63及SiON膜62。即是，自CHF3 氣體所產生之離子或自由基係一面與自CF3 I氣體所產生之離子或自由基相互作用，而收縮開口部65之開口寬度，一面蝕刻光阻膜64及不被堆積於光阻膜64之開口部的附著物66覆蓋的開口底部(第5圖(C))(收縮蝕刻步驟)。
此時，開口部入口周邊之直徑僅變寬一點，開口部側壁面中之附著物66之厚度從處理開始時逐漸變厚，於處理開始大約0.5分鐘後成為31nm(開口寬度：29nm)，於處理開始約1分鐘後，成為32nm(開口寬度：28nm)，之後逐漸些許變厚，於處理開始後3分鐘成為33nm(開口寬度：27nm)。
再者，反射防止膜63及SiON膜62係以被收縮之開口寬度27nm之寬度，被蝕刻至當作下層光阻膜之非晶質碳膜61露出為止，非晶質碳層61露出。
如此一來，開口部65之開口寬度被收縮，並且自製程模組12之腔室22內搬出反射防止膜63及SiON膜62被蝕刻之晶圓Q，經由轉移模組11而搬入至製程模組13之腔室內，以下與上述第1實施型態相同，將SiON膜62當作硬光罩而蝕刻非晶質碳膜61而蝕刻該非晶質碳膜61中之反射防止膜63及SiON膜62，以及光阻膜64及不被堆積於光阻膜64之開口部之附著物66覆蓋之部分，並且灰化光阻膜64及堆積於該光阻膜64之附著物66以及反射防止膜63而結束本處理。
非晶質碳膜61形成有開口寬度27nm之開口部。並且，針對具備非晶質碳膜61的晶圓Q，該非晶質碳膜61具有被收縮之開口寬度的開口部65，藉由另外眾知方法施予蝕刻處理，調製成為目的之圖案尺寸的晶圓Q。
若藉由本實施型態時，因作為附著性氣體，合倂使用容易使附著物66附著於開口部之側壁之CHF3 氣體，於開口部之橫方向，難擴散但容易抑制附著物朝底部堆積，且容易蝕刻基底層之CF3 I氣體，故可以縮窄光阻膜64之開口部65之開口寬度，因應近年來半導體裝置小型化之要求，並且藉由自CF3 I氣體所生成之電漿，可以蝕刻不被光阻膜64覆蓋之部分之反射防止膜63及SiON膜62。即是，可以利用一步到位法(one-step approach)執行縮小開口部65之開口寬度的收縮工程，和蝕刻當作中間層之反射防止膜63以及SiON膜62之蝕刻工程。依此，提高晶圓Q之生產性。
在本實施型態中，堆積於開口部65之側壁面之附著物66之堆積速度依存於開口部之寬度W，開口部65之開口寬度W越大則越遠，開口寬度越小則越慢。然後，附著物附著後之開口部65之開口寬度因隨著處理時間而依存於附著性氣體和各向異性蝕刻氣體之混合氣體之氣體附著係數而收斂於特定寬度，故可以藉由調整所適用之氣體之種類、混合比等而調節開口寬度。
在本實施型態中，附著性氣體係以一般式Cx Hy Fz (x、y、z為含0之整數)表示，適合使用CHF3 。CHF3 氣體係氣體附著係數S為例如S=0.5左右，收斂開口寬度為例如20～25nm，順著近年來裝置小型化之要求。就以附著性氣體而言，除CHF3 氣體之外，亦可以適用例如CH2 F2 氣體、CH3 F氣體、C5 F8 氣體、C4 F6 氣體。
另外，就以各向異性蝕刻氣體而言，適合使用CF3 I氣體。CF3 I氣體因毒性低於HBr氣體，故容易處理。作為各向異性蝕刻氣體除CF3 I氣體之外，可以適用CF3 Br氣體、CF3 At氣體、HI氣體、HBr氣體等。再者，亦可以適用週期表第16屬元素，S及分子量大於S之元素，以取代各向異性蝕刻氣體中之鹵元素。含有該些鹵元素、週期表第16類元素之氣體也為揮發性低、難擴散至開口部之橫方向，不使附著物堆積於底部，且可以省掉蝕刻基底層之氣體，可以與堆積性氣體組合而予以使用。並且，各向異性蝕刻氣體揮發性低，與碳反應作成任何結合膜而保護開口部65之側面，並且藉由離子力朝向開口部之底部方向擴散而蝕刻中間膜。
在本實施型態中，堆積性氣體和各向異性蝕刻氣體之混合比以6:1～1:1為佳，尤其以4:3～3:2為佳。當各向異性蝕刻氣體之流量大於附著性氣體之流量時，則難以取得充分之收縮效果。另外，當各向異性蝕刻氣體之流量小於附著性氣體之流量1/6時，反射防止膜63及SiON膜62之蝕刻則不充分。並且，可想像使用附著性氣體和各向異性氣體之混合氣體的本實施型態，比起使用附著性氣體單獨氣體，朝開口部側壁面附著之附著物附著量些許變少。
在本實施型態中，蝕刻處理時之偏壓電力為100W～500W。當偏壓電力低於100W之時，開口部底部蝕刻效果則不充分。另外，當偏壓電力超過500W之時，由於濺鍍使得光阻膜65變成粗糙。
在本實施型態中，蝕刻處理時之腔室內壓力為2.6Pa(20mTorr)至2×10Pa(150mTorr)，較佳為1×10Pa(75mTorr～2×10Pa(150mTorr)。處理壓力過低時基板表面則粗糙。另外，當處理壓力過高時基板表面則被磨耗。
在本實施型態中，蝕刻處理時之晶圓Q之溫度並不特別特定，為20℃～100℃。
在本實施型態中，雖然將與光阻膜64之開口部65之開口寬度之收縮同時被蝕刻之中間層設為反射防止膜63以及作為含矽膜之SiON膜62，但是含矽膜並不限定於SiON膜，除SiON膜之外，亦可以使用例如SiO2 膜、SiN膜、SiC膜、SiOC膜或是SiCN膜。再者，中間層並不限定於反射防止膜及含矽膜，亦可以適用組合反射防止膜和當作金屬膜之例如Ti膜或TiN膜，或對具備當作有機膜之BARC添加數10%矽(Si)之反射防止膜之功能的Si-BARC膜等。
再者，本實施型態中之處理對象層，雖然為下層光阻膜61，但是處理對象層並不限定於此，即使為例如SiO2 膜、TiN膜等亦可。
在本實施型態中，蝕刻處理時間為0.5分鐘～3分鐘。當蝕刻時間短於0.5分鐘之時，則難以取得充分之收縮效果，因處理時間在3分鐘左右收縮效果收斂，結束中間層之蝕刻，故即使將處理時間設為3分鐘以上，亦難以取得更好之效果。
在本實施型態中，可以縮小開口部65之開口寬度，同時在相同腔室內連續執行蝕刻中間層之收縮蝕刻步驟，和蝕刻非晶質碳膜61之蝕刻步驟。
[實施例2～15]以及[比較例1、2]
針對具有初期開口寬度為60nm之光阻膜64、反射防止膜63及SiON膜62之晶圓Q，使用CHF3 氣體以當作附著性氣體，使用CF3 I氣體以當作各向異性蝕刻氣體，分別使腔室內壓力、偏壓電力及氣體流量比變化而施予收縮及中間層蝕刻處理(一步到位法處理)，觀察處理開始1分鐘後之光阻膜之表面及灰化處理後之下層光阻層表面。
將條件及觀察結果表示於表1。
由表1可知下述。
實施例2～11係腔室內壓力為2.6Pa(20mTorr)～2×10Pa(150mTorr)，偏壓電力為100W～500W，氣體流量比(CHF3 /CH3 I)為6:1～1:1，確認有充分之收縮效果，同時也有穿透反射防止膜63及SiON膜62之蝕刻效果。再者，在實施例9中，可以將在初期狀態平均為60nm之開口寬度收縮成平均25nm。此時，偏差△之平均值從13.9nm成為3.7nm。
實施例12因腔室內壓力低，故光阻膜64之表面粗糙，但可實用。再者，實施例13係氣體流量比為4：5，收縮效果不充分，可實用。實施例14係氣體流量比為7.3：1，中間層蝕刻效果不充分，但可實用。
比較例1係單獨依據CF3 I氣體，雖然依據此亦可看到中間層蝕刻效果，但無法取得充分之收縮量。再者，比較例2因單獨使用屬於附著性氣體之CHF3 氣體以當作處理氣體，故雖然取得收縮效果，但在開口部之底也附著有附著物而無法穿透中間層。
實施例15雖然偏壓電力過高，而光阻膜64之表面磨耗，但是還是可實用。
[實施例16]
以附著性氣體：CHF3 氣體，各向異性蝕刻氣體：CF3 I，流量比：CHF3 /CF3 I=4：1，腔室內壓力：2×10Pa(150mTorr)，偏壓電力：750＋300W，晶圓溫度：60℃，針對具有初始開口寬度75nm之光阻膜64的晶圓Q，施予一步到位法處理，觀察於試驗開始後30秒、60秒、90秒、120秒、150秒、180秒以及300秒後之收縮量及反射防止膜63、SiON膜62之蝕刻狀態時。試驗開始後30～90秒後，穿透反射防止膜63之期間，持續於側壁堆積附著物(聚合物)，其厚度逐漸變大。再者，至試驗開始後90～120秒後，收縮更快，開始SiON膜62之蝕刻。之後，試驗開始後120～180秒後，完全穿透SiON膜62，收縮量收殮。
由該結果，可知處理時間以0.5分鐘～3.0分鐘為佳。
接著，針對當作第2實施型態之變形例之本發明之第3實施型態予以說明。第3實施型態係使用各向異性蝕刻氣體和氫氣體之混合氣體當作處理氣體，以一步驟(收縮蝕刻步驟)執行使附著物堆積於光阻膜74之開口部75之側壁面的開口寬度縮小步驟，和蝕刻當作形成開口部75之底部的中間層之反射防止膜73及SiON膜72的蝕刻步驟。
第6圖為表示本發明之第3實施型態中之基板處理方法的工程圖。
第6圖中，首先準備在矽基材70上依序疊層非晶質碳之下層光阻膜71、當作硬光罩之SiON膜72、反射防止膜(BARC膜)73及光阻膜74，光阻膜74具有使反射防止膜73之一部份以開口寬度例如60nm露出之開口部75之晶圓Q(第6圖(A))。然後，將該晶圓Q搬入至製程模組12(參照第2圖)之腔室22內，載置在載置台23上。
接著，藉由APC閥26等將腔室22內之壓力設定成例如1×10Pa(75mTorr)。再者，將晶圓Q之溫度設定成例如40℃。然後，以流量150sccm將CF3 I氣體從上層氣體供給部30供給至腔室22內，並且以流量100sccm將H2 氣體從噴淋頭24之下層氣體供給部29供給至腔室22內。此時之CF3 I氣體和H2 氣體之流量比為3：2。然後，對載置台23供給750W之高頻電力以作為激發用電力，並且供給300W之高頻電力以作為偏壓電力。再者，對噴淋頭24施加50V之直流電壓。
此時，CF3 I氣體之一部分和H2 氣體反應，CF3 I氣體中之F成分當作HF被抽出，CF3 I氣體之一部份相對性減少F成分而以附著性氣體發揮功能。即是，藉由CF3 I及H2 氣體之反應生成氣體(以下稱為「CF3 I、H2 反應生成氣體」)，及未反應之CF3 I氣體被施加至處理空間R之高頻電力，而成為電漿，產生離子或自由基(第6圖(B))。自CF3 I、H2 反應生成氣體所產生之離子或自由基與光阻膜74表面或開口部側壁面衝突、反應，並使該部分堆積附著物76而縮窄開口寬度。此時在開口部之底部也容易堆積附著物76。另外，自未反應CF3 I氣體所產生之離子或自由基難擴散至開口部75之橫方向，僅蝕刻開口部75之周邊部而形成錐形狀壁面，並且與行進於開口部75之底方向而堆積至底部之附著物衝突，除去該附著物，並且蝕刻屬於基底層之反射防止膜73及SiON膜72。如此一來，自CF3 I、H2 反應生成氣體所產生之離子或自由基係一面與自未反應之CF3 I所產生之離子或自由基相互作用，而收縮開口部75之開口寬度，一面蝕刻光阻膜74及不被堆積於光阻膜74的附著物76覆蓋之開口底部的反射防止膜73及SiON膜72(第6圖(C))。
此時，開口部側壁面中之附著物76之厚度從處理開始時逐漸變厚，於處理開始150sec後，成為兩側合計為29nm(開口寬度：31nm)。再者，反射防止膜73及SiON膜72係以被收縮之開口寬度31nm之寬度，被蝕刻至當作下層光阻膜之非晶質碳膜71露出為止，對應於開口部75之開口寬度，非晶質碳層71露出。
如此一來，開口部75之開口寬度被收縮，並且自製程模組12之腔室22內搬出反射防止膜73及SiON膜72被蝕刻之晶圓Q，經由轉移模組11而搬入至製程模組13之腔室內，以下與上述第2實施型態相同，將SiON膜72當作硬光罩而蝕刻非晶質碳膜71而蝕刻該非晶質碳膜71中之反射防止膜73及SiON膜72，以及光阻膜74及不被堆積於光阻膜74之開口部之附著物76覆蓋之部分，並且施予灰化處理而結束本處理。
非晶質碳膜71形成有對應於開口部75之開口寬度31nm的開口部。並且，針對具備非晶質碳膜71之晶圓Q，該非晶質碳膜71具有被收縮之開口寬度的開口部75，藉由另外眾知方法施予蝕刻處理，調製成為目的之圖案尺寸的晶圓Q。
若藉由本實施型態時，藉由以一步到位法(收縮蝕刻步驟)執行縮小開口部75之開口寬度的收縮工程，和蝕刻當作中間膜之反射防止膜73及SiON膜72之蝕刻工程，可以與上述第2實施型態相同，因應近年來半導體裝置小型化之要求，並且可以提高晶圓Q之生產性。
若藉由本實施型態時，因使用各向異性蝕刻氣體之CF3 I氣體，和H2 氣體之混合氣體作為處理氣體，將其流量比CF3 I：H2 設為3：2，故CF3 I氣體之一部份和H2 氣體反應，成為F當作HF自CF3 I之一部份被抽出的CF3 I、H2 反應生成氣體。CF3 I、H2 反應生成氣體比起CF3 I氣體，為F成份之比例相對性減少，並且C成分之比例相對性增加之氣體，以當作附著性氣體發揮功能。即是，CF3 I氣體為各向異性蝕刻氣體，因F成分之比例大，故無法發現附著性，但是藉由對此添加H2 氣體而將F成分當作HF而予以抽出，C成份相對性變大，故發現附著堆積功能。如此一來，藉由合倂使用容易在開口部之側壁堆積附著物76之CF3 I、H2 反應生成氣體，和雖難以擴散至開口部之橫方向，但容易抑制附著物朝底部堆積，且容易蝕刻基底層之未反應之CF3 I，則可以利用一步到位法(收縮蝕刻步驟)執行縮小開口部75之開口寬度之收縮工程，和蝕刻當作中間膜之反射防止膜73及SiON膜72之蝕刻工程(收縮蝕刻步驟)。並且，藉由CF3 I氣體和H2 氣體之反應，自CF3 I抽出F成分之時所生成之HF氣體，因被廢棄於系統外，故不會附著於腔室內之構成構件，不造成問題。
在本實施型態中，各向異性蝕刻氣體為包含溴(Br)或原子序數大於溴(Br)之鹵元素、碳及氟之氣體，其中又以使用CF3 I氣體或CF3 Br氣體為佳。CF3 I氣體、CF3 Br氣體/H2 氣體比起在以往技術所使用CHF3 氣體/CF4 氣體，地球溫度上升係數(GWP：Global Warming Potential)小。因此，若藉由本實施型態時，比起使用CHF3 氣體和CF4 氣體之混合氣體以當作處理氣體之以往技術，可以大幅度降低環境負荷。
在本實施型態中，各向異性蝕刻氣體和H2氣體之混合比以4:1～2:3為佳，尤其以2:1～4:3為佳。當H2 氣體之流量小於各向異性蝕刻氣體之流量之1/4時，當作附著性氣體發揮功能之CF3 I、H2 反應生成氣體不足，難以取得充分之收縮效果。另外，當H2 氣體之流量大於各向異性蝕刻氣體之流量之3/2時，不與H2 氣體反應之未反應的各向異性蝕刻氣體量不足，反射防止膜73及SiON膜72之蝕刻則不充分。並且，可想各向異性蝕刻氣體和H2 氣體之最佳混合比，依存於處理壓力等。
在本實施型態中，蝕刻處理時之偏壓電力為100W～500W。當偏壓電力低於100W之時，開口部底部蝕刻效果則不充分。另外，當偏壓電力超過500W之時，由於濺鍍使得光阻膜65變成粗糙。
在本實施型態中，蝕刻處理時之腔室內壓力為2.6Pa(20mTorr)至2×10Pa(150mTorr)，較佳為1×10Pa(75mTorr～2×10Pa(150mToRR)。處理壓力過低時基板表面則粗糙。另外，當處理壓力過高時基板表面則被磨耗。再者，蝕刻處理時之晶圓Q之溫度並不特別特定，例如為20℃～100℃。
在本實施型態中，雖然將中間膜設為反射防止膜73以及作為含矽膜之SiON膜72，但是含矽膜除SiON膜之外，即使使用例如SiO2 膜、SiN膜、SiC膜、SiOC膜或是SiCN膜亦可。再者，中間層並不限定於反射防止膜及含矽膜，亦可以適用組合反射防止膜和當作金屬膜之例如Ti膜或TiN膜，或具備對當作有機膜之BARC添加數10%矽(Si)之反射防止膜之功能的Si-ARC膜等。
再者，本實施型態中之處理對象層，雖然為下層光阻膜71，但是處理對象層並不限定於此，即使為例如SiO2 膜、TiN膜等亦可。
在本實施型態中，蝕刻處理時間為0.5分鐘～3分鐘。當蝕刻時間短於0.5分鐘之時，則難以取得充分之收縮效果，因處理時間在3分鐘左右收縮效果收斂，結束中間層之蝕刻，故即使將處理時間設為3分鐘以上，亦難以取得更好之效果。
在本實施型態中，可以縮小開口部75之開口寬度時，同時在相同腔室內連續執行蝕刻中間層之收縮蝕刻步驟，和非晶質碳膜71之蝕刻步驟。
[實施例17～19]以及[比較例3～7]
針對具有初期開口寬度為60nm之光阻膜74、反射防止膜73及SiON膜72之晶圓Q，使用CF3 I氣體和H2 氣體之混合氣體以當作處理氣體，分別使腔室內壓力、偏壓電力、氣體流量比及處理時間而施予收縮蝕刻處理，觀察處理後之光阻膜之表面及灰化處理後之下層光阻層表面。
將條件及觀察結果表示於表2。
由表2可知下述。
實施例17～19中，因屬於各向異性蝕刻氣體之CF3 I氣體和H2 氣體之流量比為4:1～2:3，腔室內壓力為1×10Pa(75mTorr)，偏壓電力為300W，並且處理時間分別為60、120及150sec，各條件在本發明之範圍內，故可以取得充分之收縮效果，並且有穿透反射防止膜73及SiON膜72之中間層的蝕刻效果。再者，在實施例18中，可以將在初期狀態平均為60nm之開口部75之開口寬度收縮成平均31nm，孔徑之偏差極小。
比較例3係單獨依據CF3 I氣體，雖然依據此亦可確認中間層蝕刻效果，但並非在本發明中所規定之處理氣體，故無法取得充分之收縮量。再者，比較例4為單獨使用屬於各向異性蝕刻氣體之CF4 氣體以當作處理氣體，雖然可穿透中間層，但是並非在本發明中所規定之處理氣體，故無法發揮收縮效果。
比較例5～7為使用CF4 氣體及CHF3 氣體當作處理氣體，雖然隨著增加CHF3 氣體流量對CF4 氣體流量之比例，發現收縮效果，但是並非在本發明中所規定之處理氣體，故開口部之頂部形狀粗糙，並且孔徑之偏差也變大，並非適合實用者。
在上述各實施型態中，施予電漿處理之基板並不限定於半導體裝置用之晶圓，即使為使用於含有LCD(Liquid Crystal Display)之FPD(Flat Panel Display)等之各種基板、光罩、CD基板、印刷基板等亦可。
再者，本發明之目的也藉由將記錄有軟體之程式碼的記憶媒體供給至系統或裝置，該軟體係用以實現上述各實施型態之功能，並且其系統或裝置之電腦(或者CPU或MPU等)讀出並實行儲存於記憶媒體之程式碼而達成。
此時，自記憶媒體被讀出之程式碼本身實現上述各實施型態之機能，構成程式碼及記憶有其程式碼之記憶媒體構成本發明。
再者，作為用以供給程式碼之記憶媒體，可以使用例如軟碟(註冊商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等之光碟、磁帶、非揮發性之記憶卡、ROM等。或是即使經網際網路下載程式碼亦可。
再者，藉由實行電腦讀出之程式碼，不僅實現上述各實施型態之功能，也包含根據其程式碼之指示，電腦上運轉之OS(操作系統)等執行實際處理之一部分或全部，藉由其處理，實現上述各實施型態之機能的情形。
並且，也包含自記憶媒體被讀出之程式碼，被寫入至插入至電腦之機能擴充埠或連接於電腦之機能擴充單元所具備之記憶體後，根據其程式碼之指示，其機能擴充埠或機能擴充單元所具備之CPU等執行實際處理之一部份或全部之擴充機能，並藉由其處理實現上述各實施型態之機能的情形。
10．．．基板處理系統
12、13、14．．．製程模組
50、60、70．．．矽基材
51、51、71．．．非晶質碳膜(下層光阻膜)
52、62、72．．．SiON膜
53、63、73．．．反射防止膜
54、64、74．．．光阻膜
55、65、75．．．開口部
56、66、76．．．附著物
第1圖為概略性表示實行本實施型態所涉及之基板處理方法之基板處理系統之構成的俯視圖。
第2圖為沿著第1圖中之線II-II線之截面圖。
第3圖為概略性表示第1圖之基板處理系統中施予電漿處理之半導體晶圓之構成的截面圖。
第4圖為表示本發明之第1實施型態中之基板處理方法的工程圖。
第5圖為表示本發明之第2實施型態中之基板處理方法的工程圖。
第6圖為表示本發明之第3實施型態中之基板處理方法的工程圖。
50．．．矽基材
51．．．非晶質碳膜(下層光阻膜)
52．．．SiON膜
53．．．反射防止膜
54．．．光阻膜
55．．．開口部
56．．．附著物
Q．．．晶圓

Claims (17)

  1. 一種基板處理方法，用以處理依序疊層處理對象層、中間層及光罩層，且上述光罩層具有使上述中間層之一部分露出之開口部的基板，該基板處理方法之特徵為：具有收縮蝕刻步驟，係以一步驟執行用以藉由自附著性氣體和各向異性蝕刻氣體之混合氣體所生成之電漿，使附著物堆積於上述光罩層之上述開口部之側壁面的開口寬度縮小步驟；和用以蝕刻形成上述開口部之底部之上述中間層的蝕刻步驟，上述各向異性蝕刻氣體為分子量大於上述附著性氣體的氣體，包含溴(Br)或原子序數大於溴(Br)之鹵元素，或是週期表第16族元素為硫磺(S)或原子序數大於硫磺(S)之元素的氣體。
  2. 如申請專利範圍第1項所記載之基板處理方法，其中，上述附著性氣體為以一般式Cx Hy Fz (x、y、z為0或正之整數)所表示之氣體。
  3. 如申請專利範圍第2項所記載之基板處理方法，其中，上述附著性氣體為CHF3 氣體。
  4. 如申請專利範圍第1項所記載之基板處理方法，其中，上述各向異性蝕刻氣體為CF3 I氣體、CF3 Br氣體、HI氣體或是HBr氣體。
  5. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，在上述收縮蝕刻步驟中之上述附著性氣體和上述各向異性蝕刻氣體之混合比為6：1至1：1。
  6. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，在上述收縮蝕刻步驟中，對上述基板施加100W至500W之偏壓電力。
  7. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，在上述收縮蝕刻步驟中，將收容上述基板之腔室內壓力調整成2.6Pa(20mTorr)至2×10Pa(150mTorr)。
  8. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，在上述收縮蝕刻步驟中，被蝕刻之上述中間層為被疊層於上述光罩層之下方的反射防止膜及含矽膜、反射防止膜及金屬膜或含矽有機膜。
  9. 如申請專利範圍第1至3項中之任一項所記載之基板處理方法，其中，具有處理對象層蝕刻步驟，用以將上述中間層之開口部轉印至上述處理對象層，且上述中間層具有對應於藉由上述收縮蝕刻步驟縮小上述開口寬度之上述光罩層之開口部的開口部。
  10. 一種基板處理方法，用以處理依序疊層處理對象 層、中間層及光罩層，且上述光罩層具有使上述中間層之一部分露出之開口部的基板，該基板處理方法之特徵為：具有收縮蝕刻步驟，係以一步驟執行用以藉由自各向異性蝕刻氣體和氫氣體之混合氣體所生成之電漿，使附著物堆積於上述光罩層之上述開口部之側壁面的開口寬度縮小步驟；和用以蝕刻形成上述開口部之底部之上述中間層的蝕刻步驟。
  11. 如申請專利範圍第10項所記載之基板處理方法，其中，上述各向異性蝕刻氣體為包含溴(Br)或原子序數大於溴(Br)之鹵元素、碳及氟之氣體。
  12. 如申請專利範圍第11項所記載之基板處理方法，其中，上述各向異性蝕刻氣體為CF3 I氣體、CF3 Br氣體。
  13. 如申請專利範圍第10至12項中之任一項所記載之基板處理方法，其中，在上述收縮蝕刻步驟中之上述各向異性蝕刻氣體和上述氫氣體之混合比為4：1至2：3。
  14. 如申請專利範圍第10至12項中之任一項所記載之基板處理方法，其中，在上述收縮蝕刻步驟中，對上述基板施加100W至500W之偏壓電力。
  15. 如申請專利範圍第10至12項中之任一項所記載之基板處理方法，其中， 在上述收縮蝕刻步驟中，將收容上述基板之腔室內壓力調整成2.6Pa(20mTorr)至2×10Pa(150mTorr)。
  16. 如申請專利範圍第10至12項中之任一項所記載之基板處理方法，其中，在上述收縮蝕刻步驟中，被蝕刻之上述中間層為被疊層於上述光罩層之下方的反射防止膜及含矽膜、反射防止膜及金屬膜或含矽有機膜。
  17. 如申請專利範圍第10至12項中之任一項所記載之基板處理方法，其中，具有處理對象層蝕刻步驟，用以將上述中間層之開口部轉印至上述處理對象層，且上述中間層具有對應於藉由上述收縮蝕刻步驟縮小上述開口寬度之上述光罩層之開口部的開口部。
TW098123482A 2008-07-11 2009-07-10 Substrate handling method TWI478232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008181729 2008-07-11
JP2009026127A JP2010041028A (ja) 2008-07-11 2009-02-06 基板処理方法

Publications (2)

Publication Number Publication Date
TW201017749A TW201017749A (en) 2010-05-01
TWI478232B true TWI478232B (zh) 2015-03-21

Family

ID=41505536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098123482A TWI478232B (zh) 2008-07-11 2009-07-10 Substrate handling method

Country Status (5)

Country Link
US (2) US8105949B2 (zh)
JP (1) JP2010041028A (zh)
KR (1) KR101549264B1 (zh)
CN (1) CN103400761B (zh)
TW (1) TWI478232B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5248902B2 (ja) 2007-10-11 2013-07-31 東京エレクトロン株式会社 基板処理方法
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
US9190289B2 (en) * 2010-02-26 2015-11-17 Lam Research Corporation System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5563860B2 (ja) * 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
JP2012028431A (ja) * 2010-07-21 2012-02-09 Toshiba Corp 半導体装置の製造方法
US8916051B2 (en) 2010-12-23 2014-12-23 United Microelectronics Corp. Method of forming via hole
JP5902529B2 (ja) * 2012-03-28 2016-04-13 株式会社ディスコ レーザ加工方法
JP6050944B2 (ja) * 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US8962221B2 (en) 2012-05-14 2015-02-24 United Microelectronics Corp. Mask and method of forming pattern by using the same
JP6008608B2 (ja) * 2012-06-25 2016-10-19 東京エレクトロン株式会社 レジストマスクの処理方法
CN103915321A (zh) * 2013-01-06 2014-07-09 中国科学院微电子研究所 半导体结构及其制造方法
JP6185305B2 (ja) 2013-06-28 2017-08-23 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
KR101539172B1 (ko) * 2014-01-20 2015-07-24 아주대학교산학협력단 플라즈마 식각을 이용한 원뿔형 나노 구조물 형성 방법 및 원뿔형 나노 구조물
US9202749B2 (en) 2014-02-06 2015-12-01 International Business Machines Corporation Process methods for advanced interconnect patterning
US9620417B2 (en) * 2014-09-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of manufacturing fin-FET devices
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US9679850B2 (en) * 2015-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating semiconductor structure
JP2018022830A (ja) * 2016-08-05 2018-02-08 東京エレクトロン株式会社 被処理体を処理する方法
KR102372892B1 (ko) * 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
JP6925202B2 (ja) * 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10276378B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming funnel-like opening for semiconductor device structure
SG11202003151VA (en) * 2017-11-02 2020-05-28 Showa Denko Kk Etching method and semiconductor manufacturing method
KR102504833B1 (ko) 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
JP2020009840A (ja) 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置
US10943791B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and method for manufacturing a semiconductor device
JP2020088174A (ja) 2018-11-26 2020-06-04 東京エレクトロン株式会社 エッチング方法及び基板処理装置
US11398377B2 (en) * 2020-01-14 2022-07-26 International Business Machines Corporation Bilayer hardmask for direct print lithography
JP7456023B2 (ja) * 2020-07-02 2024-03-26 アプライド マテリアルズ インコーポレイテッド リソグラフィ用途のフォトレジスト層上への炭素の選択的堆積
JP2022055923A (ja) 2020-09-29 2022-04-08 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
CN116207039B (zh) * 2023-04-28 2023-07-21 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534392A (en) * 2004-04-12 2005-10-16 Taiwan Semiconductor Mfg Etch method using dual anti-reflective layers
CN1832105A (zh) * 2005-03-09 2006-09-13 东京毅力科创株式会社 微细图案形成方法
CN1956154A (zh) * 2005-10-12 2007-05-02 三星电子株式会社 刻蚀含－碳层的方法和制造半导体器件的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
JP3115715B2 (ja) 1992-11-12 2000-12-11 三菱電機株式会社 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
JP4839506B2 (ja) * 2000-04-28 2011-12-21 ダイキン工業株式会社 ドライエッチング方法
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
US6890859B1 (en) * 2001-08-10 2005-05-10 Cypress Semiconductor Corporation Methods of forming semiconductor structures having reduced defects, and articles and devices formed thereby
ITMI20020931A1 (it) * 2002-05-02 2003-11-03 St Microelectronics Srl Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
CN101154569B (zh) * 2002-06-27 2014-05-14 东京毅力科创株式会社 等离子体处理方法
CN100440449C (zh) * 2002-06-27 2008-12-03 东京毅力科创株式会社 等离子体处理方法
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
JP2006032721A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7410906B2 (en) * 2004-07-16 2008-08-12 Fujifilm Corporation Functional device and method for producing the same, and image pickup device and method for producing the same
US7053003B2 (en) * 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
JP2006156591A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20060134917A1 (en) 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
KR100632658B1 (ko) 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534392A (en) * 2004-04-12 2005-10-16 Taiwan Semiconductor Mfg Etch method using dual anti-reflective layers
CN1832105A (zh) * 2005-03-09 2006-09-13 东京毅力科创株式会社 微细图案形成方法
CN1956154A (zh) * 2005-10-12 2007-05-02 三星电子株式会社 刻蚀含－碳层的方法和制造半导体器件的方法

Also Published As

Publication number Publication date
CN103400761B (zh) 2016-06-22
US20100009542A1 (en) 2010-01-14
CN103400761A (zh) 2013-11-20
US8557706B2 (en) 2013-10-15
US8105949B2 (en) 2012-01-31
US20120094495A1 (en) 2012-04-19
KR20100007763A (ko) 2010-01-22
KR101549264B1 (ko) 2015-09-01
TW201017749A (en) 2010-05-01
JP2010041028A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
TWI478232B (zh) Substrate handling method
US8241511B2 (en) Substrate processing method
US8642483B2 (en) Substrate processing with shrink etching step
JP5102720B2 (ja) 基板処理方法
KR20160004381A (ko) 멀티-패터닝 애플리케이션들을 위한 광학적으로 튜닝된 하드마스크
JP5524362B2 (ja) 基板処理方法
JP2010283213A (ja) 基板処理方法
JP5604063B2 (ja) 基板処理方法及び記憶媒体
TWI392976B (zh) Substrate handling method
JP5484363B2 (ja) 基板処理方法
KR100807521B1 (ko) 반도체 소자 제조 방법
JPH07142347A (ja) 反射防止用密着材及びそれを用いた微細パターン形成方法
KR20080085286A (ko) 반도체 소자의 패턴 형성 방법