JP5102720B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP5102720B2
JP5102720B2 JP2008215180A JP2008215180A JP5102720B2 JP 5102720 B2 JP5102720 B2 JP 5102720B2 JP 2008215180 A JP2008215180 A JP 2008215180A JP 2008215180 A JP2008215180 A JP 2008215180A JP 5102720 B2 JP5102720 B2 JP 5102720B2
Authority
JP
Japan
Prior art keywords
gas
opening
substrate processing
processing method
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008215180A
Other languages
English (en)
Other versions
JP2010050376A (ja
Inventor
隆 曽根
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008215180A priority Critical patent/JP5102720B2/ja
Priority to KR1020090077488A priority patent/KR101534350B1/ko
Priority to US12/545,144 priority patent/US8329050B2/en
Priority to TW098128381A priority patent/TWI482217B/zh
Priority to CN200910168595.0A priority patent/CN101661228B/zh
Publication of JP2010050376A publication Critical patent/JP2010050376A/ja
Application granted granted Critical
Publication of JP5102720B2 publication Critical patent/JP5102720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Description

本発明は、基板処理方法に関し、特に、処理対象層、中間層、マスク層が順に積層された基板を処理する基板処理方法に関する。
シリコン基材上にＣＶＤ処理等によって形成された不純物を含む酸化膜、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜、導電膜、例えばＴｉＮ膜、反射防止膜（ＢＡＲＣ膜）及びフォトレジスト膜が順に積層された半導体デバイス用のウエハが知られている（例えば、特許文献１参照）。フォトレジスト膜は、フォトリソグラフィにより所定のパターンに形成され、反射防止膜及び導電膜のエッチングの際に、マスク層として機能する。
近年、半導体デバイスの小型化が進む中、上述したようなウエハの表面における回路パターンをより微細に形成する必要が生じてきている。このような微細な回路パターンを形成するためには、半導体デバイスの製造過程において、フォトレジスト膜におけるパターンの最小寸法を小さくして、小さい寸法の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。
特開２００６−１９０９３９号公報
しかしながら、フォトレジスト膜におけるパターンの最小寸法はフォトリソグラフィで現像可能となる最小寸法によって規定されるが、焦点距離のばらつきなどに起因してフォトリソグラフィで量産可能な最小寸法には限界がある。例えば、フォトリソグラフィで量産可能な最小寸法は約８０ｎｍである。一方、半導体デバイスの小型化要求を満たす加工寸法は３０ｎｍ程度である。
このように、半導体デバイスの小型化要求寸法は益々小さくなり、小型化要求を満たす寸法の開口部をエッチング対象の膜に形成するための技術の開発が望まれている。
本発明の目的は、処理対象の基板に対し、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口部をマスク膜又は中間膜に形成する基板処理方法を提供することにある。
上記目的を達成するために、請求項１記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ６ガスを、混合比が１：４〜１：９となるように混合した混合ガスから生成されたプラズマによって前記マスク層の前記開口部の側壁面にデポを堆積させて前記開口部の開口幅を縮小させると共に、前記中間層をエッチングして前記縮小したマスク層の開口部に対応する開口部を形成するシュリンクエッチングステップを有することを特徴とする。ここで、Ｃは炭素、Ｈは水素、Ｆはフッ素である。
請求項２記載の基板処理方法は、請求項１記載の基板処理方法において、デポ性ガスは、ＣＨ３Ｆガスであることを特徴とする。
請求項３記載の基板処理方法は、請求項１又は２記載の基板処理方法において、シュリンクエッチングステップにおいて、基板に５０Ｗ乃至１５０Ｗのバイアス電力を印加させることを特徴とする。
請求項４記載の基板処理方法は、請求項１乃至３のいずれか１項に記載の基板処理方法において、シュリンクエッチングステップにおける処理時間は、１分乃至２分であることを特徴とする。
請求項５記載の基板処理方法は、請求項１乃至４のいずれか１項に記載の基板処理方法において、シュリンクエッチングステップにおいて、基板を収容するチャンバ内圧力を１．３Ｐａ（１０ｍＴｏｒｒ）乃至６．５Ｐａ（５０ｍＴｏｒｒ）に調整することを特徴とする。
請求項６記載の基板処理方法は、請求項１乃至５のいずれか１項に記載の基板処理方法において、シュリンクエッチングステップにおいて、エッチングされる中間層は、マスク層の下方に積層された反射防止膜であることを特徴とする。
請求項７記載の基板処理方法は、請求項１乃至６の何れか１項に記載の基板処理方法において、前記シュリンクエッチングステップの後に、前記デポ性ガス、ＳＦ ６ ガス、Ａｒガス及びＮ ２ ガスの混合ガスから生成されたプラズマ又は前記デポ性ガス、Ａｒガス及びＮ ２ ガスの混合ガスから生成されたプラズマによって、前記マスク層及び前記中間層の開口幅を縮小させつつ、前記処理対象層をエッチングする処理対象層エッチングステップを有することを特徴とする。
請求項８記載の基板処理方法は、請求項７記載の基板処理方法において、前記デポ性ガス、ＳＦ ６ ガス、Ａｒガス及びＮ ２ ガスの混合ガスの流量比は、１：２：６：２であることを特徴とする。
請求項９記載の基板処理方法は、請求項７記載の基板処理方法において、前記デポ性ガス、Ａｒガス及びＮ ２ ガスの混合ガスの流量比は、１：６：２であることを特徴とする。
請求項１０記載の基板処理方法は、請求項１乃至９の何れか１項に記載の基板処理方法において、前記処理対象層は、ＳｉＮ膜であることを特徴とする。
請求項１記載の基板処理方法によれば、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ６ガスを、混合比が１：４〜１：９となるように混合した混合ガスから生成されたプラズマによってマスク層の開口部の側壁面にデポを堆積させて開口部の開口幅を縮小させると共に、中間層をエッチングして縮小したマスク層の開口部に対応する開口部を形成するので、マスク層及び中間層に、半導体デバイスの小型化要求を満たす寸法の開口幅を有する、エッチング対象膜に転写するための開口パターンを形成することができる。また、デポ性ガスの開口幅縮小（シュリンク）効果と、ＳＦ ６ ガスのエッチング効果との調和が最適状態に維持され、相乗作用によって、中間層をエッチングしつつマスク層の開口部及び中間層に形成された開口部の開口幅を縮小することができる。また、ＳＦ ６ ガスに起因するＳ系生成物の堆積によって開口部側壁面又はマスク層上面の荒れを回避して平滑性を保持することができる。
請求項２記載の基板処理方法によれば、デポ性ガスとしてＣＨ３Ｆガスを用いるので、マスク層の開口部の側壁面及びエッチングされた中間層の開口部側壁面に、デポを堆積させて開口幅を縮小させることができる。
請求項３記載の基板処理方法によれば、シュリンクエッチングステップにおいて、基板に５０Ｗ乃至１５０Ｗのバイアス電力を印加させることにより、開口部側壁面へのデポ付着を効率よく行うことができる。
請求項４記載の基板処理方法によれば、シュリンクエッチングステップにおける処理時間を１分乃至２分としたので、必要最小限の処理時間でマスク層及び中間層に、縮小された開口幅の開口部を形成することができる。
請求項５記載の基板処理方法によれば、シュリンクエッチングステップにおいて、基板を収容するチャンバ内圧力を１．３Ｐａ（１０ｍＴｏｒｒ）乃至６．５Ｐａ（５０ｍＴｏｒｒ）に調整するので、基板表面の荒れ及び摩耗を抑制する効果が得られる。
請求項６記載の基板処理方法によれば、シュリンクエッチングステップにおいて、エッチングされる中間層をマスク層の下方に積層された反射防止膜としたので、反射防止膜にマスク層と同様の半導体デバイスの小型化要求を満たす寸法の開口部を形成することができる。
以下、本発明の実施の形態について図面を参照しながら詳述する。
まず、本発明の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。この基板処理システムは基板としての半導体ウエハＷ（以下、単に「ウエハＷ」という。）にプラズマを用いたエッチング処理やアッシング処理を施すように構成された複数のプロセスモジュールを備える。
図１は、本実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。
図１において、基板処理システム１０は、平面視六角形のトランスファモジュール１１と、該トランスファモジュール１１の一側面に接続する２つのプロセスモジュール１２、１３と、該２つのプロセスモジュール１２、１３に対向するようにトランスファモジュール１１の他側面に接続する２つのプロセスモジュール１４、１５と、プロセスモジュール１３に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１６と、プロセスモジュール１５に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１７と、矩形状の搬送室としてのローダーモジュール１８と、トランスファモジュール１１及びローダーモジュール１８の間に配置されてこれらを連結する２つのロード・ロックモジュール１９、２０とを備える。
トランスファモジュール１１はその内部に配置された屈伸及び旋回自在な搬送アーム２１を有し、該搬送アーム２１は、プロセスモジュール１２〜１７やロード・ロックモジュール１９、２０の間においてウエハＷを搬送する。
プロセスモジュール１２はウエハＷを収容する処理室容器（チャンバ）を有し、該チャンバ内部に処理ガスとしてＣＦ系デポ性ガス、例えば、ＣＨＦ３ガス及びハロゲン系ガス、例えば、ＳＦ６ガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。
図２は、図１における線II−IIに沿う断面図である。
図２において、プロセスモジュール１２は、処理室（チャンバ）２２と、該チャンバ２２内に配置されたウエハＷの載置台２３と、チャンバ２２の上方において載置台２３と対向するように配置されたシャワーヘッド２４と、チャンバ２２内のガス等を排気するＴＭＰ（Turbo Molecular Pump）２５と、チャンバ２２及びＴＭＰ２５の間に配置され、チャンバ２２内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Adaptive Pressure Control）バルブ２６とを有する。
載置台２３には高周波電源２７が整合器（Matcher）２８を介して接続されており、該高周波電源２７は高周波電力を載置台２３に供給する。これにより、載置台２３は下部電極として機能する。また、整合器２８は、載置台２３からの高周波電力の反射を低減して高周波電力の載置台２３への供給効率を最大にする。載置台２３は高周波電源２７から供給された高周波電力を処理空間Ｓに印加する。
シャワーヘッド２４は円板状のガス供給部３０からなり、ガス供給部３０はバッファ室３２を有する。バッファ室３２はガス通気孔３４を介してチャンバ２２内に連通する。
バッファ室３２はＣＨＦ３ガス供給系及びＳＦ６ガス供給系（共に図示しない）に接続されている。ＣＨＦ３ガス供給系はバッファ室３２へＣＨＦ３ガスを供給する。また、ＳＦ６ガス供給系はバッファ室３２へＳＦ６ガスを供給する。供給されたＣＨＦ３ガス及びＳＦ６ガスはガス通気孔３４を介してチャンバ２２内へ供給される。
シャワーヘッド２４には高周波電源３５が整合器３６を介して接続されており、該高周波電源３５は高周波電力をシャワーヘッド２４に供給する。これにより、シャワーヘッド２４は上部電極として機能する。また、整合器３６は整合器２８と同様の機能を有する。シャワーヘッド２４は高周波電源３５から供給された高周波電力を処理空間Ｓに印加する。
このプロセスモジュール１２のチャンバ２２内では、上述したように、載置台２３及びシャワーヘッド２４が処理空間Ｓに高周波電力を印加することにより、シャワーヘッド２４から処理空間Ｓに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、後述するシュリンクエッチングステップを実行する。
図１に戻り、プロセスモジュール１３はプロセスモジュール１２においてシュリンクエッチングが施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＡｒガス／Ｎ２ガス／ＳＦ６ガス／ＣＨ３Ｆガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。なお、プロセスモジュール１３は、プロセスモジュール１２と同様の構成を有し、Ａｒガス供給系、Ｎ２ガス供給系、ＳＦ６ガス供給系及びＣＨ３Ｆガス供給系（いずれも図示省略）を備える。
プロセスモジュール１４はプロセスモジュール１３においてエッチング処理が施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＯ２ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにアッシング処理を施す。なお、プロセスモジュール１４も、プロセスモジュール１２と同様の構成を有し、各種ガス供給系に接続されたガス供給部３０からなるシャワーヘッド２４の代わりに、Ｏ２ガス供給系がバッファ室に接続された円板状のガス供給部のみからなるシャワーヘッド（いずれも図示しない）を備える。
トランスファモジュール１１、プロセスモジュール１２〜１７の内部は減圧状態に維持され、トランスファモジュール１１と、プロセスモジュール１２〜１７のそれぞれとは真空ゲートバルブ１２ａ〜１７ａを介して接続される。
基板処理システム１０では、ローダーモジュール１８の内部圧力が大気圧に維持される一方、トランスファモジュール１１の内部圧力は真空に維持される。そのため、各ロード・ロックモジュール１９、２０は、それぞれトランスファモジュール１１との連結部に真空ゲートバルブ１９ａ、２０ａを備えると共に、ローダーモジュール１８との連結部に大気ドアバルブ１９ｂ、２０ｂを備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックモジュール１９、２０はローダーモジュール１８及びトランスファモジュール１１の間において受渡されるウエハＷを一時的に載置するためのウエハ載置台１９ｃ、２０ｃを有する。
ローダーモジュール１８には、ロード・ロックモジュール１９、２０の他、例えば２５枚のウエハＷを収容する容器としてのフープ（Front Opening Unified Pod）３７がそれぞれ載置される例えば３つのフープ載置台３８と、フープ３７から搬出されたウエハＷの位置をプリアライメントするオリエンタ３９とが接続されている。
ロード・ロックモジュール１９、２０は、ローダーモジュール１８の長手方向に沿う側壁に接続されると共にローダーモジュール１８を挟んで３つのフープ載置台３８と対向するように配置され、オリエンタ３９はローダーモジュール１８の長手方向に関する一端に配置される。
ローダーモジュール１８は、内部に配置された、ウエハＷを搬送するスカラ型デュアルアームタイプの搬送アーム４０と、各フープ載置台３８に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート４１とを有する。搬送アーム４０は、フープ載置台３８に載置されたフープ３７からウエハＷをロードポート４１経由で取り出し、該取り出したウエハＷをロード・ロックモジュール１９、２０やオリエンタ３９へ搬出入する。
また、基板処理システム１０は、ローダーモジュール１８の長手方向に関する一端に配
置されたオペレーションパネル４２を備える。オペレーションパネル４２は、例えばＬＣＤ（Liquid Crystal Display）からなる表示部を有し、該表示部は基板処理システム１０の各構成要素の動作状況を表示する。
図３は、図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。
図３において、ウエハＷはシリコン基材５０の表面に形成された処理対象層としての窒化珪素（ＳｉＮ）膜５１と、ＳｉＮ膜５１上に形成された反射防止膜（ＢＡＲＣ膜）５２と、反射防止膜５２上に形成されたフォトレジスト膜（マスク層）５３とを有する。
シリコン基材５０はシリコンからなる円板状の薄板であり、例えばＣＶＤ処理を施すことによって表面にＳｉＮ膜５１が形成される。ＳｉＮ膜５１上に、例えば塗布処理によって反射防止膜５２が形成される。反射防止膜５２は或る特定の波長の光、例えば、フォトレジスト膜５３に向けて照射されるＡｒＦエキシマレーザ光を吸収する色素を含む高分子樹脂からなり、フォトレジスト膜５３を透過したＡｒＦエキシマレーザ光がＳｉＮ膜５１によって反射して再びフォトレジスト膜５３に到達するのを防止する。フォトレジスト膜５３は、反射防止膜５２上に例えばスピンコータ（図示省略）を用いて形成される。フォトレジスト膜５３はポジ型の感光性樹脂からなり、ＡｒＦエキシマレーザ光に照射されるとアルカリ可溶性に変質する。
このような構成のウエハＷに対し、所定のパターンに反転するパターンに対応したＡｒＦエキシマレーザ光がステッパー（図示省略）によってフォトレジスト膜５３に照射されて、フォトレジスト膜５３におけるＡｒＦエキシマレーザ光が照射された部分がアルカリ可溶性に変質する。その後、フォトレジスト膜５３に強アルカリ性の現像液が滴下されてアルカリ可溶性に変質した部分が除去される。これにより、フォトレジスト膜５３から所定のパターンに反転するパターンに対応した部分が取り除かれるため、ウエハＷ上には所定のパターンを呈する、例えば、ビアホールを形成する位置に開口部５４を有するフォトレジスト膜５３が残る。
ところで、半導体デバイスの小型化要求を満たすためには、小さい寸法、具体的には幅（ＣＤ（Critical Dimension）値）が３０ｎｍ程度の開口部（ビアホールやトレンチ）をエッチング対象膜に形成する必要がある。しかしながら、フォトリソグラフィで量産可能な最小寸法は例えば８０ｎｍ程度であるため、ウエハＷのエッチング処理において、半導体デバイスの小型化要求を満たす開口幅の開口部をエッチング対象膜に形成することは困難であった。
本発明者は、上述した半導体デバイスの小型化要求を満たす開口幅の開口部をウエハＷに形成する方法を見出すために、各種実験を行ったところ、処理対象層としての、例えばＳｉＮ膜５１、反射防止膜５２、反射防止膜５２の一部を露出させる開口部５４を有するフォトレジスト膜５３がシリコン基材５０上に順に積層されたウエハＷにおいて、ＣＦ系のデポ性ガス（ＣｘＨｙＦｚ、ここでｘ、ｙ、ｚは正の整数）とＳＦ６ガスとの混合ガスを用いてプラズマ処理を施すことによってフォトレジスト膜５３に設けられた開口幅約８０ｎｍの開口部５４の側壁面にデポが堆積して開口幅が狭くなる（シュリンクされる）と共に、反射防止膜５２をエッチングしてシュリンクされたフォトレジスト膜５３の開口幅と同様の開口幅を有する開口部を形成できることを見出し、本発明に到達した。
ここで、デポ性ガスとは、当該ガスを用いたプラズマ処理によって、例えばマスク層としてのフォトレジスト膜５３の開口部５４の側壁面にデポ５５を堆積させて開口幅を縮小させる機能を有するガスをいう。
以下、本発明の実施の形態に係る基板処理方法について詳述する。
この基板処理方法は、ウエハＷのフォトレジスト膜５３に形成された開口部５４の開口幅をプラズマ処理に基づくデポを開口部５４の側壁面に付着させることによって縮小させると共に、中間層としての反射防止膜５２をエッチングするシュリンクエッチングステップを有する。
図４及び図５は、本発明の実施の形態における基板処理方法を示す工程図である。
図４において、まず、シリコン基材５０上に処理対象層としてのＳｉＮ膜５１、反射防止膜（ＢＡＲＣ膜）５２及びフォトレジスト膜５３が順に積層されたウエハＷを準備する（図４（Ａ））。フォトレジスト膜５３には開口部５４が設けられており、開口部５４の開口幅は、例えば８３ｎｍである。フォトレジスト膜５３及び反射防止膜５２の合計厚さは、例えば１９８ｎｍである。このウエハＷをプロセスモジュール１２（図２参照）のチャンバ２２内に搬入し、載置台２３上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば３．３Ｐａ（２５ｍＴｏｒｒ）に設定する。また、ウエハＷの温度を例えば８０℃に設定する。そして、シャワーヘッド２４のガス供給部３０からＣＨ３Ｆガスを流量１００〜３００ｓｃｃｍ、好ましくは２００ｓｃｃｍでチャンバ２２内へ供給すると共に、ＳＦ６ガスを流量７００〜９００ｓｃｃｍ、好ましくは８００ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に１００Ｗの高周波電力を供給すると共に、シャワーヘッド２４に６００Ｗの高周波電力を供給する。このとき、ＣＨ３Ｆガス及びＳＦ６が処理空間Ｓに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する（図４（Ｂ））。これらのイオンやラジカルは、フォトレジスト膜５３の表面及び開口部５４の内壁面並びに反射防止膜５２におけるフォトレジスト膜５３によって覆われていない部分と衝突、反応し、当該部分にデポ５５を堆積させると共に、反射防止膜５２の当該部分をエッチングする。
これによって、フォトレジスト膜５３の開口部５４の開口幅が縮小されると共に、反射防止膜５２をエッチングして当該反射防止膜５２にフォトレジスト膜５３における開口幅が縮小された開口部と同様の開口部が形成される。このとき、反射防止膜５２の開口部の側壁面にもデポ５５が堆積する（図４（Ｃ））。
デポ５５の厚さは、処理開始時から次第に厚くなり、処理開始９０秒後には、例えば３２ｎｍ（開口幅：５１ｎｍ）となった。このシュリンクエッチングステップによって、フォトレジスト膜５３の開口部５４の開口幅は８３ｎｍから５１ｎｍまで縮小し、同様の開口幅の開口部が反射防止膜５２に形成された。シュリンクエッチングステップ終了後のフォトレジスト膜５３及び反射防止膜５２の合計厚さは、１６３ｎｍであり、フォトレジスト膜５３の厚さが３５ｍｍ程度薄くなったことが分かる。
次いで、シュリンクエッチングステップによって、開口幅が５１ｎｍに縮小された開口部５４を有するフォトレジスト膜５３及び反射防止膜５２を備えたウエハＷに対して、開口部を処理対象層であるＳｉＮ膜５１に転写するＳｉＮエッチングステップが施される。
すなわち、開口部５４の開口幅が５１ｎｍに縮小されたウエハＷをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入して載置台上に載置する。その後、プロセスモジュール１３のチャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば３．３Ｐａ（２５ｍＴｏｒｒ）に設定し、ウエハＷの温度を例えば８０℃に設定し、シャワーヘッド２４のガス供給部３０から、ＡｒガスとＮ２ガスを流量比、例えば３：１で混合した混合ガスを流量、例えば８００ｓｃｃｍ（Ａｒガス：６００ｓｃｃｍ、Ｎ２ガス：２００ｓｃｃｍ）でチャンバ２２内へ供給すると共に、ＣＨ３ＦガスとＳＦ６ガスを流量比、例えば１：２で混合した混合ガスを流量、例えば３００ｓｃｃｍ（ＣＨ３Ｆガス：１００ｓｃｃｍ、ＳＦ６ガス：２００ｓｃｃｍ）でチャンバ２２内へ供給する。そして、載置台２３に６００Ｗの高周波電力を供給すると共に、シャワーヘッド２４に２００Ｗの高周波電力を供給する。このとき、Ａｒガス及びＮ２ガスの混合ガス並びにＣＨ３Ｆガス及びＳＦ６ガスとの混合ガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図４（Ｄ））。
これらのイオンやラジカルはＳｉＮ膜５１における反射防止膜５２、フォトレジスト膜５３及びその表面に堆積するデポ５５によって覆われていない部分と衝突、反応し、ＳｉＮ膜５１の当該部分をエッチングする（図５（Ａ））。ＳｉＮ膜５１はシリコン基材５０が露出するまでエッチングされる。このとき、処理開始６０秒後のＳｉＮ膜５１における開口部５４の上部開口幅は２８ｎｍ、下部開口幅は１６ｎｍであった。また、フォトレジスト膜５３及び反射防止膜５２の合計厚さは４４ｎｍであり、フォトレジスト膜５３の厚さがかなり薄くなったことが分かる。
このようにしてＳｉＮ膜５１に、フォトレジスト膜５３に形成され、シュリンクエッチングステップによってその開口幅が縮小された開口部５４が転写されたウエハＷをプロセスモジュール１３のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１４のチャンバ内に搬入して載置台上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ等によって１．３×１０Ｐａ（１００ｍＴｏｒｒ）に設定する。そして、ウエハＷの温度を例えば８０℃に設定した後、シャワーヘッドのガス供給部３０からＯ２ガスを流量３７４ｓｃｃｍでチャンバ内へ供給する。そして、載置台２３に０〜３０Ｗの高周波電力を供給すると共に、シャワーヘッド２４に６００Ｗの高周波電力を供給する。このとき、Ｏ２ガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図５（Ｂ））。発生したイオン及びラジカルによってＳｉＮ膜５１上に積層されている反射防止膜５２及びフォトレジスト膜５３並びに該フォトレジスト膜５３及び反射防止膜５２の開口部５４の側壁面に堆積したデポ５５をアッシングするアッシング処理を施す。これにより、ＳｉＮ膜５１に積層されている反射防止膜５２、フォトレジスト膜５３、並びに開口部５４の側壁面及びフォトレジスト膜５３の上面に堆積したデポ５５が除去される（図５（Ｃ））。
アッシング処理開始２０〜９０秒後のウエハＷにおけるＳｉＮ膜５１の開口部５４の上部開口幅は２９ｎｍ、下部開口幅は１８ｎｍであった。その後、ウエハＷをプロセスモジュール１４のチャンバから搬出し、本処理を終了した。
本実施の形態によれば、シュリンクエッチングステップにおいて、デポ性ガスであるＣＨ３ＦガスとＳＦ６ガスとの混合ガスを用いてプラズマ処理を施すことにより、ＣＨ３Ｆガスによるデポ堆積によるシュリンク効果と、ＳＦ６ガスによる反射防止膜５２のエッチング効果との相乗効果によって、開口部５４をシュリンクすると共に、シュリンクされた開口部の開口幅と同様の開口幅の開口部を反射防止膜５２に形成することができる。
本実施の形態において、反応ガスとしてデポ性ガスであるＣＨ３ＦガスにＳＦ６を混合した混合ガスを用いたので、ＣＨ３Ｆガスのみでは、難しい開口幅を縮小させる際のデポ堆積量の制御が容易となり、良好なシュリンクが可能となる。また、ＨＢｒ等の腐蝕性ガスを用いる必要がないので、取り扱いが容易で、基板処理システムにおける各パーツの腐蝕、損傷を回避することができる。
本実施の形態において、デポ性ガスとしてのＣＨ３Ｆガスの供給量は、１００〜３００ｓｃｃｍであることが好ましく、ＳＦ６ガスの供給量は、７００〜９００ｓｃｃｍであることが好ましい。すなわち、ＣＨ３ＦガスとＳＦ６ガスとの流量比は、１：２〜１：９であることが好ましく、特に１：４であることが好ましい。
ＳＦ６ガスの流量比が、小さすぎると反射防止膜５２のエッチング効果が十分に得られず、大きすぎると反射防止膜のエッチング効果が大きくなりすぎてデポ堆積によるシュリンク効果が十分に得られない。一方、ＣＨ３Ｆガスの流量比が、小さすぎるとデポの堆積が不十分で、十分なシュリンク効果が得られず、大きすぎるとデポの堆積量が多くなって開口部の入り口を塞ぐことになり、十分なシュリンク効果及びエッチング効果が得られない。ＣＨ３ＦガスとＳＦ６ガスとの流量比が上記範囲内であれば、ＳＦ６のエッチング効果によって反射防止膜５２の下方までイオン又はラジカルが到達してエッチングによる開口部が形成できると共に、開口部のボトム側壁面にもデポ５５が堆積しやすくなり、良好なシュリンク及びエッチング効果が得られる。
ＳＦ６ガスは、フッ素含有率が大きいことから、エッチング効果発現用のガスと考えられるが、イオウ（Ｓ）を含有していることから、Ｓ系反応生成物によるデポ付着作用があり、これによって、シュリンクされた開口部の側壁面及びフォトレジスト膜５３上面の荒れ及び摩耗を防止して滑らかにするスムージング効果が発揮される。従って、次工程であるＳｉＮエッチングステップにおいて、開口部断面形状の例えば真円度が向上し、開口部の断面形状を忠実に転写できるようになる。なお、フォトレジスト膜５３又は反射防止膜５２の表面若しくは開口部側壁面が荒れると、次のステップであるＳｉＮエッチングステップで正確な断面形状の開口部を形成できなくなる。
一方、ＣＨ３Ｆガスは、デポ付着によるシュリンク効果によって、ＳＦ６ガスによる反射防止膜５２のエッチング量を制御する様に作用する。
なお、シュリンクエッチングステップにおいて、反応ガス種を変更することなく載置台２３に載置されたウエハＷに印加されるバイアス電力を調整することによって、反射防止膜５２におけるエッチング量を制御することもできる。
本実施の形態において、シュリンクエッチングステップにおけるバイアス電力は、５０Ｗ〜１５０Ｗであることが好ましい。バイアス電力が５０Ｗ未満であると、開口部側壁面へのデポ付着が不十分となる。一方、バイアス電力が１５０Ｗを超えると、スパッタリングによってフォトレジスト膜５４が荒れ易くなる。基板処理温度は、特に限定されないが、室温、例えば２０℃〜１００℃が実用上好ましい。
本実施の形態において、シュリンクエッチングステップの処理時間は、例えば１分〜２分である。デポ付着速度及び反射防止膜５２のエッチング速度は、処理開始時が最も速く、その後、次第に遅くなり、２分後には、ほとんど収束するからである。
本実施の形態において、シュリンクエッチングステップにおけるチャンバ内圧力は、１．３Ｐａ（１０ｍＴｏｒｒ）乃至６．６Ｐａ（５０ｍＴｏｒｒ）であることが好ましい。処理圧力が、低すぎると基板表面が荒れ易くなる。一方、処理圧力が高すぎると、基板表面が摩耗され易くなる。
本実施の形態によれば、ＳｉＮエッチングステップにおいて、Ａｒ、Ｎ２、ＣＨ３Ｆ及びＳＦ６の混合ガスを用いたので、フォトレジスト膜５３に対する高い選択比を有し、フォトレジスト膜５３及び反射防止膜５２の開口部の開口幅を縮小しつつＳｉＮ膜をエッチングすることができる。従って、シュリンクステップを多段に設ける必要はない。すなわち、シュリンクエッチングステップと、その後のＳｉＮエッチングステップによって、開口部５４の開口幅を十分にシュリンクして半導体デバイスの小型化要求を満たす寸法の開口幅の開口部を形成することができる。
ＳｉＮエッチングステップにおけるＡｒガスの流量は３００〜９００ｓｃｃｍ、Ｎ２ガスの流量は１００〜３００ｓｃｃｍ、ＣＨ３Ｆガスの流量は、５０〜１５０ｓｃｃｍ、ＳＦ６ガスの流量は、１００〜３００ｓｃｃｍであることが好ましい。すなわち、ＳｉＮエッチングステップにおけるＡｒガス：Ｎ２ガス：ＣＨ３Ｆガス：ＳＦ６ガスの流量比は、例えば６：２：１：２である。
ここで、ＳｉＮ膜５１のエッチングは、主としてＡｒガスによって行われる。ＣＨ３Ｆガスは、デポを堆積させることによってＡｒガスによるエッチング速度を制御する効果（選択性）を発揮する。ＳＦ６は、エッチング後の開口部壁面の荒れ及び摩耗を防止する機能を発揮し、且つＣＨ３Ｆガスによるデポ付着量を相殺、又は制御している。従って、ＣＨ３Ｆガスによるデポ付着量を相殺させる必要がなければ、ＳＦ６ガスの導入を省略することもできる。Ｎ２ガスは、ＣＨ３Ｆガスによるデポ付着量の制御をしている。
本実施の形態によれば、シュリンクエッチングステップにおいて、フォトレジスト膜５３の開口部の開口幅を縮小すると共に、縮小した開口部に対応する開口幅の開口部を反射防止膜５２に形成することができる。また、その後、ＳｉＮエッチングステップを実行することにより、当初８０ｎｍの開口幅であった開口部５４をシュリンクしつつＳｉＮ膜５１に転写して、開口部５４の上部開口幅２９ｎｍ、下部開口幅１８ｎｍの開口部をＳｉＮ膜５１に転写、形成することができる。
本実施の形態において、処理対象膜がＳｉＮ膜５１である場合について説明したが、処理対象膜は、これに限定されるものではなく、ＴｉＮ膜、その他の膜であってもよい。また、中間層として反射防止膜５２を適用した場合について説明したが、中間膜は、反射防止膜に限定されるものではない。
上述した各実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Liquid Crystal Display）やＦＰＤ（Flat Panel Display）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
本実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。 図１における線II−IIに沿う断面図である。 図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。 本発明の実施の形態における基板処理方法を示す工程図である。 本発明の実施の形態における基板処理方法を示す工程図である。
符号の説明
１０ 基板処理システム
１２，１３，１４ プロセスモジュール
５０ シリコン基材
５１ ＳｉＮ膜
５２ 反射防止膜（ＢＡＲＣ膜）
５３ フォトレジスト膜
５４ 開口部
５５ デポ

Claims (10)

  1. 処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
    一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ６ガスを、混合比が１：４〜１：９となるように混合した混合ガスから生成されたプラズマによって前記マスク層の前記開口部の側壁面にデポを堆積させて前記開口部の開口幅を縮小させると共に、前記中間層をエッチングして前記縮小したマスク層の開口部に対応する開口部を形成するシュリンクエッチングステップを有することを特徴とする基板処理方法。
  2. 前記デポ性ガスは、ＣＨ３Ｆガスであることを特徴とする請求項１記載の基板処理方法。
  3. 前記シュリンクエッチングステップにおいて、前記基板に５０Ｗ乃至１５０Ｗのバイアス電力を印加させることを特徴とする請求項１又は２記載の基板処理方法。
  4. 前記シュリンクエッチングステップにおける処理時間は、１分乃至２分であることを特徴とする請求項１乃至３のいずれか１項に記載の基板処理方法。
  5. 前記シュリンクエッチングステップにおいて、前記基板を収容するチャンバ内圧力を１．３Ｐａ（１０ｍＴｏｒｒ）乃至６．５Ｐａ（５０ｍＴｏｒｒ）に調整することを特徴とする請求項１乃至４のいずれか１項に記載の基板処理方法。
  6. 前記シュリンクエッチングステップにおいて、エッチングされる前記中間層は、前記マスク層の下方に積層された反射防止膜であることを特徴とする請求項１乃至５のいずれか１項に記載の基板処理方法。
  7. 前記シュリンクエッチングステップの後に、前記デポ性ガス、ＳＦ ６ ガス、Ａｒガス及びＮ ２ ガスの混合ガスから生成されたプラズマ又は前記デポ性ガス、Ａｒガス及びＮ ２ ガスの混合ガスから生成されたプラズマによって、前記マスク層及び前記中間層の開口幅を縮小させつつ、前記処理対象層をエッチングする処理対象層エッチングステップを有することを特徴とする請求項１乃至６の何れか１項に記載の基板処理方法。
  8. 前記デポ性ガス、ＳＦ ６ ガス、Ａｒガス及びＮ ２ ガスの混合ガスの流量比は、１：２：６：２であることを特徴とする請求項７記載の基板処理方法。
  9. 前記デポ性ガス、Ａｒガス及びＮ ２ ガスの混合ガスの流量比は、１：６：２であることを特徴とする請求項７記載の基板処理方法。
  10. 前記処理対象層は、ＳｉＮ膜であることを特徴とする請求項１乃至９の何れか１項に記載の基板処理方法。
JP2008215180A 2008-08-25 2008-08-25 基板処理方法 Expired - Fee Related JP5102720B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008215180A JP5102720B2 (ja) 2008-08-25 2008-08-25 基板処理方法
KR1020090077488A KR101534350B1 (ko) 2008-08-25 2009-08-21 기판 처리 방법
US12/545,144 US8329050B2 (en) 2008-08-25 2009-08-21 Substrate processing method
TW098128381A TWI482217B (zh) 2008-08-25 2009-08-24 Substrate handling method
CN200910168595.0A CN101661228B (zh) 2008-08-25 2009-08-25 基板处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215180A JP5102720B2 (ja) 2008-08-25 2008-08-25 基板処理方法

Publications (2)

Publication Number Publication Date
JP2010050376A JP2010050376A (ja) 2010-03-04
JP5102720B2 true JP5102720B2 (ja) 2012-12-19

Family

ID=41696786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215180A Expired - Fee Related JP5102720B2 (ja) 2008-08-25 2008-08-25 基板処理方法

Country Status (5)

Country Link
US (1) US8329050B2 (ja)
JP (1) JP5102720B2 (ja)
KR (1) KR101534350B1 (ja)
CN (1) CN101661228B (ja)
TW (1) TWI482217B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107842B2 (ja) * 2008-09-12 2012-12-26 東京エレクトロン株式会社 基板処理方法
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
CN103400799B (zh) * 2013-08-14 2016-03-30 上海华力微电子有限公司 接触孔的刻蚀方法
KR101623654B1 (ko) * 2014-11-25 2016-05-23 아주대학교산학협력단 플라즈마 가스를 사용한 실리콘 기판 식각방법
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
JP6919975B2 (ja) 2017-04-14 2021-08-18 キャタピラー エス エー アール エル 作業機械のキャブ抜止構造
JP6925202B2 (ja) * 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
CN110119072B (zh) * 2018-02-06 2021-05-14 志圣科技（广州）有限公司 曝光组件及曝光装置
US10741452B2 (en) * 2018-10-29 2020-08-11 International Business Machines Corporation Controlling fin hardmask cut profile using a sacrificial epitaxial structure
US20210125875A1 (en) * 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11264287B2 (en) * 2020-02-11 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with cut metal gate and method of manufacture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
JPH0212915A (ja) * 1988-06-30 1990-01-17 Sharp Corp 窒化珪素絶縁膜の加工方法
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
JP3672900B2 (ja) 2002-09-11 2005-07-20 松下電器産業株式会社 パターン形成方法
JP4455936B2 (ja) * 2003-07-09 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法とエッチングシステム
KR100632658B1 (ko) 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法
JP2005210134A (ja) * 2005-02-14 2005-08-04 Matsushita Electric Ind Co Ltd パターン形成方法
JP4640006B2 (ja) * 2005-07-13 2011-03-02 パナソニック株式会社 プラズマディスプレイパネルの製造方法
US7323410B2 (en) * 2005-08-08 2008-01-29 International Business Machines Corporation Dry etchback of interconnect contacts
US7531461B2 (en) * 2005-09-14 2009-05-12 Tokyo Electron Limited Process and system for etching doped silicon using SF6-based chemistry
JP2007194284A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理方法、プラズマ処理装置、及び記憶媒体

Also Published As

Publication number Publication date
US8329050B2 (en) 2012-12-11
CN101661228B (zh) 2014-05-14
TW201025440A (en) 2010-07-01
TWI482217B (zh) 2015-04-21
US20100048026A1 (en) 2010-02-25
KR20100024356A (ko) 2010-03-05
JP2010050376A (ja) 2010-03-04
CN101661228A (zh) 2010-03-03
KR101534350B1 (ko) 2015-07-06

Similar Documents

Publication Publication Date Title
JP5102720B2 (ja) 基板処理方法
KR101549264B1 (ko) 기판 처리 방법
JP5180121B2 (ja) 基板処理方法
JP5248902B2 (ja) 基板処理方法
JP2010283213A (ja) 基板処理方法
JP5524362B2 (ja) 基板処理方法
JP5604063B2 (ja) 基板処理方法及び記憶媒体
JP5107842B2 (ja) 基板処理方法
KR101699547B1 (ko) 기판 처리 방법 및 기억 매체
JP5484363B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5102720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees