JP5524362B2 - 基板処理方法 - Google Patents

Description

本発明は、基板処理方法に関し、特に、処理対象層、中間層、マスク層が順に積層された基板を処理する基板処理方法に関する。

シリコン基材上にＣＶＤ処理等によって形成された不純物を含む酸化膜、例えばＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜、導電膜、例えばＴｉＮ膜、反射防止膜（ＢＡＲＣ膜）及びフォトレジスト膜が順に積層された半導体デバイス用のウエハが知られている（例えば、特許文献１参照）。フォトレジスト膜は、フォトリソグラフィにより所定のパターンに形成され、反射防止膜及び導電膜のエッチングの際に、マスクとして機能する。

近年、半導体デバイスの小型化が進む中、上述したようなウエハの表面における回路パターンをより微細に形成する必要が生じてきている。このような微細な回路パターンを形成するためには、半導体デバイスの製造過程において、フォトレジスト膜におけるパターンの最小寸法を小さくして、小さい寸法の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。

特開２００６−１９０９３９号公報

しかしながら、フォトレジスト膜におけるパターンの最小寸法はフォトリソグラフィで現像可能となる最小寸法によって規定されるが、焦点距離のばらつきなどに起因してフォトリソグラフィで量産可能な最小寸法には限界がある。例えば、フォトリソグラフィで量産可能な最小寸法は約８０ｎｍである。一方、半導体デバイスの小型化要求を満たす加工寸法は３０ｎｍ程度である。

このように、半導体デバイスの小型化要求寸法は益々小さくなり、小型化要求を満たす寸法の開口部をエッチング対象の膜に形成するための技術の開発が望まれている。

本発明の目的は、処理対象の基板に対し、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口部をマスク膜又は中間膜に形成する基板処理方法を提供することにある。

上記目的を達成するために、本発明は、処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、ＣＦ _３ Ｉガス又はＣＦ _３ Ｂｒガスと水素ガスとの混合ガスから生成されたプラズマによって前記マスク層の前記開口部の側壁面にデポを堆積させる開口幅縮小ステップと、前記開口部の底部を形成する前記中間層をエッチングするエッチングステップとを１ステップで行うシュリンクエッチングステップを有し、前記ＣＦ _３ Ｉガス又は前記ＣＦ _３ Ｂｒガスから生成されたプラズマは、前記開口部の周辺部をエッチングしてテーパ状壁面を形成することを特徴とする。

本発明によれば、ＣＦ _３ Ｉガス又はＣＦ _３ Ｂｒガスと水素ガスとの混合ガスから生成されたプラズマによってマスク層の開口部の側壁面にデポを堆積させる開口幅縮小ステップと、開口部の底部を形成する中間層をエッチングするエッチングステップを１ステップで行うシュリンクエッチングステップを有するので、ＣＦ _３ Ｉガス又はＣＦ _３ Ｂｒガスと水素ガスとの反応によって生成したガスによるデポ堆積作用と、ＣＦ _３ Ｉガス又はＣＦ _３ Ｂｒガスのエッチング作用との相乗作用によって、中間層に、半導体デバイスの小型化要求を満たす寸法の開口部であって、処理対象層に転写するための開口パターンを形成することができる。また、ＣＦ _３ Ｉガス又はＣＦ _３ Ｂｒガスから発生したプラズマは、開口部の横方向には拡散しにくいため、開口部の周辺部をエッチングしてテーパ状壁面を形成することができる。

本実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。 図１における線II−IIに沿う断面図である。 図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。 本発明の第１の実施の形態における基板処理方法を示す工程図である。 本発明の第２の実施の形態における基板処理方法を示す工程図である。 本発明の第３の実施の形態における基板処理方法を示す工程図である。

以下、本発明の実施の形態について図面を参照しながら詳述する。

まず、本発明の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。この基板処理システムは基板としての半導体ウエハＱ（以下、単に「ウエハＱ」という。）にプラズマを用いたエッチング処理やアッシング処理を施すように構成された複数のプロセスモジュールを備える。

図１は、本実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。

図１において、基板処理システム１０は、平面視六角形のトランスファモジュール１１と、該トランスファモジュール１１の一側面に接続する２つのプロセスモジュール１２、１３と、該２つのプロセスモジュール１２、１３に対向するようにトランスファモジュール１１の他側面に接続する２つのプロセスモジュール１４、１５と、プロセスモジュール１３に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１６と、プロセスモジュール１５に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１７と、矩形状の搬送室としてのローダーモジュール１８と、トランスファモジュール１１及びローダーモジュール１８の間に配置されてこれらを連結する２つのロード・ロックモジュール１９、２０とを備える。

トランスファモジュール１１はその内部に配置された屈伸及び旋回自在な搬送アーム２１を有し、該搬送アーム２１は、プロセスモジュール１２〜１７やロード・ロックモジュール１９、２０の間においてウエハＱを搬送する。

プロセスモジュール１２はウエハＱを収容する処理室容器（チャンバ）を有し、該チャンバ内部に処理ガスとしてＣＦ系デポ性ガス、例えば、ＣＨＦ_３ガス及びハロゲン系ガス、例えば、ＨＢｒガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＱにエッチング処理を施す。

図２は、図１における線II−IIに沿う断面図である。

図２において、プロセスモジュール１２は、処理室（チャンバ）２２と、該チャンバ２２内に配置されたウエハＱの載置台２３と、チャンバ２２の上方において載置台２３と対向するように配置されたシャワーヘッド２４と、チャンバ２２内のガス等を排気するＴＭ
Ｐ（Ｔｕｒｂｏ Ｍｏｌｅｃｕｌａｒ Ｐｕｍｐ）２５と、チャンバ２２及びＴＭＰ２５の間に配置され、チャンバ２２内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Ａｄａｐｔｉｖｅ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌ）バルブ２６とを有する。

載置台２３には、第１の高周波電源２７及び第２の高周波電源３５がそれぞれ第１の整合器（Ｍａｔｃｈｅｒ）２８及び第２の整合器（Ｍａｔｃｈｅｒ）３６を介して接続されており、第１の高周波電源２７は、比較的高い周波数、例えば６０ＭＨｚの高周波電力を励起用電力として載置台２３に印加し、第２の高周波電源３５は、比較的低い周波数、例えば２ＭＨｚの高周波電力をバイアスとして載置台２３に印加する。これにより、載置台２３は載置台２３及びシャワーヘッド２４の間の処理空間Ｒに高周波電力を印加する下部電極として機能する。整合器２８及び３６は、載置台２３からの高周波電力の反射を低減して高周波電力の載置台２３への供給効率を最大にする。

シャワーヘッド２４は円板状の下層ガス供給部２９及び円板状の上層ガス供給部３０からなり、下層ガス供給部２９に上層ガス供給部３０が重ねられている。下層ガス供給部２９及び上層ガス供給部３０はそれぞれ第１のバッファ室３１及び第２のバッファ室３２を有する。第１のバッファ室３１及び第２のバッファ室３２はそれぞれガス通気孔３３、３４を介してチャンバ２２内に連通する。

第１のバッファ室３１は、例えばＣＨＦ_３ガス供給系（図示省略）に接続されている。該ＣＨＦ_３ガス供給系は第１のバッファ室３１へＣＨＦ_３ガスを供給する。供給されたＣＨＦ_３ガスはガス通気孔３３を介してチャンバ２２内へ供給される。また、第２のバッファ室３２は、例えばＨＢｒガス供給系（図示省略）に接続されている。ＨＢｒガス供給系は第２のバッファ室３２へＨＢｒガスを供給する。供給されたＨＢｒガスはガス通気孔３４を介してチャンバ２２内へ供給される。シャワーヘッド２４には直流電源４５が接続されており、該直流電源４５によってシャワーヘッド２４に直流電圧が印加される。これにより、印加された直流電圧は、処理空間Ｒ内のイオン分布を制御する。

このプロセスモジュール１２のチャンバ２２内では、上述したように、載置台２３が処理空間Ｒに高周波電力を印加することにより、シャワーヘッド２４から処理空間Ｒに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、該イオンやラジカルによってウエハＱにエッチング処理を施す。

図１に戻り、プロセスモジュール１３はプロセスモジュール１２においてエッチング処理が施されたウエハＱを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＯ_２ガス及びＮ_２ガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＱにエッチング処理を施す。なお、プロセスモジュール１３は、プロセスモジュール１２と同様の構成を有し、例えばＣＨＦ_３ガス供給系及びＨＢｒガス供給系の代わりに、Ｏ_２ガス供給系及びＮ_２ガス供給系（いずれも図示省略）を備える。なお、プロセスモジュール１３におけるエッチング処理が、アッシング処理を兼ねることもある。

プロセスモジュール１４はプロセスモジュール１３においてエッチング処理が施されたウエハＱを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＯ_２ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＱにアッシング処理を施す。なお、プロセスモジュール１４も、プロセスモジュール１２と同様の構成を有し、円板状の下層ガス供給部２９及び円板状の上層ガス供給部３０からなるシャワーヘッド２４の代わりに、Ｏ_２ガス供給系がバッファ室に接続された円板状のガス供給部のみからなるシャワーヘッド（いずれも図示しない）を備える。

トランスファモジュール１１、プロセスモジュール１２〜１７の内部は減圧状態に維持され、トランスファモジュール１１と、プロセスモジュール１２〜１７のそれぞれとは真空ゲートバルブ１２ａ〜１７ａを介して接続される。

基板処理システム１０では、ローダーモジュール１８の内部圧力が大気圧に維持される一方、トランスファモジュール１１の内部圧力は真空に維持される。そのため、各ロード・ロックモジュール１９、２０は、それぞれトランスファモジュール１１との連結部に真空ゲートバルブ１９ａ、２０ａを備えると共に、ローダーモジュール１８との連結部に大気ドアバルブ１９ｂ、２０ｂを備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックモジュール１９、２０はローダーモジュール１８及びトランスファモジュール１１の間において受渡されるウエハＱを一時的に載置するためのウエハ載置台１９ｃ、２０ｃを有する。

ローダーモジュール１８には、ロード・ロックモジュール１９、２０の他、例えば２５枚のウエハＱを収容する容器としてのフープ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）３７がそれぞれ載置される例えば３つのフープ載置台３８と、フープ３７から搬出されたウエハＱの位置をプリアライメントするオリエンタ３９とが接続されている。

ロード・ロックモジュール１９、２０は、ローダーモジュール１８の長手方向に沿う側壁に接続されると共にローダーモジュール１８を挟んで３つのフープ載置台３８と対向するように配置され、オリエンタ３９はローダーモジュール１８の長手方向に関する一端に配置される。

ローダーモジュール１８は、内部に配置された、ウエハＱを搬送するスカラ型デュアルアームタイプの搬送アーム４０と、各フープ載置台３８に対応するように側壁に配置されたウエハＱの投入口としての３つのロードポート４１とを有する。搬送アーム４０は、フープ載置台３８に載置されたフープ３７からウエハＱをロードポート４１経由で取り出し、該取り出したウエハＱをロード・ロックモジュール１９、２０やオリエンタ３９へ搬出入する。

また、基板処理システム１０は、ローダーモジュール１８の長手方向に関する一端に配置されたオペレーションパネル４２を備える。オペレーションパネル４２は、例えばＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）からなる表示部を有し、該表示部は基板処理システム１０の各構成要素の動作状況を表示する。

図３は、図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。

図３において、ウエハＱはシリコン基材５０の表面に形成された処理対象層としてのアモルファスカーボン膜（下層レジスト膜）５１と、アモルファスカーボン膜５１上に形成されたＳｉＯＮ膜（ハードマスク）５２と、ＳｉＯＮ膜５２上に形成された反射防止膜（ＢＡＲＣ膜）５３と、反射防止膜５３上に形成されたフォトレジスト膜５４（マスク層）とを有する。

シリコン基材５０はシリコンからなる円板状の薄板であり、例えばＣＶＤ処理を施すことによって表面にアモルファスカーボン膜５１が形成される。アモルファスカーボン膜５１は、下層レジスト膜として機能する。アモルファスカーボン膜５１上に、ＣＶＤ処理又はＰＶＤ処理等が施されて表面にＳｉＯＮ膜５２が形成され、該ＳｉＯＮ膜５２上に、例
えば塗布処理によって反射防止膜５３が形成される。反射防止膜５３は或る特定の波長の光、例えば、フォトレジスト膜５４に向けて照射されるＡｒＦエキシマレーザ光を吸収する色素を含む高分子樹脂からなり、フォトレジスト膜５４を透過したＡｒＦエキシマレーザ光がＳｉＯＮ膜５２によって反射されて再びフォトレジスト膜５４に到達するのを防止する。フォトレジスト膜５４は、反射防止膜５３上に例えばスピンコータ（図示省略）を用いて形成される。フォトレジスト膜５４はポジ型の感光性樹脂からなり、ＡｒＦエキシマレーザ光に照射されるとアルカリ可溶性に変質する。

このような構成のウエハＱに対し、所定のパターンに反転するパターンに対応したＡｒＦエキシマレーザ光がステッパー（図示省略）によってフォトレジスト膜５４に照射されて、フォトレジスト膜５４におけるＡｒＦエキシマレーザ光が照射された部分がアルカリ可溶性に変質する。その後、フォトレジスト膜５４に強アルカリ性の現像液が滴下されてアルカリ可溶性に変質した部分が除去される。これにより、フォトレジスト膜５４から所定のパターンに反転するパターンに対応した部分が取り除かれるため、ウエハＱ上には所定のパターンを呈する、例えば、ビアホールを形成する位置に開口部５５を有するフォトレジスト膜５４が残る。

ところで、半導体デバイスの小型化要求を満たすためには、小さい寸法、具体的には幅（ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）値）が２５〜３０ｎｍ程度の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。しかしながら、フォトリソグラフィで量産可能な最小寸法は例えば８０ｎｍ程度であるため、ウエハＱのエッチング処理において、半導体デバイスの小型化要求を満たす開口幅の開口部をエッチング対象膜に形成することは困難であった。

本発明者は、上述した半導体デバイスの小型化要求を満たす開口幅の開口部をウエハＱに形成する方法を見出すために、各種実験を行ったところ、処理対象層としてのアモルファスカーボン膜５１、ハードコート層としてのＳｉＯＮ膜５２、反射防止膜（ＢＡＲＣ膜）５３、反射防止膜５３の一部を露出させる開口部５５を有するフォトレジスト膜５４がシリコン基材５０上に順に積層されたウエハＱにおいて、特定のガス付着係数Ｓを有するＣＦ系のデポ性ガス（Ｃ_ｘＨ_ｙＦ_ｚ、ここでｘ、ｙ、ｚは０又は正の整数）を用いてプラズマ処理を施すことによってフォトレジスト膜５４に設けられた開口部５５の側壁面にデポが堆積して開口幅が狭くなる（シュリンクされる）ことを発見した。

そして、本発明者は、上記発見からシュリンク処理後のフォトレジスト膜の開口幅は、プラズマ処理に適用するデポ性ガスの種類、換言すればガス付着係数Ｓに依存して最終的に所定幅に収束すること、及び収束後の開口幅は上述した半導体デバイスの小型化要求を満たすものであるという仮説をたて、この仮説に基づいて、プラズマ処理に適用するデポ性ガスの種類、ガス付着係数、処理条件、処理時間等について種々検討を行った結果、ガス付着係数ＳがＳ＝０．１乃至１．０のＣＦ系のデポ性ガス、例えばＣＨＦ_３ガスを適用して所定条件でプラズマ処理を施すことによって、目標とする開口幅、例えば２５ｎｍ乃至３０ｎｍの開口部を有するフォトレジスト膜を備えたウエハＱが得られることを見出し、本発明に到達した。

以下、本発明の第１の実施の形態に係る基板処理方法について詳述する。

この基板処理方法は、ウエハＱのフォトレジスト膜５４に形成された開口部５５の開口幅をプラズマ処理に基づくデポを開口部５５の側壁面に付着させて縮小させるものであり、開口幅縮小ステップと、開口幅縮小後に、開口幅が小さくなった開口部５５のパターンを、処理対象層であるアモルファスカーボン膜５１に転写するエッチングステップ等を有することから、例えば２ステップアプローチと呼ばれる。

図４は、本発明の第１の実施の形態における基板処理方法を示す工程図である。

図４において、まず、シリコン基材５０上に下層レジスト膜としてのアモルファスカーボン膜５１、ハードマスクとしてのＳｉＯＮ膜５２、反射防止膜（ＢＡＲＣ膜）５３及びフォトレジスト膜５４が順に積層され、フォトレジスト膜５４が反射防止膜５３の一部を開口幅、例えば６０ｎｍで露出させる開口部５５を有するウエハＱを準備する（図４（Ａ））。そして、このウエハＱをプロセスモジュール１２（図２参照）のチャンバ２２内に搬入し、載置台２３上に載置する。

次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば１×１０Ｐａ（７５ｍＴｏｒｒ）に設定する。また、ウエハＱの温度を例えば５０℃に設定する。そして、シャワーヘッド２４の下層ガス供給部２９からＣＨＦ_３ガスを流量例えば３００ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に励起用電力として７５０Ｗ、バイアス電力として３００Ｗを供給すると共に、シャワーヘッド２４に３００Ｖの直流電圧を印加する。このとき、ＣＨＦ_３ガスが処理空間Ｒに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する（図４（Ｂ））。これらのイオンやラジカルはフォトレジスト膜５４の表面又は開口部側壁面と衝突、反応し、当該部分にデポ５６を堆積させる（図４（Ｃ））。

デポ５６の厚さは、処理開始時から次第に厚くなり、処理開始３分後には、例えば３５ｎｍ（開口幅：２５ｎｍ）となる。この開口幅縮小ステップ（以下、「シュリンクステップ」ということがある。）によって、開口部５５の開口幅を、６０ｎｍから２５ｎｍまで縮小することができた。

このとき、開口部５５の側壁面に堆積するデポ５６の堆積速度は、開口部５５の開口幅Ｗに比例することが理論式から導かれる。すなわち、開口部５５の側壁面におけるデポの堆積速度は、以下の理論式で表される。

ここで、Ｓはガスの付着係数、ｚは開口部底部からの距離、Ｗは開口幅、Ｌは開口部の高さ（深さ）である。

上記理論式から、開口部５５の側壁に堆積するデポ５６の堆積速度は、開口部の幅Ｗに依存することが分かる。すなわち、デポ５６の堆積速度は、ガス付着係数が同じであれば、開口部５５の開口幅Ｗが大きい程速くなり、開口幅が小さい程遅くなる。また、デポ付着厚さは、ガス付着係数が同じであれば、開口部５５の開口幅Ｗが大きい程厚くなり、開口幅が小さい程薄くなる。デポ付着後の開口部５５の開口幅は、処理時間に伴ってデポガスの種類、すなわちガス付着係数に依存して所定の幅に収束し、初期開口幅が大きい部分におけるシュリンク率は、初期開口幅が小さい部分におけるシュリンク率よりも大きくなる。従って、目的とする開口幅を得るためには、その開口幅が得られるガス付着係数を有すデポ性ガスを用いることが有効となる。

ここで、デポ性ガスとは、当該ガスを用いたプラズマ処理によって、例えばマスク層としてのフォトレジスト膜５４の開口部５５の側壁面にデポ５６を堆積させて開口幅を縮小させる作用を有するガスをいう。ＣＨＦ_３ガスは、ガス付着係数Ｓが、例えばＳ＝０．５であって、開口幅の収束値は、例えば２０〜２５ｎｍである。

次いで、シュリンクステップによって、開口幅が２５ｎｍに縮小された開口部５５を有するフォトレジスト膜５４を備えたウエハＱに対して、通常の条件に従ってフォトレジスト膜５４に形成された開口部を処理対象層であるアモルファスカーボン膜５１に転写するエッチング処理が施される。

すなわち、フォトレジスト膜５４の開口膜５５の開口幅が２５ｎｍに縮小されたウエハＱを収容するプロセスモジュール１２のチャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば１×１０Ｐａ（７５ｍＴｏｒｒ）に設定し、ウエハＱの温度を例えば５０℃に設定した後、シャワーヘッド２４の下層ガス供給部２９からＣＦ_４ガスを流量２２０ｓｃｃｍでチャンバ２２内へ供給すると共に、上層ガス供給部３０からＣＨＦ_３ガスを流量２５０ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に励起用電力として７５０Ｗ、バイアス電力として０Ｗを供給すると共に、シャワーヘッド２４に３００Ｖの直流電圧を印加する。このとき、ＣＦ_４ガス及びＣＨＦ_３ガスが処理空間Ｒに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する。これらのイオンやラジカルは反射防止膜５３におけるフォトレジスト膜５４によって覆われていない部分と衝突、反応し、反射防止膜５３及びその下層のＳｉＯＮ膜５２の当該部分をエッチングする（図４（Ｄ））。当該部分の反射防止膜５３及びＳｉＯＮ膜５２はアモルファスカーボン膜５１が露出するまでエッチングされる（図４（Ｅ））。

このようにして、フォトレジスト膜５４の開口部５５の開口幅が縮小されると共に、反射防止膜５３及びＳｉＯＮ膜５２がエッチングされたウエハＱをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入して載置台上に載置する。

次いで、チャンバ内の圧力をＡＰＣバルブ等によって２．６Ｐａ（２０ｍＴｏｒｒ）に設定する。そして、シャワーヘッドの下層ガス供給部からＯ_２ガスを流量１８０ｓｃｃｍでチャンバ内へ供給すると共に、上層ガス供給部からＮ_２ガスを流量２０ｓｃｃｍでチャンバ内へ供給する。そして、載置台に１０００Ｗの励起用電力を供給し、バイアス電力を０Ｗとする。このとき、Ｏ_２ガス及びＮ_２ガスが処理空間Ｒに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する。これらのイオンやラジカルはアモルファスカーボン膜５１における、フォトレジスト膜５４、該フォトレジスト膜５４の開口部５５の側壁面に堆積したデポ５６、並びに反射防止膜５３及びＳｉＯＮ膜５２によって覆われていない部分と衝突、反応し、当該部分をエッチングする（図４（Ｆ））。当該部分のアモルファスカーボン膜５１はシリコン基材５０が露出するまでエッチングされ、アモルファスカーボン膜５１に、幅が２５ｎｍの開口部が形成される。このとき、フォトレジスト膜５４及び該フォトレジスト膜５４の開口部５５の側壁面及び上面に堆積したデポ５６並びに反射防止膜５３が同時に除去される（図４（Ｇ））。

その後、ウエハＱをプロセスモジュール１３のチャンバから搬出し、本処理を終了する。

この場合、フォトレジスト膜５４の開口部５５の内壁面にデポ５６を堆積させるシュリンクステップと、該シュリンクステップによって縮小されたフォトレジスト膜５４の開口部５５の開口幅であって、反射防止膜５３及びＳｉＯＮ膜５２に転写した開口幅をアモル
ファスカーボン膜５１に転写するエッチングステップを同一チャンバ内で連続して行うこともできる。

本実施の形態によれば、ガス付着係数Ｓが、Ｓ＝０．１〜１．０のデポ性ガスを用いてプラズマ処理を施すことにより、フォトレジスト膜５４の開口部５５の側壁面にデポ５６を堆積させてその開口幅を狭くすることができる。フォトレジスト膜５４の開口部５５の側壁面にデポ５６を堆積させて開口部６０ｎｍの幅を、例えば２５ｎｍに調整すれば、これに基づいて処理対象層としてのアモルファスカーボン膜５１にも幅が２５ｎｍの開口部を形成することができるので、これによって半導体デバイスの小型化要求を満たす寸法の開口部を処理対象層としてのアモルファスカーボン膜５１に形成することができる。

本実施の形態において、デポ性ガスは、一般式Ｃ_ｘＨ_ｙＦ_ｚ（ｘ、ｙ、ｚは０又は正の整数）で表され、ガス付着係数Ｓが、Ｓ＝０．１〜１．０、好ましくは、Ｓ＝０．１〜０．５のものである。ＣＨＦ_３ガスは、ガス付着係数ＳがＳ＝０．５程度であり、収束開口幅は、例えば２０〜２５ｎｍである。デポ性ガスは、ＣＨＦ_３ガスの外、ＣＨ_２Ｆ_２ガス、ＣＨ_３Ｆガス、Ｃ_５Ｆ_８ガス、Ｃ_４Ｆ_６ガス、ＣＦ_４ガス、ＣＨ_４ガス等を用いることができ、これらのデポガスによっても、近年のデバイス小型化の要請に応えることができ、シュリンクステップにおいてウエハＱのフォトレジスト膜５４に形成された開口部５５の開口幅を例えば２５〜３０ｎｍに縮小、収束させることができる。

本実施の形態において、エッチング処理時のバイアス電力は、１００Ｗ〜５００Ｗであることが好ましい。バイアス電力が１００Ｗ未満であると、開口部側壁面へのデポ付着が不十分となる。一方、バイアス電力が５００Ｗを超えると、スパッタリングによってフォトレジスト膜５４が荒れてしまう。バイアス電力が、１００Ｗ〜５００Ｗであるとデポ性ガスの拡散を抑制して開口部の側壁面に、むらのない厚さのデポ５６を堆積させて開口幅を縮小することができる。処理温度は、特に限定されず、通常２０℃〜１００℃とされるが、実用上室温であることが好ましい。

本実施の形態において、エッチング処理時間は０．５分〜３分である。デポ付着速度は、エッチング開始時が最も速く、その後、次第に遅くなり、３分後には、ほとんど０となって、開口幅が所定幅に収束するからである。従って、処理時間をコントロールすることによってデポ厚さを制御することも可能である。

本実施の形態において、ハードマスクとしてのＳｉＯＮ膜５２と有機膜からなる反射防止膜（ＢＡＲＣ膜）５３に代えて、有機膜のＢＡＲＣにシリコン（Ｓｉ）を数１０％含有させた反射防止機能を有するＳｉ−ＡＲＣ膜を適用することもできる。

また、本実施の形態に係る基板処理方法が適用されるウエハＱは、処理対象層がアモルファスカーボン膜５１であったが、処理対象層はこれに限られず、例えばＳｉＯ_２膜、ＴｉＮ膜等であってもよい。

本実施の形態において、開口幅が大きい開口部ではデポ５６の付着速度が速く、開口幅が小さい開口部ではデポ５６の付着速度が小さいので、デポ付着時間をある程度長く、例えば３分にするとデポ付着後の開口幅が、適用ガスに特有の所定値に収束するという特性を利用して、エッチング当初ばらつきがあったフォトレジスト膜５４の開口部５５の開口幅のばらつきを吸収して均一化を図ることができる。

次に、本実施の形態における開口幅のばらつき吸収効果を明確にするための変形例について説明する。

変形例１として、フォトレジスト膜５４の開口部５５の初期開口幅を６５ｎｍとした以外は、上記実施の形態における条件と同様の条件で、同様に処理してウエハＱに対して３分間プラズマエッチング処理を施したところ、デポ５６の厚さは、処理開始３分後に３８ｎｍ（開口幅：２７ｎｍ）となった。この処理によって、開口幅６５ｎｍを２７ｎｍまで縮小することができた。

次に、変形例２として、フォトレジスト膜５４の開口部５５の初期開口幅を７０ｎｍとした以外は、上記実施の形態における条件と同様の条件で、同様に処理してウエハＱに対して３分間プラズマエッチング処理を施したところ、デポ５６の厚さは、処理開始３分後に４２ｎｍ（開口幅：２８ｎｍ）となった。この処理によって、開口幅７０ｎｍを２８ｎｍまで縮小することができた。

本実施の形態及び変形例１、２において、ウエハＱにおけるフォトレジスト膜５４の初期開口幅は、それぞれ６０ｎｍ、６５ｎｍ及び７０ｎｍであるが、ＣＨＦ_３ガスを用いたプラズマエッチング処理後のフォトレジスト膜５４における開口幅は、それぞれ２５ｎｍ、２７ｎｍ及び２８ｎｍとなった。これから、デポ性ガスとしてＣＨＦ_３ガスを用いたプラズマエッチング処理は、開口幅を狭くするシュリンク効果に加え、当初ばらつき（±５ｎｍ：平均６５ｎｍ）があった開口幅（６０ｎｍ〜７０ｎｍ）を目的の開口幅である、例えば２７ｎｍ近傍にまで縮小し、且つ各初期開口幅のばらつきを吸収する効果があることが分かる（処理後のばらつき±２ｎｍ）。

実施例１
シリコン基材上に中間層及び開口幅６０ｎｍの開口部を有するフォトレジスト膜を備えたウエハＱを用い、チャンバ内圧力を１×１０Ｐａ（７５ｍＴｏｒｒ）に、ウエハＱの温度を５０℃に設定し、デポ性ガスとしてＣＨＦ_３ガスを、３００ｓｃｃｍでチャンバ内へ供給し、バイアス電力を３００Ｗとしてプラズマを発生させ、フォトレジスト膜の開口部を縮小するシュリンク処理を施したところ、処理開始０．５分後のデポ堆積厚さは、３１ｎｍ（開口幅：２９ｎｍ）、処理開始１分後のデポ堆積厚さは、３２ｎｍ（開口幅：２８ｎｍ）、処理開始３分後のデポ堆積厚さは、３３ｎｍ（開口幅：２７ｎｍ）であった。

この結果から、シュリンク工程におけるフォトレジスト膜の開口部の開口幅を縮小する効果は、処理開始後約０．５分でピークに達し、処理開始後３分でほぼ収束することが分かる。従って、処理時間は、０．５分〜３．０分が好ましい。

次に、本発明における第２の実施の形態について詳細に説明する。

本発明者は、ウエハＱにおけるフォトレジスト膜に設けられた開口部の開口幅を狭くするためにシュリンク処理を施した場合、開口部の側壁面だけでなく、底部にもデポが堆積すること、底部に堆積したデポ厚さは側壁面に堆積したデポ厚さに対応して厚くなるので、初期開口幅の相違によって底部に堆積するデポ厚さも変動すること、及び開口部底部のデポ厚さが異なると同じエッチング処理を施しても底部堆積デポを同じように打ち抜くことができず、均一処理の妨げになるこという知見を得た。

そして、この知見に基づいて、種々検討を重ねたところ、開口部の側壁面にデポを堆積させ易いデポ性ガスと、開口部の横方向には拡散しにくく、開口部底部をエッチングして底部へのデポの堆積を抑制する異方性エッチングガスを併用してプラズマ処理を施すことにより、フォトレジスト膜の開口部の開口幅を縮小させると共に、開口部底部へのデポの堆積を回避できることを見出した。

図５は、本発明の第２の実施の形態における基板処理方法を示す工程図である。

図５において、まず、シリコン基材６０上にアモルファスカーボンの下層レジスト膜６１、ハードマスクとしてのＳｉＯＮ膜６２、反射防止膜（ＢＡＲＣ膜）６３及びフォトレジスト膜６４が順に積層され、フォトレジスト膜６４が反射防止膜６３の一部を開口幅、例えば６０ｎｍで露出させる開口部６５を有するウエハＱを準備する（図５（Ａ））。そして、このウエハＱをプロセスモジュール１２（図２参照）のチャンバ２２内に搬入し、載置台２３上に載置する。

次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば２×１０Ｐａ（１５０ｍＴｏｒｒ）に設定する。また、ウエハＱの温度を、例えば５０℃に設定する。そして、シャワーヘッド２４の下層ガス供給部２９からＣＨＦ_３ガスを流量３００ｓｃｃｍでチャンバ２２内へ供給すると共に、上層ガス供給部３０からＣＦ_３Ｉガスを流量２００ｓｃｃｍでチャンバ２２内へ供給する。このときＣＨＦ_３ガスとＣＦ_３Ｉガスとの流量比は、３：２である。そして、載置台２３に７５０Ｗの高周波電力を励起電力として供給すると共に、３００Ｗの高周波電力をバイアス電力として供給する。また、シャワーヘッド２４に３００Ｖの直流電圧を印加する。

このとき、ＣＨＦ_３ガス及びＣＦ_３Ｉガスが処理空間Ｒに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図５（Ｂ））。ＣＨＦ_３ガスから発生したイオンやラジカルはフォトレジスト膜６４の表面又は開口部側壁面と衝突、反応し、当該部分にデポ６６を堆積して開口幅を狭くする。このとき開口部の底部にもデポ６６が堆積し易くなる。一方、ＣＦ_３Ｉガスから発生したイオンやラジカルは、開口部６５の横方向には拡散しにくいので開口部６５の側壁面に堆積したデポに衝突せず、底方向に進行して底部へ堆積したデポに衝突して、該デポを除去し、さらに、下地層である反射防止膜６３及びＳｉＯＮ膜６２をエッチングする。すなわち、ＣＨＦ_３ガスから発生したイオンやラジカルは、ＣＦ_３Ｉガスから発生したイオンやラジカルと協働して、開口部６５の開口幅をシュリンクしながら、フォトレジスト膜６４及びフォトレジスト膜６４の開口部に堆積したデポ６６によって覆われていない開口部底部をエッチングする（図５（Ｃ））（シュリンクエッチングステップ）。

このとき、開口部入口周辺の径はわずかに広がるものの、開口部側壁面におけるデポ６６の厚さは、処理開始時から次第に厚くなり、処理開始約０．５分後に３１ｎｍ（開口幅：２９ｎｍ）となり、処理開始約１分後に３２ｎｍ（開口幅：２８ｎｍ）となり、その後、次第に若干厚くなって、処理開始後３分後に３３ｎｍ（開口幅：２７ｎｍ）となった。

また、反射防止膜６３及びＳｉＯＮ膜６２は、シュリンクされた開口幅２７ｎｍの幅で、下層レジスト膜としてのアモルファスカーボン膜６１が露出するまでエッチングされ、アモルファスカーボン層６１が露出した。

このようにして、開口部６５の開口幅がシュリンクされると共に、反射防止膜６３及びＳｉＯＮ膜６２がエッチングされたウエハＱをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入し、以下、上述した第１の実施の形態と同様に、ＳｉＯＮ膜６２をハードマスクとしてアモルファスカーボン膜６１をエッチングして該アモルファスカーボン膜６１における反射防止膜６３及びＳｉＯＮ膜６２、並びにフォトレジスト膜６４及びフォトレジスト膜６４の開口部に堆積したデポ６６によって覆われていない部分をエッチングすると共に、フォトレジスト膜６４及び該フォトレジスト膜６４に堆積したデポ６６並びに反射防止膜６３をアッシングして本処理を終了する。

アモルファスカーボン膜６１には、開口幅２７ｎｍの開口部が形成された。なお、シュ
リンクされた開口幅の開口部６５を有するアモルファスカーボン膜６１を備えたウエハＱについては、別途、公知の方法によってエッチング処理が施され、目的とするパターン寸法のウエハＱが調製される。

本実施の形態によれば、デポ性ガスとして、開口部の側壁にデポ６６を堆積させ易いＣＨＦ_３ガスと、開口部の横方向には、拡散しにくいが底部へのデポの堆積を抑制し、下地層をエッチングし易いＣＦ_３Ｉガスを併用したので、フォトレジスト膜６４の開口部６５の開口幅を狭くして、近年における半導体デバイス小型化の要請に応えることができると共に、ＣＦ_３Ｉガスから生成されたプラズマによって、フォトレジスト膜６４によって覆われていない部分の反射防止膜６３及びＳｉＯＮ膜６２をエッチングすることができる。すなわち、開口部６５の開口幅を縮小させるシュリンク工程と、中間層としての反射防止膜６３及びＳｉＯＮ膜６２をエッチングするエッチング工程を１ステップアプローチとして行うことができる。これによって、ウエハＱの生産性が向上する。

本実施の形態において、開口部６５の側壁面に堆積するデポ６６の堆積速度は、開口部の幅Ｗに依存し、開口部６５の開口幅Ｗが大きい程速くなり、開口幅が小さい程遅くなる。そして、デポ付着後の開口部６５の開口幅は、処理時間に伴ってデポ性ガスと異方性エッチングガスとの混合ガスのガス付着係数に依存して所定の幅に収束するので、適用するガスの種類、混合比等を調整することによって開口幅を調節することができる。

本実施の形態において、デポ性ガスは、一般式Ｃ_ｘＨ_ｙＦ_ｚ（ｘ、ｙ、ｚは０を含む整数）で表されるものであり、ＣＨＦ_３が好適に用いられる。ＣＨＦ_３は、ガス付着係数Ｓが、Ｓ＝０．５程度であり、収束開口幅は、例えば２０〜２５ｎｍであり、近年のデバイス小型化の要請に沿うものである。デポ性ガスとしては、ＣＨＦ_３ガスの外、例えば、ＣＨ_２Ｆ_２ガス、ＣＨ_３Ｆガス、Ｃ_５Ｆ_８ガス、Ｃ_４Ｆ_６ガスを適用することもできる。

一方、異方性エッチングガスとしては、ＣＦ_３Ｉガスが好適に使用される。ＣＦ_３ＩガスはＨＢｒガスよりも毒性が低いので、取り扱いが容易である。異方性エッチングガスとしては、ＣＦ_３Ｉガスの外ＣＦ_３Ｂｒガス、ＣＦ_３Ａｔガス、ＨＩガス、ＨＢｒガス等を適用することができる。また、異方性エッチングガスにおけるハロゲン元素に代えて周期律表第１６属元素であって、Ｓ及びＳよりも分子量の大きい元素を適用することもできる。これらのハロゲン元素、周期律表の第１６類元素を含有するガスも、揮発性が低く、開口部の横方向には拡散しにくく、底部にデポを堆積させず、下地層をエッチングして抜くことができるガスであり、デポ性ガスと組み合わせて使用することができる。なお、異方性エッチングガスは、揮発性が低く、カーボンと反応して何らかの結合膜を作って開口部６５の側面を保護し、且つイオン力によって開口部の底部方向に向かって拡散して中間膜をエッチングすると考えられる。

本実施の形態において、デポ性ガスと異方性エッチングガスとの混合比は、６：１〜１：１であることが好ましく、特に、４：３〜３：２であることが好ましい。異方性エッチングガスの流量がデポガスの流量よりも大きくなると十分なシュリンク効果を得ることが難しくなる。一方、異方性エッチングガスの流量が、デポガスの流量の１／６よりも小さいと、反射防止膜６３及びＳｉＯＮ膜６２のエッチングが不十分となる。なお、デポ性ガスと異方性エッチングガスの混合ガスを用いた本実施の形態においては、デポ性ガス単独ガスを用いた場合よりも開口部側壁面へのデポ付着量が若干少なくなると考えられる。

本実施の形態において、エッチング処理時のバイアス電力は、１００Ｗ〜５００Ｗである。バイアス電力が１００Ｗ未満であると、開口部底部エッチング効果が不十分となる。一方、バイアス電力が５００Ｗを超えると、スパッタリングによってフォトレジスト膜６５が荒れてしまう。

本実施の形態において、エッチング処理時のチャンバ内圧力は、２．６Ｐａ（２０ｍＴｏｒｒ）乃至２×１０Ｐａ（１５０ｍＴｏｒｒ）、好ましくは１×１０Ｐａ（７５ｍＴｏｒｒ〜２×１０Ｐａ（１５０ｍＴｏｒｒ）である。処理圧力が、低すぎると基板表面が荒れる。一方、処理圧力が高すぎると、基板表面が摩耗される。

本実施の形態において、エッチング処理時のウエハＱの温度は、特に限定されるものではないが、２０℃〜１００℃である。

本実施の形態において、フォトレジスト膜６４の開口部６５の開口幅のシュリンクと同時にエッチングされる中間層を反射防止膜６３及びシリコン含有膜としてのＳｉＯＮ膜６２としたが、シリコン含有膜は、ＳｉＯＮ膜に限定されるものではなく、ＳｉＯＮ膜の外、例えばＳｉＯ_２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＯＣ膜又はＳｉＣＮ膜を用いることもできる。また、中間層は、反射防止膜及びシリコン含有膜に限定されるものではなく、反射防止膜と金属膜としての例えばＴｉ膜もしくはＴｉＮ膜を組み合わせたもの、又は有機膜としてのＢＡＲＣにシリコン（Ｓｉ）を数１０％添加した反射防止膜の機能を備えたＳｉ−ＢＡＲＣ膜等を適用することもできる。

また、本実施の形態における処理対象層は、下層レジスト膜６１であったが、処理対象層はこれに限られず、例えばＳｉＯ_２膜、ＴｉＮ膜であってもよい。

本実施の形態において、エッチング処理時間は、０．５分〜３分である。エッチング時間が、０．５分よりも短いと、十分なシュリンク効果が得られ難く、処理時間が３分位でシュリンク効果が収束し、中間層のエッチングが完了するので、処理時間を３分以上にしても、それ以上の効果が得られ難い。

本実施の形態において、開口部６５の開口幅を縮小すると共に中間層をエッチングするシュリンクエッチングステップとアモルファスカーボン膜６１をエッチングするエッチングステップを同一チャンバ内で連続して行うこともできる。

［実施例２〜１５］及び［比較例１、２］
初期開口幅が６０ｎｍのフォトレジスト膜６４、反射防止膜６３及びＳｉＯＮ膜６２を有するウエハＱについて、デポ性ガスとしてＣＨＦ_３ガス、異方性エッチングガスとしてＣＦ_３Ｉガスを用い、チャンバ内圧力、バイアス電力、及びガス流量比をそれぞれ変化させてシュリンク及び中間層エッチング処理（１ステップアプローチ処理）を施し、処理開始１分後のフォトレジスト膜の表面及びアッシング処理後の下層レジスト層表面を観察した。

条件及び観察結果を表１に示す。

表１から、以下のことが分かる。

実施例２〜１１は、チャンバ内圧力が、２．６Ｐａ（２０ｍＴｏｒｒ）〜２×１０Ｐａ（１５０ｍＴｏｒｒ）で、バイアス電力が１００Ｗ〜５００Ｗで、ガス流量比（ＣＨＦ_３／ＣＦ_３Ｉ）が６：１〜１：１であり、十分なシュリンク効果と同時に、反射防止膜６３及びＳｉＯＮ膜６２を打ち抜くエッチング効果が認められた。また、実施例９では、初期状態で平均６０ｎｍであった開口幅を、平均２５ｎｍにシュリンクすることができた。このとき、ばらつきΔの平均値は、１３．９ｎｍから、３．７ｎｍになった。

実施例１２は、チャンバ内圧力が低いので、フォトレジスト膜６４の表面が荒れたが、実用可能であった。また、実施例１３は、ガス流量比が４：５であり、シュリンク効果が不十分であるが、実用可能であった。実施例１４は、ガス流量比が７．３：１であり、中間層エッチング効果が不十分であるが、実用可能であった。

比較例１は、ＣＦ_３Ｉガス単独によるものであり、これによっても中間層エッチング効果が認められたが、十分なシュリンク量が得られなかった。また、比較例２は、処理ガスとしてデポ性ガスであるＣＨＦ_３ガス単独を用いたので、シュリンク効果は得られるが、開口部の底にもデポが付着して中間層を打ち抜くことはできなかった。

実施例１５は、バイアス電力が高すぎてフォトレジスト膜６４の表面が摩耗したが、何とか実用可能であった。

［実施例１６］
デポ性ガス：ＣＨＦ_３ガス、異方性エッチングガス：ＣＦ_３Ｉ、流量比：ＣＨＦ_３／ＣＦ_３Ｉ＝４：１、チャンバ内圧力：２×１０Ｐａ（１５０ｍＴｏｒｒ）、バイアス電力：７５０＋３００Ｗ、ウエハ温度：６０℃としてイニシャル開口幅７５ｎｍのフォトレジスト膜６４を有するウエハＱについて１ステップアプローチ処理を施し、試験開始後３０秒、６０秒、９０秒、１２０秒、１５０秒、１８０秒及び３００秒後のシュリンク量及び反射防止膜６３、ＳｉＯＮ膜６２のエッチング状態を観察したところ、試験開始後３０〜９０秒後は、反射防止膜６３を抜いている間に、側壁にデポ（ポリマー）が堆積し続け、次第にその厚さが大きくなった。また、試験開始後９０〜１２０秒後までは、さらにシュリンクが進み、ＳｉＯＮ膜６２のエッチングが始まった。その後、試験開始後１２０〜１８０秒後は、ＳｉＯＮ膜６２が完全に抜け、シュリンク量が収束した。

この結果から、処理時間は、０．５分〜３．０分が好ましいことが分かる。

次に、第２の実施の形態の変形例としての本発明の第３の実施の形態について説明する。第３の実施の形態は、異方性エッチングガスと水素ガスとの混合ガスを処理ガスとして用い、フォトレジスト膜７４の開口部７５の側壁面にデポを堆積させる開口幅縮小ステップと、開口部７５の底部を形成する中間層としての反射防止膜７３及びＳｉＯＮ膜７２をエッチングするエッチングステップを１ステップ（シュリンクエッチングステップ）で行うものである。

図６は、本発明の第３の実施の形態における基板処理方法を示す工程図である。

図６において、まず、シリコン基材７０上にアモルファスカーボンの下層レジスト膜７１、ハードマスクとしてのＳｉＯＮ膜７２、反射防止膜（ＢＡＲＣ膜）７３及びフォトレジスト膜７４が順に積層され、フォトレジスト膜７４が反射防止膜７３の一部を開口幅、例えば６０ｎｍで露出させる開口部７５を有するウエハＱを準備する（図６（Ａ））。そして、このウエハＱをプロセスモジュール１２（図２参照）のチャンバ２２内に搬入し、載置台２３上に載置する。

次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば１×１０Ｐａ（７５ｍＴｏｒｒ）に設定する。また、ウエハＱの温度を、例えば４０℃に設定する。そして、上層ガス供給部３０からＣＦ_３Ｉガスを流量１５０ｓｃｃｍでチャンバ２２内へ供給すると共に、シャワーヘッド２４の下層ガス供給部２９からＨ_２ガスを流量１００ｓｃｃｍでチャンバ２２内へ供給する。このときＣＦ_３ＩガスとＨ_２ガスとの流量比は、３：２である。そして、載置台２３に７５０Ｗの高周波電力を励起電力として供給すると共に、３００Ｗの高周波電力をバイアス電力として供給する。また、シャワーヘッド２４に５０Ｖの直流電圧を印加する。

このとき、ＣＦ_３Ｉガスの一部とＨ_２ガスとが反応し、ＣＦ_３Ｉガス中のＦ成分がＨＦとして引き抜かれ、ＣＦ_３Ｉガスの一部は相対的にＦ成分が減少してデポガスとして機能する。すなわち、ＣＦ_３ＩガスとＨ_２ガスとの反応生成ガス（以下、「ＣＦ_３Ｉ・Ｈ_２反応生成ガス」という。）、及び未反応のＣＦ_３Ｉガスが処理空間Ｒに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図６（Ｂ））。ＣＦ_３Ｉ・Ｈ_２反応生成ガスから発生したイオンやラジカルはフォトレジスト膜７４の表面又は開口部側壁面と衝突、反応し、当該部分にデポ７６を堆積して開口幅を狭くする。このとき開口部の底部にもデポ７６が堆積し易くなる。一方、未反応のＣＦ_３Ｉガスから発生したイオンやラジカルは、開口部７５の横方向には拡散しにくく、開口部７５の周辺部を僅かにエッチングしてテーパ状壁面を形成すると共に、開口部７５の底方向に進行して底部へ堆積
したデポに衝突して、該デポを除去し、さらに、下地層である反射防止膜７３及びＳｉＯＮ膜７２をエッチングする。このように、ＣＦ_３Ｉ・Ｈ_２反応生成ガスから発生したイオンやラジカルは、未反応のＣＦ_３Ｉガスから発生したイオンやラジカルと協働して、開口部７５の開口幅をシュリンクしながら、フォトレジスト膜７４及びフォトレジスト膜７４に堆積したデポ７６によって覆われていない開口部底部の反射防止膜７３及びＳｉＯＮ膜７２をエッチングする（図６（Ｃ））。

このとき、開口部側壁面におけるデポ７６の厚さは、処理開始時から次第に厚くなり、処理開始後１５０ｓｅｃ後に両側の合計で２９ｎｍ（開口幅：３１ｎｍ）となった。また、反射防止膜７３及びＳｉＯＮ膜７２は、シュリンクされた開口幅３１ｎｍの幅で、下層レジスト膜としてのアモルファスカーボン膜７１が露出するまでエッチングされ、開口部７５の開口幅に対応してアモルファスカーボン層７１が露出した。

このようにして、開口部７５の開口幅がシュリンクされると共に反射防止膜７３及びＳｉＯＮ膜７２がエッチングされたウエハＱをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入し、以下、上述した第２の実施の形態と同様に、ＳｉＯＮ膜７２をハードマスクとしてアモルファスカーボン膜７１をエッチングして該アモルファスカーボン膜７１の反射防止膜７３及びＳｉＯＮ膜７２、並びにフォトレジスト膜７４及びフォトレジスト膜７４の開口部に堆積したデポ７６によって覆われていない部分をエッチングすると共に、アッシング処理を施して本処理を終了する。

アモルファスカーボン膜７１には、開口部７５の開口幅３１ｎｍに対応する開口部が形成された。なお、シュリンクされた開口幅の開口部７５を有するアモルファスカーボン膜７１を備えたウエハＱについては、別途、公知の方法によってエッチング処理が施され、目的とするパターン寸法のウエハＱが調製される。

本実施の形態によれば、開口部７５の開口幅を縮小させるシュリンク工程と、中間膜としての反射防止膜７３及びＳｉＯＮ膜７２をエッチングするエッチング工程を１ステップアプローチ（シュリンクエッチングステップ）として行うことにより、上記第２の実施の形態と同様、近年における半導体デバイスの小型化の要請に応えることができると共に、ウエハＱの生産性を向上させることができる。

本実施の形態によれば、処理ガスとして、異方性エッチングガスであるＣＦ_３Ｉガスと、Ｈ_２ガスとの混合ガスを用い、その流量比ＣＦ_３Ｉ：Ｈ_２を３：２としたので、ＣＦ_３Ｉガスの一部とＨ_２ガスとが反応してＣＦ_３Ｉガスの一部からＦがＨＦとして引き抜かれたＣＦ_３Ｉ・Ｈ_２反応生成ガスとなる。ＣＦ_３Ｉ・Ｈ_２反応生成ガスは、ＣＦ_３Ｉガスに比べてＦ成分の割合が相対的に減少すると共に、Ｃ成分の割合が相対的に増加したガスであり、デポ性ガスとして機能する。すなわち、ＣＦ_３Ｉガスは、異方性エッチングガスであり、Ｆ成分の割合が大きいので、デポ性を発現することはできないが、これにＨ_２ガスを添加してＦ成分をＨＦとして引き抜くことにより、相対的にＣ成分が大きくなるので、デポ堆積機能を発現するようになる。このように開口部の側壁にデポ７６を堆積させ易いＣＦ_３Ｉ・Ｈ_２反応生成ガスと、開口部の横方向には拡散しにくいが底部へのデポの堆積を抑制し、下地層をエッチングし易い未反応のＣＦ_３Ｉガスを併用することにより、開口部７５の開口幅を縮小させるシュリンク工程と、中間膜としての反射防止膜７３及びＳｉＯＮ膜７２をエッチングするエッチング工程を１ステップアプローチ（シュリンクエッチングステップ）として行うことができる。なお、ＣＦ_３ＩガスとＨ_２ガスとの反応によってＣＦ_３ＩガスからＦ成分を引き抜く際に生成したＨＦガスは、系外に廃棄されるので、チャンバ内の構成部材に付着することはなく、問題とならない。

本実施の形態において、異方性エッチングガスは、臭素（Ｂｒ）又は臭素（Ｂｒ）よりも原子番号が大きいハロゲン元素、炭素及びフッ素を含むガスであり、なかでもＣＦ_３Ｉガス又はＣＦ_３Ｂｒガスが好適に用いられる。ＣＦ_３Ｉガス、ＣＦ_３Ｂｒガス／Ｈ_２ガスは、従来技術で使用されていたＣＨＦ_３ガス／ＣＦ_４ガスと比べて地球温度上昇化係数（ＧＷＰ：Ｇｌｏｂａｌ Ｗａｒｍｉｎｇ Ｐｏｔｅｎｔｉａｌ）が小さい。従って、本実施の形態によれば、処理ガスとしてＣＨＦ_３ガスとＣＦ_４ガスとの混合ガスを用いる従来技術に比べて環境負荷を大幅に低減することができる。

本実施の形態において、異方性エッチングガスとＨ_２ガスとの混合比は、４：１乃至２：３であることが好ましく、特に、２：１〜４：３であることが好ましい。Ｈ_２ガスの流量が異方性エッチングガスの流量の１／４よりも小さくなると、デポガスとして機能するＣＦ_３Ｉ・Ｈ_２反応生成ガスが不足して十分なシュリンク効果を得ることが難しくなる。一方、Ｈ_２ガスの流量が、異方性エッチングガスの流量の３／２よりも大きくなると、Ｈ_２ガスと反応しない未反応の異方性エッチングガス量が不足して反射防止膜７３及びＳｉＯＮ膜７２のエッチングが不十分となる。なお、異方性エッチングガスとＨ_２ガスとの最適混合比は、処理圧力等に依存すると考えられる。

本実施の形態において、エッチング処理時のバイアス電力は、１００Ｗ〜５００Ｗである。バイアス電力が１００Ｗ未満であると、開口部底部エッチング効果が不十分となる。一方、バイアス電力が５００Ｗを超えると、スパッタリングによってフォトレジスト膜６５が荒れてしまう。

本実施の形態において、エッチング処理時のチャンバ内圧力は、２．６Ｐａ（２０ｍＴｏｒｒ）乃至２×１０Ｐａ（１５０ｍＴｏｒｒ）、好ましくは１×１０Ｐａ（７５ｍＴｏｒｒ〜２×１０Ｐａ（１５０ｍＴｏｒｒ）である。処理圧力が、低すぎると基板表面が荒れる。一方、処理圧力が高すぎると、基板表面が摩耗される。また、エッチング処理時のウエハＱの温度は、特に限定されるものではないが、例えば２０℃〜１００℃である。

本実施の形態において、中間層を反射防止膜７３及びシリコン含有膜としてのＳｉＯＮ膜７２としたが、シリコン含有膜は、ＳｉＯＮ膜の外、例えばＳｉＯ_２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＯＣ膜又はＳｉＣＮ膜であってもよい。また、中間層は、反射防止膜及びシリコン含有膜に限定されるものではなく、反射防止膜と金属膜としての例えばＴｉ膜もしくはＴｉＮ膜を組み合わせたもの、又は有機膜としてのＢＡＲＣにシリコン（Ｓｉ）を数１０％添加した反射防止膜の機能を備えたＳｉ−ＡＲＣ膜等であってもよい。

また、本実施の形態における処理対象層は、下層レジスト膜７１であったが、処理対象層はこれに限られず、例えばＳｉＯ_２膜、ＴｉＮ膜であってもよい。

本実施の形態において、エッチング処理時間は、０．５分〜３分である。エッチング時間が、０．５分よりも短いと、十分なシュリンク効果が得られ難く、処理時間が３分位でシュリンク効果が収束し、中間層のエッチングが完了するので、処理時間を３分以上にしても、それ以上の効果が得られ難い。

本実施の形態において、開口部７５の開口幅を縮小すると共に中間層をエッチングするシュリンクエッチングステップとアモルファスカーボン膜７１のエッチングステップを同一チャンバ内で連続して行うこともできる。

［実施例１７〜１９］及び［比較例３〜７］
初期開口幅が６０ｎｍのフォトレジスト膜７４、反射防止膜７３及びＳｉＯＮ膜７２を有するウエハＱについて、処理ガスとしてＣＦ_３ＩガスとＨ_２ガスとの混合ガスを用い、チャンバ内圧力、バイアス電力、ガス流量比及び処理時間をそれぞれ変化させてシュリンクエッチング処理を施し、処理後のフォトレジスト膜の表面及びアッシング処理後の下層レジスト層表面を観察した。

条件及び観察結果を表２に示す。

表２から、以下のことが分かる。

実施例１７〜１９は、異方性エッチングガスであるＣＦ_３ＩガスとＨ_２ガスとの流量比が、４：１〜２：３で、チャンバ内圧力が、１×１０Ｐａ（７５ｍＴｏｒｒ）で、バイアス電力が３００Ｗで、且つ、処理時間がそれぞれ６０、１２０及び１５０ｓｅｃであり、各条件が本発明の範囲内にあるので、十分なシュリンク効果が得られると共に、反射防止膜７３及びＳｉＯＮ膜７２を打ち抜く中間層のエッチング効果が認められた。なお、実施例１８では、初期状態で平均６０ｎｍであった開口部７５の開口幅を、平均３１ｎｍにシュリンクすることができ、ホール径のばらつきは、極小さいものであった。

比較例３は、ＣＦ_３Ｉガス単独によるものであり、これによっても中間層エッチング効果が認められたが、本発明で規定する処理ガスではないので、十分なシュリンク量が得られなかった。また、比較例４は、処理ガスとして異方性エッチングガスであるＣＦ_４ガス単独を用いたものであり、中間層を打ち抜くことはできたが、本発明で規定する処理ガスではないので、シュリンク効果は発揮されなかった。

比較例５〜７は、処理ガスとしてＣＦ_４ガス及びＣＨＦ_３ガスを用いたものであり、ＣＦ_４ガス流量に対するＣＨＦ_３ガス流量の割合を増加するに伴ってシュリンク効果が発現されるものの、本発明で規定する処理ガスではないので、開口部のトップ形状が荒れ、且つホール径のばらつきも大きくて実用に耐え得るものではなかった。

上述した各実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）を含むＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。

また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。

この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。

また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。

また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。

さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。

１０ 基板処理システム
１２，１３，１４ プロセスモジュール
５０、６０、７０ シリコン基材
５１、６１、７１ アモルファスカーボン膜（下層レジスト膜）
５２、６２、７２ ＳｉＯＮ膜
５３、６３、７３ 反射防止膜
５４、６４、７４ フォトレジスト膜
５５、６５、７５ 開口部
５６、６６、７６ デポ

Claims (6)

1. 処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
   ＣＦ _３ Ｉガス又はＣＦ _３ Ｂｒガスと水素ガスとの混合ガスから生成されたプラズマによって前記マスク層の前記開口部の側壁面にデポを堆積させる開口幅縮小ステップと、前記開口部の底部を形成する前記中間層をエッチングするエッチングステップとを１ステップで行うシュリンクエッチングステップを有し、
   前記ＣＦ _３ Ｉガス又は前記ＣＦ _３ Ｂｒガスから生成されたプラズマは、前記開口部の周辺部をエッチングしてテーパ状壁面を形成することを特徴とする基板処理方法。
2. 前記シュリンクエッチングステップにおける前記ＣＦ _３ Ｉガス又は前記ＣＦ _３ Ｂｒガスと前記水素ガスとの混合比は、４：１乃至２：３であることを特徴とする請求項１記載の基板処理方法。
3. 前記シュリンクエッチングステップにおいて、前記基板に１００Ｗ〜５００Ｗのバイアス電力を印加することを特徴とする請求項１又は２記載の基板処理方法。
4. 前記シュリンクエッチングステップにおいて、前記基板を収容するチャンバ内圧力を２．６Ｐａ（２０ｍＴｏｒｒ）乃至２×１０Ｐａ（１５０ｍＴｏｒｒ）に調整することを特徴とする請求項１乃至３のいずれか１項に記載の基板処理方法。
5. 前記シュリンクエッチングステップにおいて、エッチングされる前記中間層は、前記マスク層の下方に積層された反射防止膜及びシリコン含有膜、反射防止膜及び金属膜又はシリコン含有有機膜であることを特徴とする請求項１乃至４のいずれか１項に記載の基板処理方法。
6. 前記シュリンクエッチングステップによって前記開口幅が縮小された前記マスク層の開口部に対応する開口部を有する前記中間層の開口部を前記処理対象層に転写する処理対象層エッチングステップを有することを特徴とする請求項１乃至５のいずれか１項に記載の基板処理方法。

Images