JP2021047342A - パターン形成方法及び半導体装置の製造方法 - Google Patents

パターン形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021047342A
JP2021047342A JP2019170980A JP2019170980A JP2021047342A JP 2021047342 A JP2021047342 A JP 2021047342A JP 2019170980 A JP2019170980 A JP 2019170980A JP 2019170980 A JP2019170980 A JP 2019170980A JP 2021047342 A JP2021047342 A JP 2021047342A
Authority
JP
Japan
Prior art keywords
region portion
thickness
layer
width
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019170980A
Other languages
English (en)
Inventor
翼 今村
Tsubasa Imamura
翼 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019170980A priority Critical patent/JP2021047342A/ja
Priority to TW109103467A priority patent/TWI784236B/zh
Priority to US16/801,879 priority patent/US11024510B2/en
Priority to CN202010146011.6A priority patent/CN112542374A/zh
Publication of JP2021047342A publication Critical patent/JP2021047342A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

【課題】微細パターンを形成可能なパターン形成方法を提供する。【解決手段】実施形態のパターン形成方法は、第１の層の表面に、第１の厚さと第１の幅を有する第１の領域部分と、第２の厚さと第２の幅を有する第２の領域部分と、第１の領域部分と第２の領域部分の間に位置し、第１の厚さ及び第２の厚さよりも小さい第３の厚さと第３の幅を有する第３の領域部分とを含む有機物層を形成し、反応性イオンエッチング装置のプロセスチャンバの中で、有機物層の表面に、酸化シリコンを含む第２の層を形成し、プロセスチャンバの中で、第２の層をマスクに第３の領域部分をエッチングする。【選択図】図７

Description

本発明の実施形態は、パターン形成方法及び半導体装置の製造方法に関する。
半導体装置の高集積化を実現するためには、半導体基板の上に微細パターンを形成することが必要である。半導体基板の上に微細パターンを形成する方法の一つとして、ナノインプリント法がある。
ナノインプリント法では、被加工層の表面に供給されたレジストに、微細パターンを有するテンプレート（金型）を接触させることにより、微細パターンが転写されたレジスト層を形成する。レジスト層をマスクに被加工層をエッチングすることで、被加工層に微細パターンが形成される。
ナノインプリント法では、微細パターンが転写された直後のレジスト層には、パターンの凹領域にも薄いレジストが残存する。被加工層をエッチングする前に、凹領域に残存する薄いレジストの除去が必要となる。凹領域に残存する薄いレジストの除去の際に、レジスト層の凸領域の厚さが減少したり、パターンの寸法が変化したりするという問題が生じ得る。特に、パターンが微細になると上記問題は顕著になる。
特許第６０５６２９４号公報
本発明が解決しようとする課題は、微細パターンを形成可能なパターン形成方法及び半導体装置の製造方法を提供することにある。
実施形態のパターン形成方法は、第１の層の表面に、第１の厚さと第１の幅を有する第１の領域部分と、第２の厚さと第２の幅を有する第２の領域部分と、前記第１の領域部分と前記第２の領域部分の間に位置し、前記第１の厚さ及び前記第２の厚さよりも小さい第３の厚さと第３の幅を有する第３の領域部分とを含む有機物層を形成し、反応性イオンエッチング装置のプロセスチャンバの中で、前記有機物層の表面に、酸化シリコンを含む第２の層を形成し、前記プロセスチャンバの中で、前記第２の層をマスクに前記第３の領域部分をエッチングする。
第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法で用いられる反応性イオンエッチング装置の模式図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 比較例の半導体装置の製造方法を示す模式断面図。 比較例の半導体装置の製造方法を示す模式断面図。 比較例の半導体装置の製造方法を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
本明細書中のパターン形成方法又は半導体装置の製造方法で使用する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、パターン形成方法又は半導体装置の製造方法で使用する部材の厚さ、部材間の距離等の測定には、例えば、走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）、又は、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。
以下、実施形態のパターン形成方法及び半導体装置の製造方法を、図面を参照して説明する。
（第１の実施形態）
第１の実施形態のパターン形成方法は、第１の層の表面に、第１の厚さと第１の幅を有する第１の領域部分と、第２の厚さと第２の幅を有する第２の領域部分と、第１の領域部分と第２の領域部分の間に位置し、第１の厚さ及び第２の厚さよりも小さい第３の厚さと第３の幅を有する第３の領域部分とを含む有機物層を形成し、反応性イオンエッチング装置のプロセスチャンバの中で、有機物層の表面に、酸化シリコンを含む第２の層を形成し、プロセスチャンバの中で、第２の層をマスクに第３の領域部分をエッチングする。
第１の実施形態の半導体装置の製造方法は、半導体基板の上に第１の層を形成し、上記パターン形成方法を用いて、半導体基板の上にパターンを形成する。
図１、図２、図３、図４、図５、図７、図８、図９、図１０は、第１の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図６は、第１の実施形態の半導体装置の製造方法で用いられる反応性イオンエッチング装置の模式図である。
以下、第１の実施形態の半導体装置の製造方法の一例について図面を参照して説明する。第１の実施形態では、ナノインプリント法を用いてパターンを形成する場合を例に説明する。第１の実施形態では、ナノインプリント法を用いて、ライン・アンド・スペースパターンの金属層を形成する場合を例に説明する。
最初に半導体基板１０を準備する。半導体基板１０は、例えば、単結晶シリコンである。
次に、半導体基板１０の上に、絶縁層１２を形成する。絶縁層１２は、例えば、公知のＣｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）を用いて形成される。絶縁層１２は、例えば、酸化シリコン又は窒化シリコンである。
次に、絶縁層１２の上に、金属層１４（第１の層）を形成する（図１）。金属層１４は、第１の層の一例である。金属層１４は、パターンが形成される被加工層である。
金属層１４は、例えば、公知のＣＶＤ法を用いて形成される。金属層１４は、例えば、タングステン、窒化チタン、又は、アルミニウムである。
次に、金属層１４の表面にレジスト１６を供給する（図２）。レジスト１６は、例えば、インクジェット方式を用いて、金属層１４の表面に滴下される。また、レジスト１６は、例えば、スピンコート方式を用いて、金属層１４の表面に塗布される。
レジスト１６は、ナノインプリント法に用いられるレジストである。レジスト１６は、例えば、光硬化性樹脂、又は、熱硬化性樹脂を含む。
次に、金属層１４の表面のレジスト１６に、パターンを有するテンプレート１８（金型）を接触させる（図３）。テンプレート１８の材質は、例えば、レジスト１６が光硬化性樹脂を含む場合は、光を透過する材料が用いられる。テンプレート１８は、例えば、石英ガラスである。
金属層１４の表面のレジスト１６にテンプレート１８を接触させることにより、テンプレート１８の凹部にレジスト１６が吸い上げられる。レジスト１６にテンプレート１８のパターンが転写され、金属層１４の表面にレジスト層２０（有機物層）が形成される（図４）。レジスト層２０は、有機物層の一例である。
テンプレート１８のパターンが転写されたレジスト層２０を形成した後、テンプレート１８はレジスト層２０から引き離される。
図５は、レジスト層２０の厚さ方向に平行な断面である。レジスト層２０は、凸領域部分２０ａ（第１の領域部分）、凸領域部分２０ｂ（第２の領域部分）、凸領域部分２０ｃ、凹領域部分２０ｄ（第３の領域部分）、及び、凹領域部分２０ｅを含む。凹領域部分２０ｄは、凸領域部分２０ａと凸領域部分２０ｂの間に位置する。
レジスト層２０には、凸領域部分２０ａ、凸領域部分２０ｂ、凸領域部分２０ｃを含む複数の凸領域部分が繰り返し配置される。また、レジスト層２０は、凹領域部分２０ｄ、及び、凹領域部分２０ｅを含む複数の凹領域部分が繰り返し配置される。
凸領域部分２０ａは、第１の厚さ（図５中のｔ１）と第１の幅（図５中のｗ１）を有する。凸領域部分２０ｂは、第２の厚さ（図５中のｔ２）と第２の幅（図５中のｗ２）を有する。凹領域部分２０ｄは、第３の厚さ（図５中のｔ３）と第３の幅（図５中のｗ３）を有する。第３の厚さｔ３は、第１の厚さｔ１及び第２の厚さｔ２よりも小さい。
なお、第１の厚さｔ１は、金属層１４の表面から凸領域部分２０ａの表面までの距離の最大値である。また、第２の厚さｔ２は、金属層１４の表面から凸領域部分２０ｂの表面までの距離の最大値である。また、第３の厚さｔ３は、金属層１４の表面から凹領域部分２０ｄの表面までの距離の最小値である。
第１の厚さｔ１と第３の厚さｔ３との差分（図５中のΔｔ＝ｔ１−ｔ３）を第３の幅ｗ３で除した値を、レジスト層２０のパターンのアスペクト比と称する。レジスト層２０のパターンのアスペクト比は、例えば、１以上３以下である。
なお、第１の幅ｗ１、第２の幅ｗ２、第３の幅ｗ３は、金属層１４の表面からの距離が、（ｔ３＋Δｔ／２）の位置における幅である。
例えば、第１の厚さｔ１と第２の厚さｔ２は等しい。また、例えば、第１の幅ｗ１と第２の幅ｗ２は等しい。
第１の厚さｔ１は、例えば、２０ｎｍ以上１００ｎｍ以下である。第３の厚さｔ３は、例えば、１０ｎｍ以上２０ｎｍ以下である。
例えば、第１の幅ｗ１と第３の幅ｗ３との和は、例えば、１０ｎｍ以上４０ｎｍ以下である。すなわち、繰り返し配置される凸領域部分のピッチは、例えば、１０ｎｍ以上４０ｎｍ以下である。繰り返し配置される凸領域部分のハーフピッチは、例えば、５ｎｍ以上２０ｎｍ以下である。
第１の幅ｗ１は、例えば、５ｎｍ以上２０ｎｍ以下である。第３の幅ｗ３は、例えば、４０ｎｍ以下である。第３の幅ｗ３は、例えば、５ｎｍ以上２０ｎｍ以下である。
図６は、第１の実施形態の半導体装置の製造方法で用いられる反応性イオンエッチング装置の模式図である。反応性イオンエッチング装置１００は、例えば、誘導結合型プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：ＩＣＰ）を用いる装置である。
反応性イオンエッチング装置１００は、プロセスチャンバ１０１、ホルダ１０２、ソース電源１０３、バイアス電源１０４、誘導コイル１０５、第１のガス供給管１０６、第２のガス供給管１０７、及び、第３のガス供給管１０８を備える。
ホルダ１０２は、プロセスチャンバ１０１の中に設けられる。ホルダ１０２に、基板Ｗ（試料）が載置される。ホルダ１０２は、例えば、静電チャックである。
ソース電源１０３は、第１の高周波電力を、誘導コイル１０５に印加する機能を有する。第１の高周波電力が誘導コイル１０５に印加されることで、プロセスチャンバ１０１の中にプラズマが生成される。
バイアス電源１０４は、ホルダ１０２に第２の高周波電力を印加する機能を有する。
第１のガス供給管１０６は、プロセスチャンバ１０１の中に、第１のガスを供給する。第２のガス供給管１０７は、プロセスチャンバ１０１の中に、第２のガスを供給する。第３のガス供給管１０８は、プロセスチャンバ１０１の中に、第３のガスを供給する。
第１のガスは、例えば、シリコン（Ｓｉ）を含む。第１のガスは、例えば、四塩化珪素ガス（ＳｉＣｌ４）である。第２のガスは、例えば、酸素（Ｏ）を含む。第２のガスは、例えば、酸素ガス（Ｏ２）である。第３のガスは、例えば、臭化水素ガス（ＨＢｒ）である。
反応性イオンエッチング装置１００は、例えば、ホルダ１０２の上に載置された基板Ｗの表面に、プロセスチャンバ１０１の中に生成されたプラズマを用いて、膜を堆積する。また、反応性イオンエッチング装置１００は、例えば、ホルダ１０２の上に載置された基板Ｗの表面を、プロセスチャンバ１０１の中に生成されたプラズマを用いて異方性エッチングする。
レジスト層２０を形成した後、反応性イオンエッチング装置１００のプロセスチャンバ１０１の中に半導体基板１０を導入する。半導体基板１０は、ホルダ１０２の上に載置される。
プロセスチャンバ１０１の中で、レジスト層２０の表面に、酸化シリコンを含むマスク層２２（第２の層）を形成する（図７）。マスク層２２は、例えば、酸化シリコンを主成分とする。なお、マスク層２２は凸領域部分２０ａ上にのみ形成され、凹領域部分２０ｄ上には形成されないこともある。
反応性イオンエッチング装置１００のプロセスチャンバ１０１の中で、マスク層２２を形成する際、例えば、プロセスチャンバ１０１の中に第１のガス供給管１０６から四塩化珪素ガス（ＳｉＣｌ４）、第２のガス供給管１０７から酸素ガス（Ｏ２）を供給する。そして、プロセスチャンバ１０１の中を第１の圧力に保持する。そして、第１の高周波電力を、誘導コイル１０５に印加して、プロセスチャンバ１０１の中にプラズマを生成する。レジスト層２０の表面に、酸化シリコンを含むマスク層２２が化学気相成長により堆積される。
プラズマ放電時間は、例えば、２秒以上１０秒以下である。プラズマ放電時間は、第１の高周波電力を誘導コイル１０５に印加している時間である。
第１の圧力は、例えば、３０ｍＴｏｒｒ以上８０ｍＴｏｒｒ以下である。第１の高周波電力は、例えば、１３ＭＨｚ、２５０Ｗである。
凸領域部分２０ａの上のマスク層２２の第４の厚さ（図７中のｔ４）は、凹領域部分２０ｄの上のマスク層２２の第５の厚さ（図７中のｔ５）よりも小さい。第３の厚さｔ３は、例えば、第４の厚さｔ４の５倍以上５０倍以下である。なお、第４の厚さは、凸領域部分２０ａの上のマスク層２２の厚さの最大値である。
第４の厚さｔ４は、例えば、２ｎｍ以上１０ｎｍ以下である。第５の厚さｔ５は、例えば、ゼロより大きく２ｎｍ以下である。
レジスト層２０を形成した後、反応性イオンエッチング装置１００のプロセスチャンバ１０１の中で、マスク層２２をマスクに、レジスト層２０の凹領域部分２０ｄをエッチングする（図８）。レジスト層２０の凹領域部分２０ｄを、凸領域部分２０ａに対して選択的にエッチングする。
反応性イオンエッチング装置１００のプロセスチャンバ１０１の中で、レジスト層２０の凹領域部分２０ｄをエッチングする際、例えば、プロセスチャンバ１０１の中に第２のガス供給管１０７から酸素ガス（Ｏ２）、第３のガス供給管１０８から臭化水素ガス（ＨＢｒ）を供給する。そして、プロセスチャンバ１０１の中を第２の圧力に保持する。そして、第２の高周波電力を誘導コイル１０５に印加して、プロセスチャンバ１０１の中にプラズマを生成する。そして、第３の高周波電力をホルダ１０２に印加して、凹領域部分２０ｄをエッチングする。
第２の圧力は、例えば、５ｍＴｏｒｒ以上３０ｍＴｏｒｒ以下である。第２の高周波電力は、例えば、１３ＭＨｚ、３５０Ｗである。また、第３の高周波電力は、例えば、１３ＭＨｚ、１００Ｗである。
第１の圧力は第２の圧力よりも高い。第１の圧力は、例えば、第２の圧力の２倍以上１０倍以下である。
次に、マスク層２２及びレジスト層２０をマスクに、金属層１４をエッチングする（図９）。金属層１４は、エッチングによりパターニングされる。金属層１４のエッチングは、例えば、レジスト層２０の凹領域部分２０ｄをエッチングした反応性イオンエッチング装置１００とは、異なる反応性イオンエッチング装置を用いて行われる。
金属層１４をエッチングする際に、例えば、凸領域部分２０ａの上のマスク層２２が完全にエッチング除去され、凸領域部分２０ａの第１の厚さｔ１が減少する。
次に、パターニングされた金属層１４の上に、残存するレジスト層２０を除去する（図１０）。
以上の半導体装置の製造方法により、半導体基板１０の上に、金属層１４のパターンが形成される。
以下、第１の実施形態の半導体装置の製造方法の作用及び効果について説明する。
図１１、図１２、図１３は、比較例の半導体装置の製造方法を示す模式断面図である。比較例の半導体装置の製造方法は、レジスト層２０の表面にマスク層２２を形成しない点で、第１の実施形態の半導体装置の製造方法と異なる。
図１１は、金属層１４の表面に、テンプレート１８のパターンが転写されたレジスト層２０を形成した状態の断面図である。第１の実施形態の半導体装置の製造方法の図５と同一の断面図である。
ナノインプリント法により形成されたレジスト層２０には、凸領域部分２０ａと凸領域部分２０ｂの間に、凸領域部分２０ａよりも厚さの小さい凹領域部分２０ｄが形成される。レジスト層２０に凹領域部分２０ｄが存在しないと、例えば、テンプレート１８の凸部と金属層１４の表面とが吸着するため、テンプレート１８をレジスト層２０から引き離すことが困難となる。
金属層１４の表面にテンプレート１８のパターンが転写されたレジスト層２０を形成した後に、凹領域部分２０ｄを除去する（図１２）。例えば、酸素ガス（Ｏ２）と臭化水素ガス（ＨＢｒ）とを用いた反応性イオンエッチングにより、凹領域部分２０ｄを除去する。凹領域部分２０ｄをエッチングする際、同時に凸領域部分２０ａもエッチングされるため、凸領域部分２０ａの第１の厚さｔ１が減少する。
次に、レジスト層２０をマスクに、金属層１４をエッチングする（図１３）。金属層１４は、エッチングによりパターニングされる。エッチング前の凸領域部分２０ａの第１の厚さｔ１が不足すると、例えば、金属層１４のエッチング中に凸領域部分２０ａが消滅し、ラインパターンとして残存すべき部分の金属層１４のエッチングが進む。このため、パターニング後の金属層１４の厚さが薄くなったり、金属層１４の幅が狭くなったり、金属層１４が消滅したりするという問題が生じ得る。
上記問題は、例えば、パターンが微細になると顕著になる。例えば、ライン・アンド・スペースのピッチが４０ｎｍ以下の微細なパターンの場合に上記問題は、顕著になる。
パターンが微細になっても、テンプレート１８をレジスト層２０から引き離す観点から、凹領域部分２０ｄの第３の厚さｔ３を薄くすることは困難である。また、パターンが微細になった場合に、凸領域部分２０ａの第１の厚さｔ１を大きくすることも困難である。凸領域部分２０ａの第１の幅ｗ１を小さくした上で第１の厚さｔ１を大きくすると、厚さ方向に長い凸領域部分２０ａが形成される。このため、テンプレート１８をレジスト層２０から引き離す際に、凸領域部分２０ａがテンプレート１８とともに半導体基板１０から引き剥がされるおそれがある。
このため、パターンが微細になるとともに、凹領域部分２０ｄの第３の厚さｔ３が保たれたまま、凸領域部分２０ａの第１の厚さｔ１が小さくなる。したがって、凹領域部分２０ｄを除去するエッチングの後に、残存する凸領域部分２０ａの第１の厚さｔ１は、パターンが微細になるにつれて、小さくなる。よって、金属層１４のエッチング前の凸領域部分２０ａの第１の厚さｔ１が不足し、パターニング後の金属層１４の厚さが小さくなったり、金属層１４が消滅したりするという問題が顕著になる。
第１の実施形態の半導体装置の製造方法では、図７に示すように、凹領域部分２０ｄを除去する前に、レジスト層２０の表面に、酸化シリコンを含むマスク層２２を形成する。したがって、図８に示すように、凹領域部分２０ｄを除去する際に、凸領域部分２０ａはエッチングされず、凹領域部分２０ｄを除去した後も、凸領域部分２０ａの第１の厚さｔ１に変化はない。したがって、レジスト層２０をマスクに金属層１４をエッチングする前に、凸領域部分２０ａの第１の厚さｔ１が不足することはない。よって、パターニング後の金属層１４の厚さが小さくなったり、金属層１４の幅が小さくなったり、金属層１４が消滅したりするという問題は生じない。
なお、凹領域部分２０ｄを除去する際に、凹領域部分２０ｄの上にマスク層２２が存在する場合がある。凹領域部分２０ｄの上のマスク層２２の第５の厚さｔ５は、図７に示すように、凸領域部分２０ａの上のマスク層２２の第４の厚さｔ４よりも小さい。したがって、凹領域部分２０ｄの上のマスク層２２は、凹領域部分２０ｄを除去する際に、エッチングにより除去され消滅する。
更に、第１の実施形態の半導体装置の製造方法では、マスク層２２の形成を、レジスト層２０の凹領域部分２０ｄをエッチングする反応性イオンエッチング装置１００のプロセスチャンバ１０１と、同一のプロセスチャンバ１０１の中で行う。レジスト層２０の表面へのマスク層２２の堆積と、レジスト層２０の凹領域部分２０ｄのエッチングを、同一のプロセスチャンバ１０１の中で連続して行うことで、半導体装置の製造時間が短縮される。また、マスク層２２の堆積と、凹領域部分２０ｄのエッチングを同一のプロセスチャンバ１０１の中で連続して行うことで、プロセスチャンバ１０１の外に半導体基板１０を出すことによって生じる欠陥の発生が抑制される。したがって、半導体装置の歩留りが向上する。
凸領域部分２０ａの上のマスク層２２の第４の厚さｔ４は、凹領域部分２０ｄの上のマスク層２２の第５の厚さｔ５の５倍以上であることが好ましく、１０倍以上であることがより好ましい。上記範囲を充足することで、凹領域部分２０ｄを除去する際に、凸領域部分２０ａの上のマスク層２２をより確実に残存させることが可能となる。
凹領域部分２０ｄの上のマスク層２２の第５の厚さｔ５は２ｎｍ以下であることが好ましい。上記範囲を充足することで、凹領域部分２０ｄを除去する際に、凹領域部分２０ｄの上のマスク層２２をより確実に除去することが可能となる。
凸領域部分２０ａの上のマスク層２２の第４の厚さｔ４は、２ｎｍ以上であることが好ましい。上記範囲を充足することで、凹領域部分２０ｄを除去する際の第４の厚さｔ４の減少を効果的に抑制できる。
凸領域部分２０ａの上のマスク層２２の第４の厚さｔ４は、１０ｎｍ以下であることが好ましい。上記範囲を充足することで、マスク層２２を形成する際に、凹領域部分２０ｄの上のマスク層２２の第５の厚さｔ５の増加を抑制することができる。したがって、凹領域部分２０ｄを除去する際に、凹領域部分２０ｄの上のマスク層２２をより確実に除去することが可能となる。
第１の厚さｔ１と第３の厚さｔ３との差分（図５中のΔｔ）を第３の幅ｗ３で除した値、すなわちレジスト層２０のパターンのアスペクト比は、１以上であることが好ましく、１．５以上であることがより好ましく、２以上であることが更に好ましい。上記範囲を充足することで、マスク層２２を形成する際に、凸領域部分２０ａの上のマスク層２２の第４の厚さｔ４と、凹領域部分２０ｄの上のマスク層２２の第５の厚さｔ５の差を大きくすることが可能となる。レジスト層２０のパターンのアスペクト比を大きくすることで、マスク層２２を形成する際の凹領域部分２０ｄの上のマスク層２２の堆積速度が、凸領域部分２０ａの上のマスク層２２の堆積速度に比べ大幅に低下する。
凹領域部分２０ｄの上のマスク層２２の第５の厚さｔ５は、ゼロより大きいことが好ましく、０．５ｎｍ以上であることがより好ましい。上記範囲を充足することで、凹領域部分２０ｄを除去する際に、凹領域部分２０ｄの上のマスク層２２が、スパッタされることで凸領域部分２０ａの側面に付着し、側壁保護膜として機能する。したがって、凹領域部分２０ｄを除去する際に、凸領域部分２０ａの側面のエッチングが抑制される。よって、凹領域部分２０ｄを除去する際に、凸領域部分２０ａの第１の幅ｗ１が減少することが抑制される。
マスク層２２を形成する際のプロセスチャンバ１０１の中の第１の圧力は、凹領域部分２０ｄをエッチングする際のプロセスチャンバ１０１の中の第２の圧力よりも高いことが好ましい。
マスク層２２を気相成長により堆積する際の第１の圧力を高くすることで、マスク層２２の堆積速度が速くなる。マスク層２２の堆積速度が速い状態で、堆積時間を短くすることで、凹領域部分２０ｄの上のマスク層２２の第５の厚さｔ５の増加を抑制することができる。したがって、凹領域部分２０ｄを除去する際に、凸領域部分２０ａの上のマスク層２２を残存させた状態で、凹領域部分２０ｄの上のマスク層２２をより確実に除去することが可能となる。
また、凹領域部分２０ｄをエッチングする際のプロセスチャンバ１０１の中の第２の圧力を低くすることで、凹領域部分２０ｄを除去する際の凸領域部分２０ａの側面のエッチングが抑制される。したがって、凹領域部分２０ｄを除去する際に、凸領域部分２０ａの第１の幅ｗ１が減少することが抑制される。
凹領域部分２０ｄの上のマスク層２２の第５の厚さｔ５の増加を抑制し、凹領域部分２０ｄを除去する際に、凹領域部分２０ｄの上のマスク層２２をより確実に除去することと、凸領域部分２０ａの第１の幅ｗ１の減少の抑制することとを、両立させる観点から、マスク層２２を形成する際のプロセスチャンバ１０１の中の第１の圧力は、凹領域部分２０ｄをエッチングする際のプロセスチャンバ１０１の中の第２の圧力よりも高いことが好ましい。同様の観点から、第１の圧力は、例えば、第２の圧力の２倍以上であることが好ましく、３倍以上であることがより好ましい。
凸領域部分２０ａの第１の幅ｗ１と凹領域部分２０ｄの第３の幅ｗ３との和は、４０ｎｍ以下であることが好ましい。すなわち、繰り返し配置される凸領域部分のピッチは、４０ｎｍ以下であることが好ましい。第１の実施形態の半導体装置の製造方法は、特に、上記範囲の微細パターンの形成に効果的に作用する。
マスク層２２の形成に用いられる反応性イオンエッチング装置１００は、誘導結合型プラズマを用いる装置であることが好ましい。誘導結合型プラズマを用いる装置は、高密度のプラズマを安定して生成できる。したがって、厚さの薄いマスク層２２を安定して形成することが可能である。
以上、第１の実施形態のパターン形成方法及び半導体装置の製造方法によれば、微細パターンを形成することが可能となる。
（第２の実施形態）
第２の実施形態のパターン形成方法は、有機物層は、第１の厚さよりも小さい第６の厚さと第３の幅よりも大きい第４の幅を有する第４の領域部分を含み、第３の領域部分をエッチングする前に、第４の領域部分の上の第２の層を除去する点で、第１の実施形態のパターン形成方法と異なる。
また、第２の実施形態の半導体装置の製造方法は、有機物層は、第１の厚さよりも小さい第６の厚さと第３の幅よりも大きい第４の幅を有する第４の領域部分を含み、第３の領域部分をエッチングする前に、第４の領域部分の上の第２の層を除去する点で、第１の実施形態の半導体装置の製造方法と異なる。
以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図１４、図１５、図１６、図１７、図１８、図１９、図２０、図２１は、第２の実施形態の半導体装置の製造方法の一例を示す模式断面図である。
以下、第２の実施形態の半導体装置の製造方法の一例について図面を参照して説明する。第２の実施形態では、ナノインプリント法を用いてパターンを形成する場合を例に説明する。第２の実施形態では、ナノインプリント法を用いて、ライン・アンド・スペースパターンと、幅広のスペースを有する金属層を形成する場合を例に説明する。
最初に半導体基板１０を準備する。半導体基板１０は、例えば、単結晶シリコンである。
次に、半導体基板１０の上に、絶縁層１２を形成する。絶縁層１２は、例えば、公知のＣｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）を用いて形成される。絶縁層１２は、例えば、酸化シリコン又は窒化シリコンである。
次に、絶縁層１２の上に、金属層１４（第１の層）を形成する。金属層１４は、第１の層の一例である。金属層１４は、パターンが形成される被加工層である。
金属層１４は、例えば、公知のＣＶＤ法を用いて形成される。金属層１４は、例えば、タングステン、窒化チタン、又は、アルミニウムである。
次に、第１の実施形態と同様にナノインプリント法を用いて、金属層１４の表面にレジスト層２０（有機物層）を形成する（図１４）。
図１４は、レジスト層２０の厚さ方向に平行な断面である。レジスト層２０は、凸領域部分２０ａ（第１の領域部分）、凸領域部分２０ｂ（第２の領域部分）、凸領域部分２０ｇ、凹領域部分２０ｄ（第３の領域部分）、凹領域部分２０ｅと、幅広領域部分２０ｆ（第４の領域部分）を含む。凹領域部分２０ｄは、凸領域部分２０ａと凸領域部分２０ｂの間に位置する。幅広領域部分２０ｆは、凸領域部分２０ａと凸領域部分２０ｇの間に位置する。
凸領域部分２０ａは、第１の厚さ（図１４中のｔ１）と第１の幅（図１４中のｗ１）を有する。凸領域部分２０ｂは、第２の厚さ（図１４中のｔ２）と第２の幅（図１４中のｗ２）を有する。凹領域部分２０ｄは、第３の厚さ（図１４中のｔ３）と第３の幅（図１４中のｗ３）を有する。幅広領域部分２０ｆは、第６の厚さ（図１４中のｔ６）と第４の幅（図１４中のｗ４）を有する。第２の厚さｔ２及び第５の厚さｔ５は、第１の厚さｔ１よりも小さい。
第１の厚さｔ１と第３の厚さｔ３との差分（図１４中のΔｔ）を第３の幅ｗ３で除した値を、レジスト層２０のパターンのアスペクト比と称する。レジスト層２０のパターンのアスペクト比は、例えば、１以上３以下である。
第１の厚さｔ１は、例えば、２０ｎｍ以上１００ｎｍ以下である。第３の厚さｔ３は、例えば、１０ｎｍ以上２０ｎｍ以下である。第６の厚さｔ６は、例えば、１０ｎｍ以上２０ｎｍ以下である。
第１の幅ｗ１と第３の幅ｗ３との和は、例えば、１０ｎｍ以上４０ｎｍ以下である。すなわち、繰り返し配置される凸領域部分のピッチは、例えば、１０ｎｍ以上４０ｎｍ以下である。繰り返し配置される凸領域部分のハーフピッチは、例えば、５ｎｍ以上２０ｎｍ以下である。
第１の幅ｗ１は、例えば、５ｎｍ以上２０ｎｍ以下である。第３の幅ｗ３は、例えば、５ｎｍ以上２０ｎｍ以下である。第４の幅ｗ４は、例えば、５０ｎｍ以上１００μｍ以下である。
図６に示す反応性イオンエッチング装置１００のプロセスチャンバ１０１の中で、レジスト層２０の表面に、酸化シリコンを含むマスク層２２を形成する（図１５）。マスク層２２は、例えば、酸化シリコンを主成分とする。なお、マスク層２２は凸領域部分２０ａ、凸領域部分２０ｂ、凸領域部分２０ｇ、及び、幅広領域部分２０ｆ上にのみ形成され、凹領域部分２０ｄ上には形成されないこともある。
凸領域部分２０ａの上のマスク層２２の第４の厚さ（図１５中のｔ４）及び幅広領域部分２０ｆの第７の厚さ（図１５中のｔ７）は、凹領域部分２０ｄの上のマスク層２２の第５の厚さ（図１５中のｔ５）よりも大きい。第４の厚さｔ４及び第７の厚さｔ７は、例えば、第５の厚さｔ５の５倍以上５０倍以下である。
第４の厚さｔ４は、例えば、２ｎｍ以上１０ｎｍ以下である。第５の厚さｔ５は、例えば、ゼロより大きく２ｎｍ以下である。第７の厚さｔ７は、例えば、２ｎｍ以上１０ｎｍ以下である。
レジスト層２０を形成した後、幅広領域部分２０ｆが開口されたフォトレジスト層３０を形成する（図１６）。フォトレジスト層３０は、公知のフォトリソグラフィ法により形成する。
次に、フォトレジスト層３０をマスクに、幅広領域部分２０ｆの上のマスク層２２を除去する（図１７）。マスク層２２は、例えば、公知のウェットエッチング法により除去される。
次に、フォトレジスト層３０を除去する（図１８）。
次に、反応性イオンエッチング装置１００のプロセスチャンバ１０１の中で、マスク層２２をマスクに、レジスト層２０の凹領域部分２０ｄ及び幅広領域部分２０ｆをエッチングする（図１９）。レジスト層２０の凹領域部分２０ｄ及び幅広領域部分２０ｆを、凸領域部分２０ａに対して選択的にエッチングする。
次に、マスク層２２及びレジスト層２０をマスクに、金属層１４をエッチングする（図２０）。金属層１４は、エッチングによりパターニングされる。金属層１４のエッチングは、例えば、レジスト層２０の凹領域部分２０ｄ及び幅広領域部分２０ｆをエッチングした反応性イオンエッチング装置１００とは、異なる反応性イオンエッチング装置を用いて行われる。
金属層１４をエッチングする際に、例えば、凸領域部分２０ａの上のマスク層２２が完全にエッチング除去され、凸領域部分２０ａの第１の厚さｔ１が減少する。
次に、パターニングされた金属層１４の上に、残存するレジスト層２０を除去する（図２１）。
以上の半導体装置の製造方法により、半導体基板１０の上に、金属層１４のパターンが形成される。
以上、第２の実施形態のパターン形成方法及び半導体装置の製造方法によれば、微細パターンを形成することが可能となる。また、幅広のスペースを有するパターンを形成することが可能となる。
第１及び第２の実施形態では、被加工層である第２の層が金属層であり、金属層にパターンを形成する場合を例に説明したが、例えば、第２の層が絶縁層であり、絶縁層にパターンを形成する場合にも本発明を適用することが可能である。
第１及び第２の実施形態では、被加工層にライン・アンド・スペースのパターンを形成する場合を例に説明したが、被加工層にコンタクトホールを形成する場合にも本発明を適用することが可能である。
また、第１及び第２の実施形態では、ナノインプリント法を用いて有機物層に凸領域部分と凹領域部分を含むパターンを形成する場合を例に説明したが、例えば、ブロックコポリマーの自己組織化を用いて有機物層に凸領域部分と凹領域部分を含むパターンを形成する場合にも本発明を適用することが可能である。
また、第１及び第２の実施形態では、パターン形成方法を半導体装置の製造に用いる説明したが、半導体装置に限らず、例えば、高密度記録媒体や液晶装置等、その他の製品を製造する場合にも本発明を適用することが可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体基板
１４ 金属層（第１の層）
２０ レジスト層（有機物層）
２０ａ 凸領域部分（第１の領域部分）
２０ｂ 凹領域部分（第２の領域部分）
２０ｃ 幅広領域部分（第３の領域部分）
２２ マスク層（第２の層）
１００ 反応性イオンエッチング装置
１０１ プロセスチャンバ
ｔ１ 第１の厚さ
ｔ２ 第２の厚さ
ｔ３ 第３の厚さ
ｔ４ 第４の厚さ
ｔ５ 第５の厚さ
ｗ１ 第１の幅
ｗ２ 第２の幅
ｗ３ 第３の幅
Δｔ 差分

Claims (20)

  1. 第１の層の表面に、第１の厚さと第１の幅を有する第１の領域部分と、第２の厚さと第２の幅を有する第２の領域部分と、前記第１の領域部分と前記第２の領域部分の間に位置し、前記第１の厚さ及び前記第２の厚さよりも小さい第３の厚さと第３の幅を有する第３の領域部分とを含む有機物層を形成し、
    反応性イオンエッチング装置のプロセスチャンバの中で、前記有機物層の表面に、酸化シリコンを含む第２の層を形成し、
    前記プロセスチャンバの中で、前記第２の層をマスクに前記第３の領域部分をエッチングするパターン形成方法。
  2. 前記第１の厚さと前記第３の厚さとの差分を前記第３の幅で除した値が１以上である請求項１記載のパターン形成方法。
  3. 前記第１の厚さと前記第２の厚さは等しく、前記第１の幅と前記第２の幅は等しい請求項１又は請求項２記載のパターン形成方法。
  4. 前記第１の領域部分の上の前記第２の層の厚さは第４の厚さである請求項１ないし請求項３いずれか一項記載のパターン形成方法。
  5. 前記第３の領域部分の上の前記第２の層の厚さは、前記第４の厚さよりも小さい第５の厚さである請求項４記載のパターン形成方法。
  6. 前記第５の厚さはゼロより大きく２ｎｍ以下である請求項５記載のパターン形成方法。
  7. 前記第３の幅は４０ｎｍ以下である請求項１ないし請求項６いずれか一項記載のパターン形成方法。
  8. 前記第２の層を形成する際の前記プロセスチャンバの中の第１の圧力は、前記第３の領域部分をエッチングする際の前記プロセスチャンバの中の第２の圧力よりも高い請求項１ないし請求項７いずれか一項記載のパターン形成方法。
  9. 前記３の領域部分をエッチングした後に、前記有機物層をマスクに前記第１の層をエッチングする請求項１ないし請求項８いずれか一項記載のパターン形成方法。
  10. 前記有機物層は、前記第１の厚さよりも小さい第６の厚さと前記第３の幅よりも大きい第４の幅を有する第４の領域部分を含み、
    前記第３の領域部分をエッチングする前に、前記第４の領域部分の上の前記第２の層を除去する請求項１ないし請求項９いずれか一項記載のパターン形成方法。
  11. 半導体基板の上に第１の層を形成し、
    前記第１の層の表面に、第１の厚さと第１の幅を有する第１の領域部分と、第２の厚さと第２の幅を有する第２の領域部分と、前記第１の領域部分と前記第２の領域部分の間に位置し、前記第１の厚さ及び前記第２の厚さよりも小さい第３の厚さと第３の幅を有する第３の領域部分とを含む有機物層を形成し、
    反応性イオンエッチング装置のプロセスチャンバの中で、前記有機物層の表面に、酸化シリコンを含む第２の層を形成し、
    前記プロセスチャンバの中で、前記第２の層をマスクに前記第３の領域部分をエッチングする半導体装置の製造方法。
  12. 前記第１の厚さと前記第３の厚さとの差分を前記第３の幅で除した値が１以上である請求項１１記載の半導体装置の製造方法。
  13. 前記第１の厚さと前記第２の厚さは等しく、前記第１の幅と前記第２の幅は等しい請求項１１又は請求項１２記載の半導体装置の製造方法。
  14. 前記第１の領域部分の上の前記第２の層の厚さは第４の厚さである請求項１１ないし請求項１３いずれか一項記載の半導体装置の製造方法。
  15. 前記第３の領域部分の上の前記第２の層の厚さは、前記第４の厚さよりも小さい第５の厚さである請求項１４記載の半導体装置の製造方法。
  16. 前記第５の厚さはゼロより大きく２ｎｍ以下である請求項１５記載の半導体装置の製造方法。
  17. 前記第３の幅は４０ｎｍ以下である請求項１１ないし請求項１６いずれか一項記載の半導体装置の製造方法。
  18. 前記第２の層を形成する際の前記プロセスチャンバの中の第１の圧力は、前記第３の領域部分をエッチングする際の前記プロセスチャンバの中の第２の圧力よりも高い請求項１１ないし請求項１７いずれか一項記載の半導体装置の製造方法。
  19. 前記３の領域部分をエッチングした後に、前記有機物層をマスクに前記第１の層をエッチングする請求項１１ないし請求項１８いずれか一項記載の半導体装置の製造方法。
  20. 前記有機物層は、前記第１の厚さよりも小さい第６の厚さと前記第３の幅よりも大きい第４の幅を有する第４の領域部分を含み、
    前記第３の領域部分をエッチングする前に、前記第４の領域部分の上の前記第２の層を除去する請求項１１ないし請求項１９いずれか一項記載の半導体装置の製造方法。

JP2019170980A 2019-09-20 2019-09-20 パターン形成方法及び半導体装置の製造方法 Pending JP2021047342A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019170980A JP2021047342A (ja) 2019-09-20 2019-09-20 パターン形成方法及び半導体装置の製造方法
TW109103467A TWI784236B (zh) 2019-09-20 2020-02-05 圖案形成方法及半導體裝置的製造方法
US16/801,879 US11024510B2 (en) 2019-09-20 2020-02-26 Pattern forming method and method of manufacturing semiconductor device
CN202010146011.6A CN112542374A (zh) 2019-09-20 2020-03-05 图案形成方法以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019170980A JP2021047342A (ja) 2019-09-20 2019-09-20 パターン形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2021047342A true JP2021047342A (ja) 2021-03-25

Family

ID=74878392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019170980A Pending JP2021047342A (ja) 2019-09-20 2019-09-20 パターン形成方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11024510B2 (ja)
JP (1) JP2021047342A (ja)
CN (1) CN112542374A (ja)
TW (1) TWI784236B (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6056294B2 (ja) 1978-03-13 1985-12-09 日本電気株式会社 半導体装置
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
JP2009105252A (ja) * 2007-10-24 2009-05-14 Cheil Industries Inc 微細パターンの製造方法および光学素子
JP2009194170A (ja) * 2008-02-14 2009-08-27 Sony Corp 微細パターン形成方法
CN101625966A (zh) * 2008-07-11 2010-01-13 东京毅力科创株式会社 基板处理方法
JP6056294B2 (ja) 2011-09-28 2017-01-11 大日本印刷株式会社 パターンの形成方法
US20140087016A1 (en) * 2012-09-26 2014-03-27 HGST Netherlands B.V. Nanoimprinting master template and method for making
JP6026375B2 (ja) * 2013-09-02 2016-11-16 株式会社東芝 半導体装置の製造方法
US9406522B2 (en) * 2014-07-24 2016-08-02 Applied Materials, Inc. Single platform, multiple cycle spacer deposition and etch

Also Published As

Publication number Publication date
CN112542374A (zh) 2021-03-23
TWI784236B (zh) 2022-11-21
TW202125126A (zh) 2021-07-01
US20210090893A1 (en) 2021-03-25
US11024510B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
US10438797B2 (en) Method of quasi atomic layer etching
US20060163203A1 (en) Methods and apparatus for etching metal layers on substrates
US8506834B2 (en) Method for dry etching Al2O3 film
US11495469B2 (en) Method for processing substrates
TWI404140B (zh) 乾蝕刻方法
US11024515B2 (en) Systems and methods for in SITU maintenance of a thin hardmask during an etch process
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
TWI784236B (zh) 圖案形成方法及半導體裝置的製造方法
JP5499920B2 (ja) 半導体光デバイスの製造方法
JP2017059822A (ja) ドライエッチング方法及びドライエッチング剤
KR102660694B1 (ko) 플라스마 처리 방법
JPWO2016079818A1 (ja) プラズマ処理方法
JP7202489B2 (ja) プラズマ処理方法
US10607852B2 (en) Selective nitride etching method for self-aligned multiple patterning
US20240128091A1 (en) Dry etching with etch byproduct self-cleaning
CN106960816A (zh) 双重图形化的方法
JP2004193286A (ja) 超微細カーボンピラーの形成方法
KR20050012641A (ko) 반도체소자의 건식식각기술을 이용한 실리콘웨이퍼 편평화방법
JPH07335120A (ja) 電界放出型マイクロカソードの製造方法