JP6026375B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6026375B2
JP6026375B2 JP2013181636A JP2013181636A JP6026375B2 JP 6026375 B2 JP6026375 B2 JP 6026375B2 JP 2013181636 A JP2013181636 A JP 2013181636A JP 2013181636 A JP2013181636 A JP 2013181636A JP 6026375 B2 JP6026375 B2 JP 6026375B2
Authority
JP
Japan
Prior art keywords
film
line pattern
etching
line
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013181636A
Other languages
English (en)
Other versions
JP2015050358A (ja
Inventor
大村　光広
光広 大村
佐々木　俊行
俊行 佐々木
翼 今村
翼 今村
和久 松田
和久 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013181636A priority Critical patent/JP6026375B2/ja
Priority to US14/147,360 priority patent/US9105584B2/en
Publication of JP2015050358A publication Critical patent/JP2015050358A/ja
Application granted granted Critical
Publication of JP6026375B2 publication Critical patent/JP6026375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の微細化が進むのに伴い、露光装置を使ったリソグラフィの解像限界以下の微細なパターンの形成が求められている。これを実現する方法として、リソグラフィで形成された芯材膜の側壁に側壁膜（スペーサ膜）を形成した後、芯材膜を除去して側壁膜を残し、その側壁膜をマスクにして下地を加工する、いわゆる側壁転写プロセスが知られている。
この方法によれば、リソグラフィの解像限界の制限を受けるピッチの１／２のピッチのラインアンドスペースパターンを形成することが可能になる。さらに、側壁転写プロセスを繰り返せば、リソグラフィの解像限界の制限を受けるピッチの１／４、１／８といったさらなる微細ピッチのラインアンドスペースパターンの形成が可能となる。
しかしながら、側壁膜マスクを形成するプロセスにおいては、芯材膜の露出面に側壁膜をコンフォーマルに形成するための成膜装置、芯材膜の上面上の側壁膜を除去するエッチバックを行うドライエッチング装置、芯材膜を除去するウェットエッチング装置などの複数の異なる装置の間を、処理対象のウェーハを移動させつつ処理することになる。そのため、側壁膜マスクの形成プロセスはプロセスが煩雑化し、且つ高コストになりやすい。
特表２００８−５３６２９７号公報
本発明の実施形態は、プロセスを簡略化できるとともに低コストな半導体装置の製造方法を提供する。
実施形態によれば、半導体装置の製造方法は、下地上に、第１の膜のラインパターンを形成する工程と、前記第１の膜のラインパターンの側壁および上面に、コンフォーマルに第２の膜を堆積させる工程と、前記第２の膜をエッチバックして、前記第１の膜のラインパターンの上面上の前記第２の膜を除去し、前記第１の膜のラインパターンの側壁に前記第２の膜を残す工程と、前記第１の膜のラインパターンをエッチングして除去し、前記下地上に前記第２の膜のラインパターンを残す工程と、前記第２の膜のラインパターンの側壁および上面に、コンフォーマルに第３の膜を堆積させる工程と、前記第３の膜をエッチバックして、前記第２の膜のラインパターンの上面上の前記第３の膜を除去し、前記第２の膜のラインパターンの側壁に前記第３の膜を残す工程と、前記第２の膜のラインパターンをエッチングして除去し、前記下地上に前記第３の膜のラインパターンを残す工程と、を備えている。前記第２の膜を堆積させる工程、前記第２の膜をエッチバックする工程、および前記第１の膜のラインパターンをエッチングする工程を、同じプラズマ処理装置内で続けて行う。前記第３の膜を堆積させる工程、前記第３の膜をエッチバックする工程、および前記第２の膜のラインパターンをエッチングする工程を、同じプラズマ処理装置内で続けて行う。
第１実施形態の半導体装置の製造方法を示す模式断面図。 第１実施形態の半導体装置の製造方法を示す模式断面図。 第２実施形態の半導体装置の製造方法を示す模式断面図。 第２実施形態の半導体装置の製造方法を示す模式断面図。 第３実施形態の半導体装置の製造方法を示す模式断面図。 第３実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造装置の模式図。 実施形態の半導体装置の製造装置の模式図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
（第１実施形態）
図１（ａ）〜図２（ｄ）は、第１実施形態の半導体装置の製造方法を示す模式断面図である。
図１（ａ）に示すように、被加工膜１０上に下地膜１１が形成される。被加工膜１０は、基板上に形成された半導体膜、絶縁膜、金属膜などである。あるいは、基板自体が被加工膜１０である。
下地膜１１は、被加工膜１０の全面に形成される。下地膜１１は、被加工膜１０とは異種の膜であり、例えばシリコン窒化膜である。下地膜１１は、後述するエッチングのストッパー膜として機能する。
下地膜１１上には、第１の膜２１の複数のラインパターンを含むラインアンドスペースパターンが形成される。第１の膜２１のラインパターンは紙面奥行き方向に延びている。第１の膜２１のラインパターン間のスペース２２の幅は、第１の膜２１のラインパターンの幅よりも大きい。ここで、幅とは、ラインアンドスペースパターンが延びる方向に対して直交する方向の幅を表し、図の断面において横方向の幅を表す。
第１の膜２１は、炭素を含む有機膜であり、例えば感光性を有するレジスト膜である。被加工膜１０及び下地膜１１の積層構造を有するウェーハは、塗布装置内に搬入され、スピンコート法により、レジスト膜である第１の膜２１が下地膜１１の全面に形成される。
次に、ウェーハは露光装置に搬入され、レチクルを用いた第１の膜２１に対する露光により、第１の膜２１にパターン潜像が転写される。
次に、ウェーハは現像装置に搬入され、第１の膜２１に対する現像処理が行われる。この現像処理により、第１の膜２１は、ラインアンドスペースパターンに加工される。第１の膜２１のパターンサイズは、露光装置の解像限界の制約を受ける。
以降、側壁膜マスクの形成プロセス（側壁プロセス）が行われる。実施形態によれば、一連の側壁プロセスが同じプラズマ処理装置内で続けて行われる。プラズマ処理装置内に搬入されたウェーハは、プラズマ処理装置の外に出されることなく、すなわち大気開放されることなく、所望の減圧雰囲気下で、以下に説明する一連の処理がウェーハに対して行われる。
図７は、実施形態の側壁プロセスを行うプラズマ処理装置６０の一例の模式図である。
チャンバー６２内の下部に、例えば静電チャック方式の支持台６３が設けられている。支持台６３上に、処理対象のウェーハＷが支持される。
チャンバー６２の上部にガス導入口６４が形成されている。チャンバー６２の下部に排気口６５が形成されている。ガス導入口６４からのガス導入量と、排気口６５からの排気量の制御により、チャンバー６２内を所望の圧力に維持することができる。
チャンバー壁６１は接地されている。支持台６３には、ブロッキングコンデンサ６８を介して、高周波電源６６と高周波電源６７が接続されている。例えば、高周波電源６６は１００ＭＨｚの電力を支持台６３（ウェーハＷ）に印加することができ、高周波電源６７は１３．５６ＭＨｚの電力を支持台６３（ウェーハＷ）に印加することができる。
また、ブロッキングコンデンサ６８により、ウェーハＷに自己バイアス電圧Ｖｄｃを印加することも可能である。
プラズマ処理装置においてはチャンバー内に導入されたガスに対してエネルギーを与えることでガスを励起し、チャンバー内にイオンやラジカルを含むプラズマを生起させる。
実施形態のプラズマ処理装置６０によれば、ガス導入口６４から所望のガスがチャンバー６２内に導入される。そして、高周波電源６６、６７の電力（電気エネルギー）を支持台６３に印加することで、チャンバー６２内に放電を起こし、ガスをプラズマ化する。
以下に説明する側壁プロセスにおいて、側壁膜を堆積させるときには、主に高周波電源６６を用いてプラズマを生成する。これにより、効率的に膜材料を堆積させることができる。高周波電源６７を使うときには、高周波電源６６を使うときよりも小さい電力に設定することが望ましい。
また、エッチング（エッチバック）をするときは、高周波電源６６の１００ＭＨｚの電力に加えて、高周波電源６７の１３．５６Ｈｚの電力を印加することで、ウェーハＷ側に膜堆積時よりも高い自己バイアス電圧Ｖｄｃを生じさせる。ウェーハＷ側に向けて加速されたイオンの作用が強くなり、方向性を持ってエッチングが進行する。
図１（ａ）に示すように第１の膜（レジスト膜）２１のラインアンドスペースパターンを形成した後、ウェーハはプラズマ処理装置６０のチャンバー６２内に搬入され、支持台６３に載置される。
そして、図１（ｂ）に示すように、第２の膜３１を堆積させる。第２の膜３１は、下地膜１１の上面上、第１の膜２１の側壁および上面上に、コンフォーマルに堆積される。第２の膜３１の膜厚は、第１の膜２１のラインパターンの幅、および第１の膜２１のラインパターン間スペース２２の幅よりも小さい。
シリコン（Ｓｉ）及び酸素（Ｏ）を含むガスを用いたプラズマ処理により、シリコン及び酸素を含む第２の膜３１が形成される。
例えば、チャンバー６２内に、ＳｉＣｌ４、Ｏ２、ＨＢｒを含む混合ガスが導入され、Ｓｉ、ＯおよびＢｒを主に含む無機膜として第２の膜３１が形成される。
次に、フッ化炭素を含むガスを用いたプラズマ処理で第２の膜３１をエッチバックする。例えば、チャンバー６２内に、Ｃ４Ｆ８、ＣＯ、Ａｒ、Ｏ２を含む混合ガスが導入され、第２の膜３１は、基板または被加工膜１０側に向けて方向性を持って後退していく。
シリコン窒化膜である下地膜１１は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
このエッチング時に用いるガス種は、第１の膜（レジスト膜）２１及び下地膜（シリコン窒化膜）１１に対してエッチング選択比がとれるものであればよく、例えば、Ｃ４Ｆ６、Ｃ５Ｆ８、Ａｒ、Ｏ２を含む混合ガスを用いることもできる。
第２の膜３１のエッチバックにより、下地膜１１の上面上の第２の膜３１および第１の膜２１の上面上の第２の膜３１が、図１（ｃ）に示すように除去される。第１の膜２１の上面は露出する。第１の膜２１の側壁には、第２の膜３１が残される。
第１の膜２１は、その側壁に残された第２の膜３１を支える芯材膜として機能する。次に、その第１の膜２１をエッチングして除去する。
例えば、チャンバー６２内にＯ２を含むガスが導入され、レジスト膜である第１の膜２１は酸素ラジカルの作用によってアッシングされる。
シリコン窒化膜である下地膜１１は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
第１の膜２１が除去されることで、図１（ｄ）に示すように、下地膜１１上に、複数の第２の膜３１のラインパターンを含むラインアンドスペースパターンが残される。
第２の膜３１のラインパターンの幅は、露光装置を使ったリソグラフィーで得られた第１の膜２１のラインパターンの幅よりも小さい。したがって、この段階で、第２の膜３１のラインパターンをマスクにして被加工膜１０をエッチングすると、図１（ｄ）において破線で示すように、露光装置の解像限界以下のライン幅を持つラインパターンに被加工膜１０を加工することができる。
第１実施形態では、第２の膜３１のラインパターンを形成した後、それを芯材膜として利用してさらに側壁プロセスが続けられる。
すなわち、図２（ａ）に示すように、第３の膜４１を堆積させる。第３の膜４１は、下地膜１１の上面上、第２の膜３１の側壁および上面上に、コンフォーマルに堆積される。第３の膜４１の膜厚は、第２の膜３１のラインパターン間スペース３２の幅よりも小さい。
炭素（Ｃ）を含むガスを用いたプラズマ処理により、炭素を含む第３の膜４１が形成される。例えば、ＣＨ４ガスを用いたプラズマ処理により、カーボン膜として第３の膜４１が形成される。
次に、例えば、Ｈ２、Ｎ２、Ｏ２を含むガスを用いたプラズマ処理で第３の膜４１をエッチバックする。第３の膜４１は、基板または被加工膜１０側に向けて方向性を持って後退していく。
シリコン窒化膜である下地膜１１は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
第３の膜４１のエッチバックにより、下地膜１１の上面上の第３の膜４１および第２の膜３１の上面上の第３の膜４１が、図２（ｂ）に示すように除去される。第２の膜３１の上面は露出する。第２の膜３１の側壁には、第３の膜４１が残される。
第２の膜３１の側壁に残された第３の膜４１の膜厚は、第２の膜３１のライン幅と略同じになるように制御される。また、第２の膜３１の側壁に残された第３の膜４１の膜厚は、第２の膜３１のラインパターン間スペース３２の幅の略１／３になるように制御される。
第２の膜３１は、その側壁に残された第３の膜４１を支える芯材膜として機能する。次に、その第２の膜３１をエッチングして除去する。
例えば、Ｃ４Ｆ８、ＣＯ、Ａｒ、Ｏ２を含む混合ガスを用いたプラズマ処理で、第２の膜３１をエッチングして除去する。
シリコン窒化膜である下地膜１１は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
第２の膜３１が除去されることで、図２（ｃ）に示すように、下地膜１１上に、複数の第３の膜４１のラインパターンを含むラインアンドスペースパターンが残される。
そして、図２（ｄ）に示すように、第３の膜４１をマスクにしたエッチングにより、下地膜１１および被加工膜１０を順に加工する。このエッチングとしてプラズマ処理によるドライエッチングが適用できる場合には、同じチャンバー６２内で続けて下地膜１１及び被加工膜１０の加工が行われ得る。
あるいは、被加工膜１０の材質によっては、ウェットエッチング法を適用することができる。この場合、図２（ｃ）の工程の後、ウェーハはチャンバー６２から搬出され、ウェットエッチング装置へと移動及び搬入される。
複数の第３の膜４１のラインパターンを含むラインアンドスペースパターンにおいて、ライン幅とスペース幅との比率は略１対１である。また、その第３の膜４１のラインアンドスペースパターンのピッチは、図１（ａ）に示す第１の膜（レジスト膜）２１のラインアンドスペースパターンのピッチの約１／４である。
その第３の膜４１のラインアンドスペースパターンをマスクにしたエッチングにより、被加工膜１０に、複数のラインパターン１０ａを含むラインアンドスペースパターンが形成される。
したがって、被加工膜１０に、第１の膜（レジスト膜）２１のラインアンドスペースパターンのピッチの約１／４のピッチのラインアンドスペースパターンを形成することができる。すなわち、被加工膜１０に、露光装置の解像限界以下の微細ピッチのラインアンドスペースパターンを形成することができる。
実施形態の側壁プロセスは、例えばメモリセルの加工に適用することができる。例えば、浮遊電極を含む積層体、チャージトラップ膜を有する積層体、抵抗変化膜を有する積層体を、ラインアンドスペースパターンに加工するプロセスに、実施形態の側壁プロセスを適用することができる。
実施形態によれば、リソグラフィー及び現像処理によって第１の膜（レジスト膜）２１のラインアンドスペースパターンを形成した後の、図１（ｂ）〜図２（ｃ）に示す一連の工程をすべて、１つのプラズマ処理装置６０の同一チャンバー６２内で行うことができる。ここで、図１（ｂ）〜図２（ｃ）に示す一連の工程が、プラズマを利用したドライプロセスとして、大気開放されることなく、所望の減圧雰囲気下で続けて行われる。
さらに、図１（ｂ）〜図２（ｃ）に示す一連の工程の後、図１（ｂ）〜図１（ｄ）に示す一連の工程や図２（ａ）〜図２（ｃ）に示す一連の工程と同様の芯材膜、側壁膜の材料を利用した側壁プロセスを付加したうえで、得られたラインアンドスペースパターンをマスクにして、図２（ｄ）に示すような下地膜１１および被加工膜１０のエッチングを行うこともできる。これにより、第１の膜（レジスト膜）２１のラインアンドスペースパターンのピッチの１／８、１／１６といった、さらなる微細ピッチのラインアンドスペースパターンの形成が可能となる。なお、この場合、最終的に形成されるラインアンドスペースパターンに応じて、各側壁プロセスにおける芯材膜、側壁膜の膜厚や形成位置をシフトさせることが好ましい。
実施形態のプラズマ処理装置６０は、例えばプラズマエッチング装置をベースにした装置である。パターンサイズの微細化により側壁膜として厚い膜をつける必要性は薄れ、また、側壁膜は、マスクとして使われた後は除去され、最終的なデバイスの機能要素ではないため緻密で強固な膜でなくてもよい。このため、プラズマエッチング装置をベースにした装置でも、側壁プロセスに用いる側壁膜として十分な膜を効率良く堆積させることができる。
下地膜、芯材膜および側壁膜の材料を適切に選択して組み合わせることで、側壁膜の堆積、側壁膜のエッチバックおよび芯材膜の除去を含む一連の工程を同じ装置内でのプラズマ処理として、チャンバー内の支持台に載置させたまま行うことができる。
したがって、側壁膜（第２の膜３１、第３の膜４１）の堆積、側壁膜（第２の膜３１、第３の膜４１）のエッチバック、芯材膜（第１の膜２１、第２の膜３１）の除去の各工程のたびに、ウェーハを装置から搬出して別の装置に搬入するといったことが不要となり、プロセスを簡略化して処理時間の短縮を図れる。また、側壁膜の堆積、側壁膜のエッチバックおよび芯材膜の除去を含む一連の工程を行うにあたって、１つの装置だけで済み、設備投資のコストも抑えることができる。これらにより、製造コストを抑えて、低コストな製品の提供が可能となる。
（第２実施形態）
図３（ａ）〜図４（ｅ）は、第２実施形態の半導体装置の製造方法を示す模式断面図である。
第２実施形態では、図３（ａ）に示すように、被加工膜１０上に第１の下地膜としての下地膜１５が形成され、その下地膜１５上に第２の下地膜としての下地膜１１が形成される。
下地膜１１は、第１実施形態と同様シリコン窒化膜であり、下地膜１５は下地膜１１とは異種の例えばシリコン膜である。
以降、図３（ｄ）に示す工程まで、第１実施形態と同様に進められる。
すなわち、下地膜１１上には、図３（ａ）に示すように、第１の膜（レジスト膜）２１の複数のラインパターンを含むラインアンドスペースパターンが形成される。
次に、ウェーハはプラズマ処理装置６０のチャンバー６２内に搬入され、支持台６３に載置される。
そして、図３（ｂ）に示すように、第２の膜３１を堆積させる。第２の膜３１は、下地膜１１の上面上、第１の膜２１の側壁および上面上に、コンフォーマルに堆積される。
例えば、チャンバー６２内に、ＳｉＣｌ４、Ｏ２、ＨＢｒを含む混合ガスが導入され、Ｓｉ、ＯおよびＢｒを主に含む無機膜として第２の膜３１が形成される。
次に、フッ化炭素を含むガスを用いたプラズマ処理で第２の膜３１をエッチバックする。シリコン窒化膜である下地膜１１は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
第２の膜３１のエッチバックにより、下地膜１１の上面上の第２の膜３１および第１の膜２１の上面上の第２の膜３１が、図３（ｃ）に示すように除去される。第１の膜２１の上面は露出する。第１の膜２１の側壁には、第２の膜３１が残される。
次に、第１の膜２１をエッチングして除去する。例えば、チャンバー６２内にＯ２を含むガスが導入され、レジスト膜である第１の膜２１は酸素ラジカルの作用によってプラズマアッシングされる。
シリコン窒化膜である下地膜１１は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
第１の膜２１が除去されることで、図３（ｄ）に示すように、下地膜１１上に、複数の第２の膜３１のラインパターンを含むラインアンドスペースパターンが残される。
この後、第２実施形態では、第２の膜３１のラインパターンをマスクにしたエッチングにより、図４（ａ）に示すように、下地膜１１を加工する。
例えば、ＣＨ３Ｆ、Ａｒ、Ｏ２を含む混合ガスを用いたプラズマ処理により、シリコン窒化膜である下地膜１１をエッチングする。
シリコン膜である下地膜１５は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
次に、下地膜１１上に残っている第２の膜３１を、例えば、Ｃ４Ｆ８、ＣＯ、Ａｒ、Ｏ２を含む混合ガスを用いたプラズマ処理により、エッチングして除去する。下地膜１５は、このエッチングのときもストッパー膜として機能し、ほとんどエッチングされない。
下地膜１５上には、下地膜１１の複数のラインパターンを含むラインアンドスペースパターンが残される。その下地膜１１を芯材膜として利用した側壁プロセスが以降の工程でさらに続けられる。
すなわち、図４（ｂ）に示すように、第３の膜４１を堆積させる。第３の膜４１は、下地膜１５の上面上、下地膜１１の側壁および上面上に、コンフォーマルに堆積される。第３の膜４１の膜厚は、下地膜１１のラインパターン間スペースの幅よりも小さい。
例えば、ＣＨ４ガスを用いたプラズマ処理により、カーボン膜として第３の膜４１が形成される。
次に、例えば、Ｈ２、Ｎ２、Ｏ２を含むガスを用いたプラズマ処理で第３の膜４１をエッチバックする。シリコン膜である下地膜１５は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
第３の膜４１のエッチバックにより、下地膜１５の上面上の第３の膜４１および下地膜１１の上面上の第３の膜４１が、図４（ｃ）に示すように除去される。下地膜１１の上面は露出する。下地膜１１の側壁には、第３の膜４１が残される。
下地膜１１の側壁に残された第３の膜４１の膜厚は、下地膜１１のライン幅と略同じになるように制御される。また、下地膜１１の側壁に残された第３の膜４１の膜厚は、下地膜１１のラインパターン間スペースの幅の略１／３になるように制御される。
次に、例えば、ＣＨ３Ｆ、Ａｒ、Ｏ２を含む混合ガスを用いたプラズマ処理で、下地膜１１をエッチングして除去する。シリコン膜である下地膜１５は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
芯材膜である下地膜１１が除去されることで、図４（ｄ）に示すように、下地膜１５上に、第３の膜４１の複数のラインパターンを含むラインアンドスペースパターンが残される。
その後、図４（ｅ）に示すように、第３の膜４１をマスクにしたエッチングにより、下地膜１５および被加工膜１０を順に加工する。このエッチングとしてプラズマ処理によるドライエッチングが適用できる場合には、同じチャンバー６２内で続けて下地膜１５及び被加工膜１０の加工が行われ得る。
あるいは、被加工膜１０の材質によっては、ウェットエッチング法を適用することができる。この場合、図４（ｄ）の工程の後、ウェーハはチャンバー６２から搬出され、ウェットエッチング装置へと移動及び搬入される。
第３の膜４１の複数のラインパターンを含むラインアンドスペースパターンにおいて、ライン幅とスペース幅との比率は略１対１である。また、その第３の膜４１のラインアンドスペースパターンのピッチは、図３（ａ）に示す第１の膜（レジスト膜）２１のラインアンドスペースパターンのピッチの約１／４である。
その第３の膜４１のラインアンドスペースパターンをマスクにしたエッチングにより、被加工膜１０に、複数のラインパターン１０ａを含むラインアンドスペースパターンが形成される。
したがって、被加工膜１０に、第１の膜（レジスト膜）２１のラインアンドスペースパターンのピッチの約１／４のピッチのラインアンドスペースパターンを形成することができる。すなわち、被加工膜１０に、露光装置の解像限界以下の微細ピッチのラインアンドスペースパターンを形成することができる。
第２実施形態によれば、リソグラフィー及び現像処理によって第１の膜（レジスト膜）２１のラインアンドスペースパターンを形成した後の、図３（ｂ）〜図４（ｄ）に示す一連の工程をすべて、１つのプラズマ処理装置６０の同一チャンバー６２内で行うことができる。
すなわち、図３（ａ）に示す工程の後、処理対象であるウェーハがプラズマ処理装置６０のチャンバー６２内に搬入される。そして、ウェーハがチャンバー６２内の支持台６３に載置されたまま、図３（ｂ）〜図４（ｄ）に示す一連の工程が、プラズマを利用したドライプロセスとして、大気開放されることなく、所望の減圧雰囲気下で続けて行われる。
このように第２実施形態によれば、第２の膜３１の堆積、第２の膜３１のエッチバック、第１の膜２１の除去、下地膜１１の加工、第２の膜３１の除去、第３の膜４１の堆積、第３の膜４１のエッチバック、下地膜１１の除去といった一連の工程が、同一チャンバー６２内で続けて行われる。
それら各工程のたびに、ウェーハを装置から搬出して別の装置に搬入するといったことが不要となり、プロセスを簡略化して処理時間の短縮を図れる。また、側壁膜の堆積、側壁膜のエッチバックおよび芯材膜の除去を含む一連の工程を行うにあたって、１つの装置だけで済み、設備投資のコストも抑えることができる。これらにより、製造コストを抑えて、低コストな製品の提供が可能となる。
また、第２実施形態によれば、１回目の側壁プロセスで形成された図３（ｄ）に示す第２の膜３１のラインパターンをマスクにしたエッチングにより下地膜１１を加工する。すなわち、１回目の側壁プロセスで形成された側壁パターンを一旦、下地膜１１に転写することで、１回目の側壁プロセスで形成された側壁パターンの非対称形状を緩和させた形状で下地膜１１にパターンを形成することができる。このため、その下地膜１１のパターンを芯材膜として利用した２回目の側壁プロセスを経て最終的に被加工膜１０に形成されるラインパターン１０ａの寸法制御性に優れる。
（第３実施形態）
図５（ａ）〜図６（ｄ）は、第３実施形態の半導体装置の製造方法を示す模式断面図である。
前述した実施形態と同様、図５（ａ）に示すように、被加工膜１０上に下地膜１１が形成され、その下地膜１１上に第１の膜（レジスト膜）２１の複数のラインパターンを含むラインアンドスペースパターンが形成される。
第３実施形態においては、第１の膜２１のラインパターンの幅と、第１の膜２１のラインパターン間スペース２２の幅は、略同じである。すなわち、ラインとスペースの比率が略１対１である。
次に、第１の膜２１のラインアンドスペースパターンが形成されたウェーハは、プラズマ処理装置６０のチャンバー６２内に搬入され、支持台６３に載置される。
そのチャンバー６２内で、例えば、Ｏ２を含むガスを用いたプラズマ処理により、第１の膜２１を等方的にエッチングする。第１の膜２１は、図５（ｂ）に示すように、幅が縮小される。すなわち、第１の膜２１は、リソグラフィーで形成された図５（ａ）に示す状態からスリミングされる。スリミング後の第１の膜２１のライン幅は、ラインパターン間スペース２２の略１／３になる。
続いて、同じチャンバー６２内で、前述した実施形態と同様に、２回の側壁プロセスが繰り返される。ただし、図１（ｄ）において破線で示した場合と同様に、１回の側壁プロセスの後に得られたラインアンドスペースパターンをマスクとして被加工膜１０を加工してもよい。
図５（ｃ）に示すように、第２の膜３１を堆積させる。第２の膜３１は、下地膜１１の上面上、第１の膜２１の側壁および上面上に、コンフォーマルに堆積される。第２の膜３１の膜厚は、第１の膜２１のラインパターンの幅と略同じに制御される。
次に、プラズマ処理で第２の膜３１をエッチバックする。下地膜１１の上面上の第２の膜３１および第１の膜２１の上面上の第２の膜３１が、図５（ｄ）に示すように除去される。第１の膜２１の上面は露出する。第１の膜２１の側壁には、第２の膜３１が残される。
次に、Ｏ２を含むガスを用いたプラズマ処理で、レジスト膜である第１の膜２１を除去する。シリコン窒化膜である下地膜１１は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
第１の膜２１が除去されることで、図６（ａ）に示すように、下地膜１１上に、第２の膜３１の複数のラインパターンを含むラインアンドスペースパターンが残される。
第２の膜３１のラインパターンの幅は、露光装置を使ったリソグラフィーで得られた図５（ａ）に示す第１の膜２１のラインパターンの幅よりも小さい。また、第２の膜３１のラインパターンの幅と、そのラインパターン間のスペース３２の幅とは、略同じである。すなわち、ラインとスペースの比率が略１対１の、第２の膜３１のラインアンドスペースパターンが下地膜１１上に形成される。
次に、例えば、フッ化炭素を含むガス用いたプラズマ処理により、第２の膜３１を等方的にエッチングする。第２の膜３１は、図６（ｂ）に示すように、幅が縮小される。すなわち、第２の膜３１は、図６（ａ）に示す状態からスリミングされる。スリミング後の第２の膜３１のライン幅は、ラインパターン間スペース３２の略１／３になる。
次に、第３の膜４１を堆積させる。第３の膜４１は、下地膜１１の上面上、第２の膜３１の側壁および上面上に、コンフォーマルに堆積される。第３の膜４１の膜厚は、第２の膜３１の幅と略同じに制御される。
次に、プラズマ処理で第３の膜４１をエッチバックする。下地膜１１は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
第３の膜４１のエッチバックにより、下地膜１１の上面上の第３の膜４１および第２の膜３１の上面上の第３の膜４１が、図６（ｃ）に示すように除去される。第２の膜３１の上面は露出する。第２の膜３１の側壁には、第３の膜４１が残される。
次に、プラズマ処理で、第２の膜３１をエッチングして除去する。シリコン窒化膜である下地膜１１は、このエッチングのときのストッパー膜として機能し、ほとんどエッチングされない。
第２の膜３１が除去されることで、図６（ｄ）に示すように、下地膜１１上に、第３の膜４１の複数のラインパターンを含むラインアンドスペースパターンが残される。
そして、前述した実施形態と同様、第３の膜４１をマスクにしたエッチングにより、下地膜１１および被加工膜１０が順に加工される。
第３の膜４１のラインアンドスペースパターンにおいて、ライン幅とスペース幅との比率は略１対１である。また、第３の膜４１のラインアンドスペースパターンのピッチは、図５（ａ）に示す第１の膜（レジスト膜）２１のラインアンドスペースパターンのピッチの約１／４である。
さらに、図６（ｄ）に示す工程の後、図５（ｂ）〜図６（ａ）に示す一連の工程や図６（ｂ）〜図６（ｄ）に示す一連の工程と同様の芯材膜、側壁膜の材料を利用した側壁プロセスを付加したうえで、下地膜１１および被加工膜１０を加工してパターンを転写すれば、第１の膜（レジスト膜）２１のラインアンドスペースパターンのピッチの１／８、１／１６といった、さらなる微細ピッチのラインアンドスペースパターンの形成が可能となる。したがって、被加工膜１０に、露光装置の解像限界以下の微細ピッチのラインアンドスペースパターンを形成することができる。特に第３実施形態においては、各側壁プロセスにおいて芯材膜のスリミングを行っているので、いかなるピッチのラインアンドスペースパターンを形成する場合であっても、スリミング量を調整することでラインアンドスペースパターンのラインパターン位置の制御性が向上する。
第３実施形態によれば、リソグラフィー及び現像処理によって第１の膜（レジスト膜）２１のラインアンドスペースパターンを形成した後の、図５（ｂ）〜図６（ｄ）に示す一連の工程をすべて、１つのプラズマ処理装置６０の同一チャンバー６２内で行うことができる。
すなわち、図５（ａ）に示す工程の後、処理対象であるウェーハがプラズマ処理装置６０のチャンバー６２内に搬入される。そして、ウェーハがチャンバー６２内の支持台６３に載置されたまま、図５（ｂ）〜図６（ｄ）に示す一連の工程が、プラズマを利用したドライプロセスとして、大気開放されることなく、所望の減圧雰囲気下で続けて行われる。
芯材膜（第１の膜２１、第２の膜３１）のスリミング、側壁膜（第２の膜３１、第３の膜４１）の堆積、側壁膜（第２の膜３１、第３の膜４１）のエッチバック、芯材膜（第１の膜２１、第２の膜３１）の除去の各工程のたびに、ウェーハを装置から搬出して別の装置に搬入するといったことが不要となり、プロセスを簡略化して処理時間の短縮を図れる。また、芯材膜のスリミング、側壁膜の堆積、側壁膜のエッチバックおよび芯材膜の除去を含む一連の工程を行うにあたって、１つの装置だけで済み、設備投資のコストも抑えることができる。これらにより、製造コストを抑えて、低コストな製品の提供が可能となる。
前述した実施形態では、側壁プロセスにおける一連の工程を同じチャンバー６２内で行うことで、非常に効率に優れた処理を実現できる。なお、以上の実施形態においては、側壁膜の堆積、側壁膜のエッチバックおよび芯材膜の除去を含む側壁プロセスが同じチャンバー６２内で２回以上繰り返し行われる場合を説明したが、各側壁プロセスにおける側壁膜の堆積、側壁膜のエッチバックおよび芯材膜の除去を含む一連の工程を同じチャンバー６２内で続けて行う一方、複数回の側壁プロセス間でウェーハを一旦チャンバー６２から搬出して、寸法測定等別の工程を装置外で行ってもよい。
あるいは、膜の堆積と、膜のエッチング（エッチバック）とを同じプラズマ処理装置内の別のチャンバーで行ってもよい。例えば、複数の処理チャンバーを有するプラズマエッチング装置をベースにした装置を用いて、膜の堆積と、膜のエッチング（エッチバック）とがそれぞれ別々のチャンバー内で行われてもよい。
図８は、２つのチャンバー６２ａと６２ｂが、真空搬送系７２を介して連結された構造を有するプラズマ処理装置を示す。処理中、２つのチャンバー６２ａ、６２ｂおよび真空搬送系７２内は、大気から遮断され、所望の減圧雰囲気に維持される。
例えば、チャンバー６２ａ内で側壁膜の堆積を行った後、ウェーハを、チャンバー６２ａから真空返送系７２に搬出して、さらにその真空搬送系７２からチャンバー６２ｂ内に搬入する。そして、チャンバー６２ｂ内で、側壁膜のエッチバックおよび芯材膜の除去が行われる。ウェーハは、２つのチャンバー６２ａ、６２ｂ、および真空搬送系７２を含むこのプラズマ処理装置内から出されることなく（大気開放されることなく）、所望の減圧雰囲気下の同じ装置内を移動される。
この場合でも、側壁膜の堆積、側壁膜のエッチバックおよび芯材膜の除去を含む一連の工程を行うにあたって、１つの装置だけで済み、設備投資のコストを抑えることができる。また、ウェーハを異なる装置間を移動させて処理する場合よりも処理時間の短縮を図れる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…被加工膜、１１，１５…下地膜、２１…第１の膜、３１…第２の膜、４１…第３の膜、６０…プラズマ処理装置

Claims (4)

  1. 下地上に、第１の膜のラインパターンを形成する工程と、
    前記第１の膜のラインパターンの側壁および上面に、コンフォーマルに第２の膜を堆積させる工程と、
    前記第２の膜をエッチバックして、前記第１の膜のラインパターンの上面上の前記第２の膜を除去し、前記第１の膜のラインパターンの側壁に前記第２の膜を残す工程と、
    前記第１の膜のラインパターンをエッチングして除去し、前記下地上に前記第２の膜のラインパターンを残す工程と、
    前記第２の膜のラインパターンの側壁および上面に、コンフォーマルに第３の膜を堆積させる工程と、
    前記第３の膜をエッチバックして、前記第２の膜のラインパターンの上面上の前記第３の膜を除去し、前記第２の膜のラインパターンの側壁に前記第３の膜を残す工程と、
    前記第２の膜のラインパターンをエッチングして除去し、前記下地上に前記第３の膜のラインパターンを残す工程と、
    を備え、
    前記第２の膜を堆積させる工程、前記第２の膜をエッチバックする工程、および前記第１の膜のラインパターンをエッチングする工程を、同じプラズマ処理装置内で続けて行い、
    前記第３の膜を堆積させる工程、前記第３の膜をエッチバックする工程、および前記第２の膜のラインパターンをエッチングする工程を、同じプラズマ処理装置内で続けて行う半導体装置の製造方法。
  2. 第１の下地膜と、前記第１の下地膜の上に形成された第２の下地膜とを有する下地上に、第１の膜のラインパターンを形成する工程と、
    前記第１の膜のラインパターンの側壁および上面に、コンフォーマルに第２の膜を堆積させる工程と、
    前記第２の膜をエッチバックして、前記第１の膜のラインパターンの上面上の前記第２の膜を除去し、前記第１の膜のラインパターンの側壁に前記第２の膜を残す工程と、
    前記第１の膜のラインパターンをエッチングして除去し、前記下地上に前記第２の膜のラインパターンを残す工程と、
    前記第２の膜のラインパターンをマスクにしたエッチングにより、前記第２の下地膜をラインパターンに加工する工程と、
    前記第２の膜のラインパターンをエッチングして除去し、前記第１の下地膜上に前記第２の下地膜のラインパターンを残す工程と、
    前記第２の下地膜のラインパターンの側壁および上面に、コンフォーマルに第３の膜を堆積させる工程と、
    前記第３の膜をエッチバックして、前記第２の下地膜のラインパターンの上面上の前記第３の膜を除去し、前記第２の下地膜のラインパターンの側壁に前記第３の膜を残す工程と、
    前記第２の下地膜のラインパターンをエッチングして除去し、前記第１の下地膜上に前記第３の膜のラインパターンを残す工程と、
    を備え、
    前記第２の膜を堆積させる工程、前記第２の膜をエッチバックする工程、および前記第１の膜のラインパターンをエッチングする工程を、同じプラズマ処理装置内で続けて行い、
    前記第２の下地膜を加工する工程、前記第２の膜のラインパターンをエッチングする工程、前記第３の膜を堆積させる工程、前記第３の膜をエッチバックする工程、および前記第２の下地膜のラインパターンをエッチングする工程を、同じプラズマ処理装置内で続けて行う半導体装置の製造方法。
  3. 炭素を含むガスを用いたプラズマ処理で、炭素を含む前記第３の膜を堆積させる請求項１または２に記載の半導体装置の製造方法。
  4. 炭素を含む前記第１の膜に対して、シリコン及び酸素を含むガスを用いたプラズマ処理で、シリコン及び酸素を含む前記第２の膜を堆積させ、
    フッ化炭素を含むガスを用いたプラズマ処理で、前記第２の膜をエッチバックする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
JP2013181636A 2013-09-02 2013-09-02 半導体装置の製造方法 Active JP6026375B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013181636A JP6026375B2 (ja) 2013-09-02 2013-09-02 半導体装置の製造方法
US14/147,360 US9105584B2 (en) 2013-09-02 2014-01-03 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013181636A JP6026375B2 (ja) 2013-09-02 2013-09-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015050358A JP2015050358A (ja) 2015-03-16
JP6026375B2 true JP6026375B2 (ja) 2016-11-16

Family

ID=52583829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013181636A Active JP6026375B2 (ja) 2013-09-02 2013-09-02 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9105584B2 (ja)
JP (1) JP6026375B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711368B2 (en) * 2013-04-15 2017-07-18 United Microelectronics Corp. Sidewall image transfer process
JP2015198135A (ja) * 2014-03-31 2015-11-09 株式会社東芝 半導体装置の製造方法
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
US10453686B2 (en) * 2016-08-31 2019-10-22 Tokyo Electron Limited In-situ spacer reshaping for self-aligned multi-patterning methods and systems
WO2020033405A1 (en) * 2018-08-08 2020-02-13 Tokyo Electron Limited Method utilizing using post etch pattern encapsulation
JP2020145309A (ja) * 2019-03-06 2020-09-10 株式会社東芝 パターン形成方法及びパターン構造
JP2021047342A (ja) * 2019-09-20 2021-03-25 キオクシア株式会社 パターン形成方法及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144779A (ja) 1991-11-21 1993-06-11 Matsushita Electric Ind Co Ltd シリコン酸化膜のドライエツチング方法
JP3607061B2 (ja) 1997-10-29 2005-01-05 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4381694B2 (ja) * 2003-02-25 2009-12-09 株式会社日立ハイテクノロジーズ 試料の表面処理方法
JP2006245234A (ja) * 2005-03-02 2006-09-14 Tokyo Electron Ltd プラズマ処理方法および装置
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
US7790360B2 (en) * 2007-03-05 2010-09-07 Micron Technology, Inc. Methods of forming multiple lines
KR100886219B1 (ko) 2007-06-07 2009-02-27 삼성전자주식회사 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
KR100858877B1 (ko) 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2009289974A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置の製造方法
JP4756063B2 (ja) * 2008-08-15 2011-08-24 株式会社東芝 半導体装置の製造方法
TWI476816B (zh) * 2009-06-26 2015-03-11 羅門哈斯電子材料有限公司 自我對準間隔之多重圖案化方法
US20120222813A1 (en) * 2011-03-01 2012-09-06 Applied Materials, Inc. Vacuum chambers with shared pump

Also Published As

Publication number Publication date
JP2015050358A (ja) 2015-03-16
US20150064913A1 (en) 2015-03-05
US9105584B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
JP6026375B2 (ja) 半導体装置の製造方法
US10438797B2 (en) Method of quasi atomic layer etching
US20200381263A1 (en) Method of processing target object
US7429533B2 (en) Pitch reduction
US20180158684A1 (en) Method of processing target object
TWI433235B (zh) 利用抗反射層蝕刻的遮罩修整
TWI388008B (zh) 遮罩修整
TW201732876A (zh) 形成圖案的方法
KR20120132693A (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
US20190131141A1 (en) Method for processing workpiece
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TW202004902A (zh) 基板處理方法及基板處理裝置
KR102594444B1 (ko) 황 기반 화학물을 이용한 실리콘 함유 유기 막의 플라즈마 에칭 방법
TW202045749A (zh) 基板處理方法
JP4522892B2 (ja) 微細パターン形成方法
JP5075897B2 (ja) 半導体装置の製造方法
JP4755963B2 (ja) 半導体装置の製造方法
JP2009032872A (ja) 半導体装置の製造方法
US20190304774A1 (en) Etching method
KR102638422B1 (ko) 유황 및/또는 탄소계 화학물을 사용하는 유기막의 주기적 플라즈마 에칭 방법
JP5171091B2 (ja) プラズマ処理方法
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
CN107785252B (zh) 双重图形化的方法
WO2022220224A1 (ja) エッチング方法及びプラズマ処理装置
KR102448699B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161012

R151 Written notification of patent or utility model registration

Ref document number: 6026375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350