TWI388008B - 遮罩修整 - Google Patents

遮罩修整 Download PDF

Info

Publication number
TWI388008B
TWI388008B TW97131577A TW97131577A TWI388008B TW I388008 B TWI388008 B TW I388008B TW 97131577 A TW97131577 A TW 97131577A TW 97131577 A TW97131577 A TW 97131577A TW I388008 B TWI388008 B TW I388008B
Authority
TW
Taiwan
Prior art keywords
mask
etching
layer
deposition
deposited
Prior art date
Application number
TW97131577A
Other languages
English (en)
Other versions
TW200929362A (en
Inventor
Supriya Goyal
Dongho Heo
Jisoo Kim
S M Reza Sadjadi
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200929362A publication Critical patent/TW200929362A/zh
Application granted granted Critical
Publication of TWI388008B publication Critical patent/TWI388008B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

遮罩修整
本發明係相關於半導體元件的形成。尤其是，相關於用於介電層的蝕刻處理。
在半導體晶圓處理期間，使用眾所皆知的圖案化和蝕刻處理來界定晶圓中的半導體元件之特徵。在這些處理(光致微影術)中，將光阻(PR)材料沈積在晶圓上，然後暴露至以光罩所過濾的光線。光罩通常是玻璃板，其被圖案化有阻隔光線傳播過光罩之例示特徵幾何圖案。
在通過光罩之後，光線接觸光阻材料的表面。光線改變光阻材料的化學組成，使得顯影劑能夠移除光阻材料的一部份。在正光阻材料的例子中，移除露出的區域，而在負光阻材料的例子中，移除未露出的區域。之後，蝕刻晶圓以從不再受到光阻材料保護的區域移除其下面的材料，藉以界定晶圓中想要的特徵。
具有波長193nm之氟化氬(ArF)準分子雷射(ArF微影技術)已被用於生產低於0.04μm元件。此浸沒式微影技術使處理低於110nm節點。在極多數積體電路中的此種小特徵需要較高的解析度和因此較薄的光阻劑，因為圖案化影像的焦點深度(視野深度)限制。例如，諸如Bitline等用於特定DRAM處理的ArF微影術使用具有厚度小於100nm之極薄的光阻劑。光阻材料亦較軟和弱，及在圖案化光阻劑之後，在對諸如底部抗反射塗佈(BARC)和氮氧化矽(SiON)層等一或多個抗反射塗佈(ARC)層電漿蝕刻處理期間，容易且令人不想要地蝕刻此種薄的光阻劑。因此，在達成目標臨界尺寸(CD)的同時，管理“蝕刻預算”和防止光阻劑的表面退化是短波微影術的主要挑戰之一。此處，“蝕刻預算”典型上是露出的結構(在此例中是光阻劑)能夠經過蝕刻劑卻不會過度破壞之時間量。
此外，理想的蝕刻處理必須將遮罩上的圖案準確地轉移到欲蝕刻的下面層。然而，因為蝕刻處理化學式和物理式移除目標材料，所以蝕刻處理對各種環境參數非常敏感。習知蝕刻控制中之此種因素的其中之一是微負載效應，其中蝕刻的特性在圖案(特徵)的尺寸和密度之變化下不同，即、欲蝕刻之層(蝕刻層)的“負載”之變化。
為了達成上述和根據本發明的目的，提供蝕刻介電層之方法。將具有遮罩特徵的圖案化遮罩形成在介電層上。遮罩具有遮罩特徵的隔離區和密集區。遮罩係由複數循環所修整，其中各個循環包括沈積一沈積層和選擇性蝕刻沈積層和圖案化遮罩。選擇性蝕刻相對於遮罩的密集區而選擇性修整遮罩的隔離區。使用如此已修整的遮罩來蝕刻介電層。
在本發明的另一實現中，設置一用以蝕刻介電層之設備，此介電層形成在具有遮罩特徵的圖案化遮罩下方。遮罩具有遮罩特徵的隔離區和密集區。設備被設置有一電漿處理室，其包括一室壁，形成一電漿處理室封閉體；一基板支撐體，用以支撐一基板在電漿處理室封閉體內；一壓力調整器，用以調整電漿處理室封閉體內的壓力；至少一電極，用以提供電力到電漿處理室封閉體，以維持電漿；一氣體入口，用以提供氣體到電漿處理室封閉體內；及一氣體出口，用以從電漿處理室封閉體排出氣體。一氣體源，與氣體入口流體式連接，其中氣體源包含一遮罩-修整沈積氣體源；一遮罩-修整蝕刻氣體源；及介電層(蝕刻層)蝕刻氣體源。控制器可控制式連接到氣體源和至少一電極。控制器包括至少一處理器和電腦可讀式媒體。電腦可讀式媒體包含包括複數循環之用以修整遮罩的電腦可讀式碼，其中用於各個循環的電腦可讀式碼包含：電腦可讀式碼，用以從遮罩-修整沈積氣體源提供沈積氣體；電腦可讀式碼，用以從沈積氣體產生沈積電漿；電腦可讀式碼，用以停止來自遮罩-修整沈積氣體源的沈積氣體；電腦可讀式碼，用以從遮罩-修整蝕刻氣體源提供蝕刻氣體；電腦可讀式碼，用以從遮罩-修整蝕刻氣體源產生電漿；電腦可讀式碼，用以停止來自遮罩-修整蝕刻氣體源的遮罩-修整蝕刻氣體。電腦可讀式媒體另外包含：電腦可讀式碼，用以蝕刻介電層；及電腦可讀式碼，用以移除遮罩(和任何抗反射層)。
下文中，將連同下面圖式和本發明的詳細說明更詳細說明本發明的這些和其他特徵。
現在將參考如附圖所圖解說明的一些較佳實施例來詳細說明本發明。在下面說明中，為了全面瞭解本發明，將陳述許多特定細節。然而，精於本技藝之人士應明白，在沒有這些特定細節的一些或全部之下也可實施本發明。換言之，將不再詳細說明眾所皆知的處理步驟及/或結構，以免混淆本發明。
為了幫助瞭解，圖1為可用於本發明的實施例之處理的高階流程圖。將圖案化遮罩設置(步驟104)在將被圖案化的介電層上。例如，介電層可以是氮化物氧化物層，及遮罩可以是光阻遮罩。圖2A為形成堆疊200之形成在基板204上的欲蝕刻之介電層208、形成在介電層208上的抗反射層(ARL)210、及形成在ARL 210上之具有特徵214的圖案化光阻遮罩212之概要橫剖面圖。ARL 210可包括底部抗反射塗佈(BARC)層和介電抗反射塗佈(DARC)層。
遮罩層212被圖案化以形成具有遮罩特徵側壁215a、215b之遮罩特徵214(214a、214b)。如圖2A所示，圖案化遮罩212包括遮罩特徵的隔離區216和密集區218。隔離區216典型上包括數量較少的較大遮罩特徵，而密集區218典型上包括數量較多的較小遮罩特徵。例如，密集區218和隔離區216中的遮罩特徵之CD比可以是1:2至1:10。也就是說，隔離區216的特色是具有大特徵214a之區域，而密集區218的特色是具有小特徵214b之區域。
在隔離區216中，介電層208的蝕刻容易慢下來，結果，層208之諸如溝槽等特徵的最後CD 220小於遮罩特徵214a的原有CD 222。因此，根據本發明的一實施例，遮罩層212被預處理，使得側壁228被修整(圖1中的步驟108)，使得如圖2A及2B所示一般，在隔離區216中放大遮罩特徵的CD 226，而實質上維持密集區218中的遮罩特徵以及隔離區216和密集區218二者中之遮罩層212的厚度。使用已修整的特徵236a，介電層208的最後CD 224(圖2B中)將實質上與原有遮罩特徵124a的原有CD 222(圖2A中)相同。
圖3為用以修整遮罩(圖1中的步驟108)之多循環的更詳細處理流程圖。在此例中，以複數兩階段循環執行遮罩的修整。各個循環的第一階段是側壁上的沈積層之沈積(步驟304)，及第二階段是沈積層和圖案化遮罩的選擇性蝕刻。在此選擇性蝕刻中，相對於密集區218而選擇性蝕刻遮罩的隔離區216。可增加額外的階段到各個循環。較佳的是，此步驟被執行至少3循環。更好的是，此步驟被執行4至5循環以上。
根據本發明的一實施例，遮罩是光阻劑(PR)，及沈積階段(步驟304)使用含有碳氫化合物成分的沈積氣體。較佳的是，沈積氣體含有C2 H4 。更好的是，沈積氣體另外含有載氣，諸如N2 等。選擇性蝕刻階段(步驟308)使用含有O2 之蝕刻氣體。
圖4A-4c為修整步驟的各個循環中之隔離區216的遮罩特徵214a之概要橫剖面圖。同樣地，圖5A-5C為修整步驟的各個循環中之密集區218的遮罩特徵214b之概要橫剖面圖。如圖4A及5A所示，將圖案化遮罩212形成在介電層208上。典型上，將ARL 210設置在介電層208頂部(即、遮罩212和遮罩特徵214的底部上)。如圖4B及5B所示，將沈積層230沈積在遮罩212上，覆蓋遮罩特徵214a、214b的底部232a及232b與遮罩特徵214a、214b的側壁215a及215b。沈積層可以是聚合物。
在各個沈積階段中，通常，沈積在遮罩的頂部上之沈積層230的厚度和沈積在遮罩特徵的底部上之沈積層230的厚度大於沈積在遮罩特徵的側壁上之沈積層的厚度。通常，隔離區216中的沈積層比密集區218中的沈積層厚，及與密集區218中的遮罩特徵之側壁214b相比，沈積氣體沈積較多的沈積材料到隔離區216中的遮罩特徵之側壁215a上。也就是說，沈積在隔離區216中的遮罩212之側壁215a上的沈積層230之厚度大於沈積在密集區218中的沈積層之厚度。
在各個選擇性蝕刻階段中，通常，選擇性蝕刻氣體在隔離區216中比在密集區218中蝕刻(各向同性化學蝕刻)較多的沈積層。因為蝕刻處理中的此微負載效應比沈積處理中的微負載效應明顯，所以仍能夠將隔離區216中的遮罩特徵之側壁上的較厚沈積層移除地快於密集區218中的側壁上之較薄沈積層。在隔離區216內，因為沈積層在側壁上比在遮罩的頂部和遮罩特徵的底部上薄，所以側壁沈積被過度蝕刻到遮罩特徵的側壁內。因此，藉由控制修整步驟中的兩階段，相對於密集區218而選擇性修整隔離區216中的遮罩特徵之側壁。就遮罩的頂部和遮罩特徵的底部而言，選擇性蝕刻階段只移除沈積在前一沈積階段中的沈積層(使平均)，不蝕刻遮罩212或ARL 210。
圖4C為選擇性蝕刻階段的盡頭(即、修整步驟的一循環之盡頭)之隔離區216(大遮罩特徵)中的遮罩特徵214a之概要橫剖面圖。在選擇性蝕刻階段中，在移除其上的沈積層230之後，將隔離區216中的遮罩212之側壁215a反向蝕刻。然而，移除遮罩特徵214a的底部232a上之沈積層230，而未蝕刻其下的介電層(或ARL)。在選擇性蝕刻階段中也實質上移除遮罩212的頂部234a上之沈積層230。結果，將隔離區中的遮罩特徵214a之側壁215a向下修整以放大其CD，而在各個循環中實質上維持遮罩212的厚度。
另一方面，在密集區218中，選擇性蝕刻階段實質上移除側壁215b上的沈積層230，而未反向蝕刻遮罩212的側壁215，如圖5C所示。此外，亦將遮罩特徵214b之底部232b上和遮罩212的頂部234b上之沈積層230移除，而未蝕刻密集區218中之各自的下面層(介電層(或ARL)，或遮罩212)。結果，在密集區218中，在各個循環中實質上維持遮罩212的原有厚度和遮罩特徵214b的原有外形。
圖6為修整步驟的複數循環之後的隔離區216中之遮罩特徵214a的概要橫剖面圖。藉由重複沈積階段和選擇性蝕刻階段，將隔離區中之遮罩特徵的側壁逐漸地向下修整到想要的外形。應注意的是，重複各個循環中之沈積薄沈積層和修整少量側壁之複數循環(多循環處理)在一次沈積厚沈積層和修整大量側壁上具有幾項優點。首先，多循環處理提供較好的外形調諧。沈積較厚的聚合物層之單一長沈積步驟容易產生所謂的“麵包條狀”外形(如圖7A所示)，在極端例子中，特徵甚至會被掐掉。另一方面，單一長蝕刻步驟產生刻面外形(如圖7B所示)。交替沈積步驟和蝕刻步驟之複數循環給予最小甚至沒有麵包條狀之較好的外形控制，以及較強的側壁。此外，聚合物層變得濃密，最小化的分層、輝紋、或起泡(剝離)。例如，大於1000的厚沈積層容易自遮罩剝離，尤其是在遮罩特徵的邊緣。此外，應注意的是，並不想要或真的由於設計規則的要求而改變原有遮罩的CD。
回到圖1，在遮罩的修整之後，經由已修整的遮罩將特徵蝕刻到介電層208內(步驟112)。圖2C為蝕刻到介電層208內的特徵240(240a、240b)圖。
回到圖1，然後剝除遮罩212及ARL 210(步驟116)。圖2D為已移除遮罩212和ARL 210之後的堆疊200。可執行額外的形成步驟(步驟124)。例如，然後在特徵中形成接點242。在形成接點之後可執行額外處理。
圖8為可用於選擇性修整遮罩之處理室400的概要圖，包括沈積一沈積層和選擇性蝕刻沈積層和遮罩。電漿處理室400包含限制環402、上電極404、下電極408、經由氣體入口連接之氣體源410、和連接至氣體出口之排氣泵420。氣體源410包含遮罩-修整沈積氣體源412和遮罩-修整蝕刻氣體源416。氣體源410亦可包含沈積調諧氣體源454，用以控制遮罩-修整沈積處理的均勻性；和選用地，蝕刻調諧氣體源456，用以控制遮罩-修整蝕刻處理中的均勻性。較佳的是，處理室400能夠蝕刻介電層較佳。更好的是，處理室400又能夠剝除遮罩(和ARL)，使得在原處進行遮罩-修整、介電蝕刻、以及遮罩剝除。因此，氣體源410可包含額外的氣體源，諸如用於介電層的蝕刻氣體源418，和用於遮罩剝除的氣體源(未圖示)。
在電漿處理室400內，基板204被定位在下電極408上。下電極408結合一適當的基板夾盤機構(如、靜電、機械夾鉗等)，以支托基板204。反應器頂部428結合被置放在直接與下電極408相對之上電極404。上電極404、下電極408、和限制環402定義受限的電漿體積。以氣體源410將氣體供應到受限的電漿體積，並且以排氣泵420經由限制環402和排氣口從受限的電漿體積排出。第一RF源444電連接到上電極404。第二RF源448電連接到下電極408。室壁452圍著限制環402、上電極404、和下電極408。第一RF源444和第二RF源448二者可包含27MHz電源、2MHz電源、和60MHz電源。可以有連接RF功率到電極之不同組合。可用在本發明的較佳實施例中之由加州的Fremont之LAM Research CorporationTM 所製造的諸如系列等Lam Research corporation的介電蝕刻系統之例子中，27MHz、2MHz、和60MHz電源構成連接到下電極之第二RF電源448，及使上電極接地。控制器435可控制式連接到RF源444、448，排氣泵420、和氣體源410。當諸如氧化矽或有機矽酸鹽玻璃等欲蝕刻的層208是介電層時使用DFC System。控制器435控制RF源444、448，排氣泵420，遮罩-修整沈積氣體源412，遮罩-修整蝕刻氣體源416，及沈積調諧氣體源454，以交替地執行遮罩-修整沈積和遮罩-修整蝕刻，當作複數循環的各個循環之兩階段。
圖9A及9B為適用於實施本發明的實施例所使用之控制器435的電腦系統圖1300。圖9A為電腦系統的一可能實體形式圖。當然，電腦系統可具有許多實體形式，從積體電路、印刷電路板、及小型手提式裝置到大型超級電腦等。電腦系統1300包括監視器1302、顯示器1304、機殼1306、磁碟機1308、鍵盤1310、和滑鼠1312。碟1314是電腦可讀式媒體，用以轉移資料進和出電腦系統1300。
圖9B為電腦系統1300的方塊圖之例子。裝附於系統匯流排1320的是範圍廣泛的各種子系統。處理器1322(又稱作中央處理單元，或CPU)耦合至包括記憶體1324之儲存裝置。記憶體1324包括隨機存取記憶體(RAM)和唯讀記憶體(ROM)。如技藝中所眾所皆知的一般，ROM以單向移轉資料和指令到CPU，而RAM典型上以雙向方式移轉資料和指令。這些記憶體類型二者可包括下面所描述之任何適當的電腦可讀式媒體。固定碟1326亦被雙向式耦合至CPU 1322；其提供額外的資料儲存容量，及亦可包括下面所描述之任何電腦可讀式媒體。固定碟1326可被用於儲存程式、資料等，並且典型上是比主要儲存體慢之次要儲存媒體(諸如硬碟等)。應明白，在適當例子中，可以標準方式結合保留在固定碟1326內的資訊當作記憶體1324中的虛擬記憶體。可移除式碟1314可採用下面所描述之任何電腦可讀式媒體的形式。
CPU 1322又被耦合至各種輸入/輸出裝置，諸如顯示器1304、鍵盤1310、滑鼠1312、及揚聲器1330等。通常，輸入/輸出裝置可以是下面任一樣：視頻顯示器、軌跡球、滑鼠、鍵盤、麥克風、觸感式螢幕、轉換卡閱讀器、磁性或紙帶閱讀器、數位板、電子筆、語音或手寫辨識器、生化科技閱讀器、或其他電腦。CPU 1322可以使用網路介面1340任意耦合至另一電腦或電信網路。利用此種網路介面，可預期在執行上述方法步驟期間，CPU自網路接收資訊，或可輸出資訊到網路。而且，本發明的方法實施例可完全在CPU 1322上執行，或透過諸如網際網路等網路連同共用一部份處理之遠端CPU一起執行。
此外，本發明的實施例另外係相關於具有有著用以執行各種電腦實施操作之電腦碼在其上的電腦可讀式媒體之電腦儲存產品。媒體和電腦碼可以是特別為本發明所設計和建構者，或可以是精於電腦軟體技術者所知且可利用者。電腦可讀式媒體的例子包括，但並不侷限於：磁性媒體，諸如硬碟、軟式磁碟片、及磁帶等；光學媒體，諸如CD-ROM和全像式裝置等；磁光媒體，諸如磁光式碟等；和特別組配成儲存和執行程式碼之硬體裝置，諸如應用特定積體電路(ASIC)、可程式化邏輯裝置(PLD)和ROM和RAM裝置等。電腦碼的例子包括機器碼，諸如由編譯器所產生的等；和使用解釋器由電腦所執行的含有較高階碼之檔案。電腦可讀式媒體亦可是由含在載波中且代表處理器可執行的一連串指令之電腦資料信號所傳輸之電腦碼。
多重循環兩階段處理被用於修整遮罩(圖1中的步驟108)，其中相對於密集區(小遮罩特徵)而選擇性修整隔離區中之遮罩特徵的側壁(大遮罩特徵)。根據本發明的一實施例，其中遮罩是光阻劑，沈積階段提供含有碳氫化合物成分的沈積氣體，C2 H4 較佳。沈積階段中之沈積的例子(步驟304)提供100-500sccm C2 H4 、100-500sccm N2 的流動，及10-200sccm Ar調諧氣體。Ar調諧氣體被選擇性提供到晶圓的邊緣部位，藉以當沈積階段通常沈積在晶圓的邊緣多於中央時，控制沈積處理的均勻性。壓力被設定成350-750mTorr。基板被維持在溫度0-60℃，例如，在約20℃。第二RF源448可在60MHz頻率中提供200-400Watt。在其他實施例中，依據晶圓和應用，第二RF源448可在2MHz頻率中提供100-500Watt，或在27MHz頻率中提供100-500Watt。根據一較佳實施例，沈積階段提供給室500sccm C2 H4 、150sccm N2 的流動，及150sccm Ar調諧氣體，以及壓力740mTorr和頻率60MHz的功率200Watt。根據另一較佳實施例，沈積階段提供500sccm C2 H4 、150sccm N2 的流動，及150sccm Ar調諧氣體，以及壓力740mTorr和頻率60MHz的功率400Watt。
另一選擇是，含碳氫化合物氣體可包括CH4 。在各個沈積階段中，在將含碳氫化合物沈積氣體引進室內之後，如上述，自此形成沈積電漿以沈積一沈積層。停止沈積氣體的流動，使得沈積層具有想要的厚度。沈積層的厚度係可由諸如氣體流率、壓力、及RF功率等指定設定的參數之沈積階段的時間週期所控制。
選擇性蝕刻階段(步驟308)的例子提供含O2 氣體，諸如100-1000sccm O2 。在此例中，O2 是選擇性蝕刻氣體期間所提供的唯一氣體，沒有調諧氣體。應注意的是，本發明並不侷限於調諧氣體的特定使用。通常，調諧氣體被用於緩和蝕刻或沈積化學作用。例如，若蝕刻處理在中央部位較明顯，則在中央部位提供調諧氣體，及若蝕刻處理在邊緣部位較明顯，則在邊緣部位提供調諧氣體。Ar調諧氣體可被用於沈積處理，及O2 調諧氣體可被用於蝕刻處理。可依據處理和化學作用，在邊緣或中央部位提供此兩種調諧氣體。壓力350-750mTorr被提供給室。第二RF源448在頻率60MHz中提供200-400Watt。在其他實施例中，依據晶圓和應用。第二RF源448可在頻率2MHz中提供100-500Watt，或頻率27MHz中的100-500Watt。例如，根據一較佳實施例，選擇性蝕刻階段提供給室750sccm O2 的流動、壓力740mTorr、及頻率60MHz的功率200Watt。根據另一較佳實施例，選擇性蝕刻階段提供給室750sccm O2 的流動、壓力740mTorr、及頻率60MHz的功率400Watt。根據另一較佳實施例，選擇性蝕刻階段提供給室200sccm O2 的流動、壓力380mTorr、及頻率60MHz的功率200 Watt。
在其他實施例中，各個循環可另外包括額外的沈積及/或外形整型階段。在各個選擇性蝕刻階段中，在將含O2 蝕刻氣體引進室內之後，如上述，自此形成電漿，以藉由選擇性蝕刻沈積層和遮罩來選擇性修整遮罩。停止含O2 蝕刻氣體的流動之後，使得沈積層被移除，及遮罩特徵具有循環想要的修整。修整的量係可由諸如氣體流率、壓力、及RF功率等指定設定的參數之選擇性蝕刻階段的時間週期所控制。通常，沈積階段越長，選擇性蝕刻階段越長。
欲蝕刻之介電層208的例子可以是習知蝕刻層，諸如SiN、SiC、氧化物、或低k介質。習知蝕刻步驟可被用於蝕刻欲蝕刻的層。
可使用氧氣灰化剝除遮罩和ARL(步驟116)。
藉由組合沈積階段和選擇性蝕刻階段來選擇性修整遮罩能夠在接下來的介電層蝕刻中，控制隔離區(大特徵)和密集區(小特徵)之間的CD偏差。可視需要重複沈積-選擇性蝕刻循環許多次，以獲得遮罩的理想修整，以實現介電層的目標CD。
儘管已經由幾個較佳實施例說明本發明，但仍可有落在本發明的範圍內之變化、修正、變更、及各種替代性同等物。又應注意的是，具有許多實施本發明的方法和設備之其他方式。因此，下面的申請專利範圍應被闡釋作包括落在本發明的真正精神和範疇內之所有此種變化、修正、變更、及各種替代性同等物。
200．．．堆疊
204．．．基板
208．．．介電層
210．．．抗反射層
212．．．光阻遮罩
214．．．特徵
214a．．．遮罩特徵
214b．．．遮罩特徵
215a．．．遮罩特徵側壁
215b．．．遮罩特徵側壁
216．．．隔離區
218．．．密集區
220．．．最後臨界尺寸
222．．．原有臨界尺寸
224．．．最後臨界尺寸
226．．．臨界尺寸
228．．．側壁
230．．．沈積層
232a．．．底部
232b．．．底部
234a．．．頂部
234b．．．底部
236a．．．修整特徵
240．．．特徵
240a．．．特徵
240b．．．特徵
242．．．接點
400．．．處理室
402．．．限制環
404．．．上電極
408．．．下電極
410．．．氣體源
412．．．遮罩-修整沈積氣體源
416．．．遮罩-修整蝕刻氣體源
418．．．蝕刻氣體源
420．．．排氣泵
428．．．反應器頂部
435．．．控制器
444．．．第一射頻源
448．．．第二射頻源
452．．．室壁
454．．．沈積調諧氣體源
456．．．蝕刻調諧氣體源
1300．．．電腦系統
1302．．．監視器
1304．．．顯示器
1306．．．機殼
1308．．．磁碟機
1310．．．鍵盤
1312．．．滑鼠
1314．．．可移除式碟
1320．．．系統匯流排
1322．．．處理器
1324．．．記憶體
1326．．．固定碟
1330．．．揚聲器
1340．．．網路介面
本發明係經由例子來圖解說明，但非限制，在附圖的圖式中，相同參考號碼意指類似元件，其中：
圖1為可用於本發明的實施例之處理的高階流程圖。
圖2A-D為根據本發明的實施例所處理之堆疊的概要橫剖面圖。
圖3為根據本發明的實施例之修整遮罩的步驟之更詳細流程圖。
圖4A-C為根據本發明的例子所處理之隔離區(大遮罩特徵)中的遮罩特徵之概要橫剖面圖。
圖5A-C為對應於圖4A-C之根據本發明的例子所處理之密集區(小遮罩特徵)中的遮罩特徵之概要橫剖面圖。
圖6為修整步驟的複數循環之後的隔離區(大遮罩特徵)中之遮罩特徵的概要橫剖面圖。
圖7A-B分別為具有麵包條狀外形和刻面外形之遮罩特徵的概要橫剖面圖。
圖8為可用於實施本發明之電漿處理室的概要圖。
圖9A-B為適用於實施本發明的實施例所使用之控制器的電腦系統圖。
108．．．修整遮罩
304．．．沈積沈積層
308．．．選擇性蝕刻沈積層

Claims (20)

  1. 一種蝕刻介電層之方法，該方法包含：將具有遮罩特徵之圖案化遮罩形成在介電層上，該遮罩具有該遮罩特徵的隔離區和密集區；修整該遮罩，包含複數循環，各個循環包含：沈積一沈積層；及選擇性蝕刻該沈積層和該圖案化遮罩，其中該選擇性蝕刻相對於該遮罩的該密集區而選擇性修整該遮罩的該隔離區；以及使用該已修整的遮罩來蝕刻該介電層。
  2. 如申請專利範圍第1項之方法，其中在各個沈積中，沈積在該遮罩的頂部上之該沈積層的厚度和沈積在該遮罩特徵的底部上之該沈積層的厚度大於沈積在該遮罩的側壁上之該沈積層的厚度。
  3. 如申請專利範圍第2項之方法，其中在各個沈積中，沈積在該隔離區中之該遮罩的側壁上之該沈積層的厚度大於沈積在密集區中之該沈積層的厚度。
  4. 如申請專利範圍第1項之方法，其中在各個選擇性蝕刻中，在移除沈積在其上的該沈積層之後，反向蝕刻該隔離區中之該遮罩的側壁。
  5. 如申請專利範圍第4項之方法，其中在各個選擇性蝕刻中，將該遮罩特徵的底部上之該沈積層移除，而未 蝕刻其下的該介電層。
  6. 如申請專利範圍第1項之方法，其中在各個選擇性蝕刻中，將沈積在該遮罩特徵的底部上和該遮罩的側壁上之該沈積層實質上移除，而未蝕刻該密集區中之其下的該蝕刻層或該遮罩。
  7. 如申請專利範圍第1項之方法，其中將抗反射層(ARL)設置在該圖案化遮罩和該介電層之間，且其中在各個選擇性蝕刻中，將該遮罩特徵的底部上之該沈積層移除，而未蝕刻其下的該ARL。
  8. 如申請專利範圍第7項之方法，其中在各個選擇性蝕刻中，將該遮罩特徵的該底部上和該遮罩的側壁上之該沈積層實質上移除，而未蝕刻該遮罩特徵的該底部上之該ARL和未蝕刻該密集區中的該遮罩特徵之該側壁。
  9. 如申請專利範圍第1項之方法，其中該圖案化遮罩是光阻遮罩。
  10. 如申請專利範圍第9項之方法，其中在各個沈積中，包含：提供含有碳氫化合物成分之沈積氣體；從該沈積氣體形成電漿；及停止該沈積氣體的流動。
  11. 如申請專利範圍第10項之方法，其中該沈積氣體包含C2 H4 。
  12. 如申請專利範圍第11項之方法，其中各個沈積另外包含提供含有Ar的調諧氣體。
  13. 如申請專利範圍第9項之方法，其中各個選擇性蝕刻包含：提供含有O2 的蝕刻氣體；從該蝕刻氣體形成電漿；及停止該蝕刻氣體的流動。
  14. 如申請專利範圍第1項之方法，其中該修整包含至少三循環。
  15. 如申請專利範圍第14項之方法，其中該修整包含四至五循環。
  16. 一種蝕刻介電層之設備，該介電層形成在具有遮罩特徵的圖案化遮罩下方，該遮罩具有該遮罩特徵的隔離區和密集區，該設備包含：一電漿處理室，包含：一室壁，形成一電漿處理室封閉體；一基板支撐體，用以支撐一基板在該電漿處理室封閉體內；一壓力調整器，用以調整該電漿處理室封閉體內的該壓力；至少一電極，用以提供電力到該電漿處理室封閉體，以維持電漿；一氣體入口，用以提供氣體到該電漿處理室封閉體內；及一氣體出口，用以從該電漿處理室封閉體排出氣體； 一氣體源，與該氣體入口流體式連接，包含：一遮罩-修整沈積氣體源；一遮罩-修整蝕刻氣體源；及一介電層蝕刻氣體源；一控制器，可控制式連接到該氣體源和該至少一電極，包含：至少一處理器；及電腦可讀式媒體，包含：修整該遮罩之電腦可讀式碼，包含複數循環，其中用於各個循環的電腦可讀式碼包含：電腦可讀式碼，用以從該遮罩-修整沈積氣體源提供沈積氣體以形成沈積層；電腦可讀式碼，用以從該沈積氣體產生沈積電漿；電腦可讀式碼，用以停止來自該遮罩-修整沈積氣體源的該沈積氣體；電腦可讀式碼，用以從該遮罩-修整蝕刻氣體源提供遮罩-修整蝕刻氣體；電腦可讀式碼，用以從該遮罩-修整蝕刻氣體源產生蝕刻電漿，該蝕刻電漿選擇性蝕刻該沈積層和該圖案化遮罩，其中該選擇性蝕刻相對於該密集區而選擇性修整該隔離區；電腦可讀式碼，用以停止來自該遮罩-修整蝕刻氣體源的該遮罩-修整蝕刻氣體； 電腦可讀式碼，用以使用該已修整的遮罩來蝕刻該介電層；及電腦可讀式碼，用以移除該遮罩。
  17. 一種蝕刻介電層之設備，該介電層形成在具有遮罩特徵的圖案化遮罩下方，該遮罩具有該遮罩特徵的隔離區和密集區，該設備包含：修整該遮罩之機構，包含：沈積機構，用以沈積一沈積層；選擇性蝕刻機構，用以選擇性蝕刻該沈積層和該圖案化遮罩，其中該選擇性蝕刻機構相對於該遮罩的該密集區而選擇性修整該遮罩的該隔離區；及交替操作機構，用以交替操作該沈積機構和該選擇性蝕刻機構；以及蝕刻機構，用以使用已修整的遮罩來蝕刻該介電層。
  18. 如申請專利範圍第17項之設備，其中該沈積機構沈積該沈積層，使得該遮罩的頂部上之該沈積層的厚度和該遮罩特徵的底部上之該沈積層的厚度大於該遮罩的側壁上之該沈積層的厚度。
  19. 如申請專利範圍第18項之設備，其中該沈積機構沈積該沈積層，使得沈積在該隔離區中之該遮罩的側壁上之該沈積層的厚度大於密集區中之該沈積層的厚度。
  20. 如申請專利範圍第19項之設備，其中在移除該隔離區中藉由該沈積機構所沈積之該側壁上的該沈積層之 後，該選擇性蝕刻機構反向蝕刻該遮罩的該側壁，及實質上移除沈積在該遮罩特徵的該底部上和該遮罩的該側壁上之該沈積層，而未蝕刻該密集區中的該沈積層下方之該介電層或該遮罩。
TW97131577A 2007-08-20 2008-08-19 遮罩修整 TWI388008B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/841,189 US7838426B2 (en) 2007-08-20 2007-08-20 Mask trimming

Publications (2)

Publication Number Publication Date
TW200929362A TW200929362A (en) 2009-07-01
TWI388008B true TWI388008B (zh) 2013-03-01

Family

ID=40378591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97131577A TWI388008B (zh) 2007-08-20 2008-08-19 遮罩修整

Country Status (5)

Country Link
US (2) US7838426B2 (zh)
KR (1) KR101534883B1 (zh)
CN (1) CN101779276B (zh)
TW (1) TWI388008B (zh)
WO (1) WO2009026298A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
US8394723B2 (en) * 2010-01-07 2013-03-12 Lam Research Corporation Aspect ratio adjustment of mask pattern using trimming to alter geometry of photoresist features
US9117767B2 (en) * 2011-07-21 2015-08-25 Lam Research Corporation Negative ion control for dielectric etch
US9595440B2 (en) * 2010-11-01 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of using a vaporizing spray system to perform a trimming process
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US8431461B1 (en) 2011-12-16 2013-04-30 Lam Research Corporation Silicon nitride dry trim without top pulldown
JP5912637B2 (ja) * 2012-02-17 2016-04-27 東京エレクトロン株式会社 半導体装置の製造方法
KR20140140418A (ko) * 2013-05-29 2014-12-09 삼성디스플레이 주식회사 유기층 에칭 장치 및 유기층 에칭 방법
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP6600480B2 (ja) * 2015-04-20 2019-10-30 東京エレクトロン株式会社 被処理体を処理する方法
US10037890B2 (en) * 2016-10-11 2018-07-31 Lam Research Corporation Method for selectively etching with reduced aspect ratio dependence
US10020183B1 (en) * 2017-06-29 2018-07-10 Lam Research Corporation Edge roughness reduction
US10359699B2 (en) * 2017-08-24 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity
US10354883B2 (en) 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
CN110520964A (zh) * 2018-03-01 2019-11-29 朗姆研究公司 用于半导体处理的基于硅的沉积
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
JP7229750B2 (ja) * 2018-12-14 2023-02-28 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
JP3400918B2 (ja) 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
US6150678A (en) * 1999-02-11 2000-11-21 Vanguard International Semiconductor Corporation Method and pattern for avoiding micro-loading effect in an etching process
EP1191582A4 (en) 1999-03-09 2004-09-22 Tokyo Electron Ltd PRODUCTION METHOD FOR A SEMICONDUCTOR ARRANGEMENT
US6632741B1 (en) * 2000-07-19 2003-10-14 International Business Machines Corporation Self-trimming method on looped patterns
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
JP2003168640A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体装置の製造方法
US7014956B2 (en) * 2002-01-04 2006-03-21 Intel Corporation Active secondary exposure mask to manufacture integrated circuits
US6858361B2 (en) * 2002-03-01 2005-02-22 David S. L. Mui Methodology for repeatable post etch CD in a production tool
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US6911399B2 (en) * 2003-09-19 2005-06-28 Applied Materials, Inc. Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
US7081407B2 (en) * 2003-12-16 2006-07-25 Lam Research Corporation Method of preventing damage to porous low-k materials during resist stripping
US7682516B2 (en) * 2005-10-05 2010-03-23 Lam Research Corporation Vertical profile fixing

Also Published As

Publication number Publication date
US7838426B2 (en) 2010-11-23
CN101779276A (zh) 2010-07-14
US20110030895A1 (en) 2011-02-10
CN101779276B (zh) 2011-12-14
US20090050271A1 (en) 2009-02-26
TW200929362A (en) 2009-07-01
WO2009026298A1 (en) 2009-02-26
KR101534883B1 (ko) 2015-07-07
US8864931B2 (en) 2014-10-21
KR20100059843A (ko) 2010-06-04

Similar Documents

Publication Publication Date Title
TWI388008B (zh) 遮罩修整
TWI433235B (zh) 利用抗反射層蝕刻的遮罩修整
KR101353239B1 (ko) 피치 감소
KR101274382B1 (ko) 에칭 프로세스를 위한 안정화된 포토레지스트 구조
JP5165560B2 (ja) エッチング層に形状を形成するための方法
JP5081917B2 (ja) フッ素除去プロセス
JP5086090B2 (ja) 水素流量傾斜化によるフォトレジストプラズマコンディショニング工程を含むエッチング方法及び装置
KR101442269B1 (ko) 무한 선택적 포토레지스트 마스크 식각
JP2008524851A (ja) エッチマスクの特徴部の限界寸法の低減
TWI467651B (zh) 活性硬遮罩電漿蝕刻時之現場光阻剝除
JP2008529313A (ja) 複数のマスキングステップを用いて微小寸法を低減する方法
KR20110065469A (ko) 측벽 형성 공정
TWI405265B (zh) 均勻控制的蝕刻
KR101605005B1 (ko) Ａｒｃ 층 오프닝을 이용한 ｃｄ 바이어스 로딩 제어

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees