JP7229750B2 - プラズマ処理方法およびプラズマ処理装置 - Google Patents

プラズマ処理方法およびプラズマ処理装置 Download PDF

Info

Publication number
JP7229750B2
JP7229750B2 JP2018234742A JP2018234742A JP7229750B2 JP 7229750 B2 JP7229750 B2 JP 7229750B2 JP 2018234742 A JP2018234742 A JP 2018234742A JP 2018234742 A JP2018234742 A JP 2018234742A JP 7229750 B2 JP7229750 B2 JP 7229750B2
Authority
JP
Japan
Prior art keywords
pattern
film
plasma processing
processing method
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018234742A
Other languages
English (en)
Other versions
JP2020096142A (ja
Inventor
嘉英 木原
亨 久松
謙介 谷口
芳成 畑崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018234742A priority Critical patent/JP7229750B2/ja
Priority to TW108144447A priority patent/TWI822918B/zh
Priority to CN201911265106.3A priority patent/CN111326395A/zh
Priority to KR1020190165756A priority patent/KR20200074033A/ko
Priority to US16/713,945 priority patent/US11094551B2/en
Publication of JP2020096142A publication Critical patent/JP2020096142A/ja
Priority to US17/357,049 priority patent/US11557485B2/en
Priority to JP2023021671A priority patent/JP7418632B2/ja
Application granted granted Critical
Publication of JP7229750B2 publication Critical patent/JP7229750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Description

以下の開示は、プラズマ処理方法およびプラズマ処理装置に関する。
半導体装置の微細化が進み、極端紫外光（ＥＵＶ）リソグラフィ等の技術が開発されるに伴い、半導体基板上に形成されたマスク等のパターン寸法の精密な制御が求められている。
たとえば、エッチングパターンのＣＤ（Critical Dimension）のシュリンクレシオを制御するため、エッチング対象膜上に形成されたマスクを、エッチングの前にトリートメントガスによりトリートメントする技術が提案されている（特許文献１）。
特開２０１５－１１５４１０号公報
本開示は、基板上に形成されるパターン寸法を精密に制御できる技術を提供する。
本開示の一態様によるプラズマ処理装置が実行するプラズマ処理方法は、基板上に形成された疎密を有するパターン上に第１の膜を形成する第１工程と、第１の膜をスパッタリングまたはエッチングする第２工程と、を含む。
本開示によれば、基板上に形成されるパターン寸法を精密に制御できる。
図１は、一実施形態に係るプラズマ処理装置の構成の一例を示す図である。 図２は、一実施形態に係るプラズマ処理の大まかな流れの一例を示すフローチャートである。 図３Ａは、マスクパターンが形成されたウエハの概略断面図である。 図３Ｂは、一実施形態に係る成膜処理後のウエハの概略断面図である。 図３Ｃは、一実施形態に係るスパッタリングまたはエッチング後のウエハの概略断面図である。 図４は、一実施形態に係るＸ＞Ｙ ＣＤ制御における長径（Ｙ）および短径（Ｘ）の変化について説明するための図である。 図５は、一実施形態に係るＸ＞Ｙ ＣＤ制御における長径（Ｙ）および短径（Ｘ）の変化について説明するための他の図である。 図６は、一実施形態に係るプラズマ処理の追加工程の一例について説明するための図である。 図７は、一実施形態に係る処理条件決定処理の流れの一例を示すフローチャートである。 図８は、Ｘ－Ｙパターンの一例について説明するための図である。 図９Ａは、Ｘ－Ｙパターンの寸法制御例１について説明するための図である。 図９Ｂは、Ｘ－Ｙパターンの寸法制御例２について説明するための図である。 図９Ｃは、Ｘ－Ｙパターンの寸法制御例３について説明するための図である。 図１０は、Ｘ－Ｙパターンの寸法制御について説明するためのグラフである。
以下に、開示する実施形態について、図面に基づいて詳細に説明する。なお、本実施形態は限定的なものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。なお、各図面において同一または相当の部分に対しては同一の符号を付する。
半導体装置が微細化すると、所望のパターン形成までに複数回の処理が実行される。そして、各処理で形成される層の間にパターンのずれが生じることがある。パターン間のずれを解消するために、半導体装置上に形成されるパターンの寸法を制御することが求められる。
マスクのパターンとしては楕円形状等、長径と短径を有するパターンがある。かかるパターンが形成されている場合、エッチング工程においてローディング効果によって長径の寸法が変化しやすい。そこで、長径と短径とを独立に制御することが望まれる。
（Ｘ－Ｙ ＣＤ制御について）
まず、Ｘ－Ｙ ＣＤ制御について説明する。クリティカル・ディメンション（ＣＤ）とは半導体基板上のパターンの寸法を指す用語である。ＣＤは、半導体装置の特性を示すパラメータとして用いられ、所望のＣＤが達成されない場合は半導体装置の性能に影響する。このため、プラズマ処理は、所望のＣＤを達成することが求められる。
半導体装置の製造において形成されるパターンには種々の形状がある。たとえば上述のように、パターンの一つとして、２軸方向に異なる長さを有する楕円等のパターンが存在する。楕円形状の穴等、上面視で直交する２方向（Ｘ方向：短径、Ｙ方向：長径）における寸法に差があるパターンを、以下Ｘ－Ｙパターンと呼ぶ。また、Ｘ－ＹパターンのＣＤを制御することをＸ－Ｙ ＣＤ制御と呼ぶ。Ｘ－Ｙ ＣＤ制御には、Ｘ＞Ｙシュリンク、Ｘ＜Ｙシュリンク、Ｘ＝Ｙシュリンク等がある。Ｘ＞Ｙシュリンクでは、短辺Ｘの開口寸法の変化量（ΔＸ）が長辺Ｙの開口寸法の変化量（ΔＹ）よりも大きくなるようにＸ－Ｙパターンの開口寸法を小さく（シュリンク）する。Ｘ＜Ｙシュリンクでは、ΔＹがΔＸよりも大きくなるようにＸ－Ｙパターンの開口寸法を小さくする。Ｘ＝Ｙシュリンクでは、ΔＸとΔＹとが等しくなるようにＸ－Ｙパターンの開口寸法を小さくする。
図８は、Ｘ－Ｙパターンの一例について説明するための図である。図８は、基板上に形成されたＸ－Ｙパターンを有するマスクの一例の部分上面図である。図８に示す基板には、上面視で略矩形状（楕円形状）の開口部が複数整列した状態で形成されている。複数の開口部は略同一の寸法を有する。
図８のように形成されたＸ－Ｙパターンのマスクの実際の寸法と設計寸法とにずれがある場合、そのままマスクを介してエッチングすると、エッチング後の形状にずれが転写される。このため、エッチングする前に、Ｘ－Ｙ ＣＤ制御すなわちＸ－Ｙパターンの寸法を制御する。
図９Ａは、Ｘ－Ｙパターンの寸法制御例１について説明するための図である。図９Ｂは、Ｘ－Ｙパターンの寸法制御例２について説明するための図である。図９Ｃは、Ｘ－Ｙパターンの寸法制御例３について説明するための図である。図９Ａの例は、短辺Ｘの開口寸法を維持しつつ、長辺Ｙの開口寸法を小さくする制御例（Ｘ＜Ｙシュリンク：Ｘ辺よりもＹ辺の減少量が大きくなるように開口部を小さくする）である。図９Ａの例では、Ｘ－Ｙパターンが形成された後、Ｙ辺が短くなるように基板上に成膜する。他方、図９Ｂの例は、短辺Ｘの開口寸法を小さくしつつ、長辺Ｙの開口寸法を維持する制御例（Ｘ＞Ｙシュリンク：Ｙ辺よりもＸ辺の減少量が大きくなるように開口部を小さくする）である。図９Ｂの例では、Ｘ－Ｙパターンが形成された後、Ｘ辺が短くなるように基板上に成膜する。さらに、図９Ｃの例は、短辺Ｘの開口寸法と長辺Ｙの開口寸法とを同程度減少させる制御例（Ｘ＝Ｙシュリンク）である。図９Ｃの例では、Ｘ－Ｙパターンが形成された後、Ｙ辺とＸ辺とが同程度短くなるように基板上に成膜する。
図１０は、Ｘ－Ｙパターンの寸法制御について説明するためのグラフである。図１０中、左上の領域「Ｘ＜Ｙシュリンク」（図１０、（１））は、たとえば、化学気相成長（Chemical Vapor Deposition: CVD）のローディング効果を利用して実現できる。また、中央を右方上がりに伸びる直線「Ｘ＝Ｙシュリンク」（図１０、（２））はたとえば、原子層堆積（Atomic Layer Deposition: ALD）を用いて実現できる。以下に説明する一実施形態に係るプラズマ処理方法は、右下の「Ｘ＞Ｙシュリンク」（図１０、（３））を実現する。
（一実施形態に係るプラズマ処理装置の構成）
まず、一実施形態に係るプラズマ処理装置１について、図１を参照して説明する。図１は、一実施形態に係るプラズマ処理装置１の構成の一例を示す図である。本実施形態に係るプラズマ処理装置１は、半導体ウエハのエッチング、成膜、スパッタリング等をプラズマを用いて実行する。本実施形態に係るプラズマ処理装置１は、チャンバ１０内に載置台２０とガスシャワーヘッド３０とを対向配置した平行平板型のプラズマ処理装置（容量結合型プラズマ処理装置）である。載置台２０は下部電極としても機能し、ガスシャワーヘッド３０は上部電極としても機能する。
プラズマ処理装置１は、例えば表面がアルマイト処理（陽極酸化処理）されたアルミニウムからなる円筒形のチャンバ１０を有している。チャンバ１０は、電気的に接地されている。チャンバ１０の底部には、半導体ウエハ（以下、単に「ウエハＷ」という。）を載置するための載置台２０が設けられている。ウエハＷは、基板の一例である。載置台２０は、ウエハＷを静電吸着力により保持する静電チャック２１と、静電チャック２１を支持する基台２２とを有する。
基台２２は、アルミニウム（Ａｌ）やチタン（Ｔｉ）、炭化ケイ素（ＳｉＣ）等から形成されている。
基台２２の上面には、ウエハを静電吸着するための静電チャック２１が設けられている。静電チャック２１は、絶縁体２１ａの間にチャック電極２１ｂを挟み込んだ構造になっている。チャック電極２１ｂには直流電圧源２３が接続され、直流電圧源２３からチャック電極２１ｂに直流電圧ＨＶが印加されることにより、クーロン力によってウエハＷが静電チャック２１に吸着される。静電チャック２１の上面には、ウエハＷを保持するための保持面と、保持面よりも高さが低い部分である周縁部とが形成されている。静電チャック２１の保持面に、ウエハＷが載置される。
静電チャック２１の周縁部には、静電チャック２１の保持面に載置されたウエハＷを囲むようにエッジリング２４が配置されている。エッジリング２４は、例えばシリコンや石英から形成されている。エッジリング２４は、プラズマ処理の面内均一性を高めるように機能する。
また、載置台２０（基台２２）の内部には、冷媒流路２６ａが形成されている。冷媒流路２６ａには、冷媒入口配管２６ｂ及び冷媒出口配管２６ｃが接続されている。チラー２７から出力された例えば冷却水やブライン等の冷却媒体（以下、「冷媒」ともいう。）は、冷媒入口配管２６ｂ、冷媒流路２６ａ及び冷媒出口配管２６ｃを通流して循環する。冷媒により、載置台２０は抜熱され、冷却される。
伝熱ガス供給源２８は、ヘリウムガス（Ｈｅ）やアルゴンガス（Ａｒ）等の伝熱ガスをガス供給ライン２８ａに通して静電チャック２１上のウエハＷの裏面に供給する。かかる構成により、静電チャック２１は、冷媒流路２６ａに循環させる冷媒と、ウエハＷの裏面に供給する伝熱ガスとによって温度制御される。この結果、ウエハＷを所定の温度に制御することができる。伝熱ガス供給源２８及びガス供給ライン２８ａは、ウエハＷの裏面に伝熱ガスを供給する伝熱ガス供給機構の一例である。
載置台２０には、２周波重畳電力を供給する電力供給装置２９が接続されている。電力供給装置２９は、第１周波数の第１高周波電力（プラズマ生起用高周波電力）を供給する第１高周波電源２９ａと、第１周波数よりも低い第２周波数の第２高周波電力（バイアス電圧発生用高周波電力）を供給する第２高周波電源２９ｂとを有する。第１高周波電源２９ａは、第１整合器２９ｃを介して載置台２０に電気的に接続される。第２高周波電源２９ｂは、第２整合器２９ｄを介して載置台２０に電気的に接続される。第１高周波電源２９ａは、例えば、４０ＭＨｚの第１高周波電力を載置台２０に印加する。第２高周波電源２９ｂは、例えば、４００ｋＨｚの第２高周波電力を載置台２０に印加する。なお、本実施形態では、第１高周波電力は載置台２０に印加されるが、ガスシャワーヘッド３０に印加されてもよい。
第１整合器２９ｃは、第１高周波電源２９ａの内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第２整合器２９ｄは、第２高周波電源２９ｂの内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第１整合器２９ｃは、チャンバ１０内にプラズマが生成されているときに第１高周波電源２９ａの内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。第２整合器２９ｄは、チャンバ１０内にプラズマが生成されているときに第２高周波電源２９ｂの内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
ガスシャワーヘッド３０は、その周縁部を被覆するシールドリング３１を介してチャンバ１０の天井部の開口を閉塞するように取り付けられている。ガスシャワーヘッド３０は、図１に示すように電気的に接地してもよい。
ガスシャワーヘッド３０には、ガスを導入するガス導入口３２が形成されている。ガスシャワーヘッド３０の内部にはガス導入口３２から分岐したセンター部の拡散室３２ａ及びエッジ部の拡散室３２ｂが設けられている。ガス供給源３３から出力されたガスは、ガス導入口３２を介して拡散室３２ａ、３２ｂに供給され、拡散室３２ａ、３２ｂにて拡散されて多数のガス供給孔３４から載置台２０に向けて導入される。
チャンバ１０の底面には排気口４０が形成されており、排気口４０に接続された排気装置４１によってチャンバ１０内が排気される。これにより、チャンバ１０内を所定の真空度に維持することができる。チャンバ１０の側壁にはゲートバルブＧが設けられている。ゲートバルブＧは、チャンバ１０からウエハＷの搬入及び搬出を行う際に搬出入口を開閉する。
プラズマ処理装置１には、装置全体の動作を制御する制御部５０が設けられている。制御部５０は、ＣＰＵ（Central Processing Unit）５１、ＲＯＭ（Read Only Memory）５２及びＲＡＭ（Random Access Memory）５３を有している。ＣＰＵ５１は、これらの記憶領域に格納された各種レシピに従って、後述されるプラズマ処理等の所望の処理を実行する。レシピにはプロセス条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、チャンバ内温度（上部電極温度、チャンバの側壁温度、ウエハＷ温度（静電チャック温度）など）、チラー２７から出力される冷媒の温度などが記載されている。なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、ＣＤ（Compact Disc）－ＲＯＭ、ＤＶＤ（Digital Versatile Disc）等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
例えば、制御部５０は、後述するプラズマ処理方法を行うようにプラズマ処理装置１の各部を制御する。
（一実施形態に係るプラズマ処理方法）
図２は、一実施形態に係るプラズマ処理の大まかな流れの一例を示すフローチャートである。図３Ａは、マスクパターンが形成されたウエハの概略断面図である。図３Ｂは、一実施形態に係る成膜処理後のウエハの概略断面図である。図３Ｃは、一実施形態に係るスパッタリングまたはエッチング後のウエハの概略断面図である。
まず、処理対象であるウエハＷを提供する（ステップＳ２１、図３Ａ参照）。ウエハＷ上にはエッチングの対象となる下地膜１０１が形成される。また、下地膜１０１の上にはＥＵＶリソグラフィまたはＡｒＦリソグラフィ等によりフォトレジストのマスクパターン１０３が形成される。マスクパターン１０３は、上記Ｘ－Ｙパターンを含む。さらに、マスクパターン１０３に対してコーティング１０５が施される。コーティング１０５は、シリコンを含んでもよい。マスクパターン１０３の耐性を高める保護膜であるコーティング１０５は省略してもよい。
次に、プラズマ処理装置１の制御部５０は、プラズマ処理装置１の各部を制御してウエハＷに対して成膜処理を実行する（ステップＳ２２、図３Ｂ）。成膜処理により、ウエハＷのマスクパターン１０３上に第１の膜１０７が形成される。ステップＳ２２の成膜処理はたとえば、フルオロカーボン（ＣｘＦｙ）系の処理ガスを用いてＣＶＤにより実行する。第１の膜１０７を形成するステップＳ２２の成膜処理を以下、第１工程とも呼ぶ。
次に、制御部５０は、ステップＳ２２において形成された第１の膜１０７に対してスパッタリング（またはエッチング）する（ステップＳ２３、図３Ｃ）。たとえば、制御部５０は、プラズマを生成してＲＦバイアス電圧を載置台２０（下部電極）に印加し、第１の膜１０７に向けてアルゴン（Ａｒ）ガス等の希ガスのイオンを衝突させる。第１の膜１０７からはじき出された粒子（たとえばＣｘＦｙの原子または分子）は、再び周囲のパターンに付着して堆積する。このとき、第１の膜１０７からはじき出された成膜材料の粒子は、短辺Ｘにおいては穴の外に排出されにくく短辺Ｘの側壁に付着する量が多くなる。他方、長辺Ｙにおいてはスパッタリングにより生成した成膜材料が穴から外に排出されやすいため長辺Ｙの側壁に付着する粒子は短辺Ｘよりも少なくなる。このため、ステップＳ２２の成膜およびステップＳ２３のスパッタリング（またはエッチング）の組み合わせは、Ｘ＞Ｙシュリンクを実現する。ステップＳ２３のスパッタリング（エッチング）を以下、第２工程とも呼ぶ。
次に、制御部５０は、マスクパターン１０３のシュリンク量（ΔＸ，ΔＹ）が所定量に達したか否かを判定する（ステップＳ２４）。制御部５０はたとえば、ステップＳ２２およびステップＳ２３の実行回数が所定数に達した場合に、シュリンク量が所定量に達したと判定する。シュリンク量が所定量に達していないと判定した場合（ステップＳ２４、Ｎｏ）、制御部５０は、ステップＳ２２に戻って、成膜とスパッタリングを繰り返す。他方、シュリンク量が所定量に達したと判定した場合（ステップＳ２４、Ｙｅｓ）、制御部５０は、マスクパターン１０３の下に形成されている下地膜１０１のエッチングを実行する（ステップＳ２５）。これにより、パターンが下地膜１０１に形成される。これで一実施形態に係るプラズマ処理は終了する。なお、ステップＳ２４において、マスクパターン１０３のシュリンク量が所定量に達したか否かを判定するのに代えて、またはこれに加えて、ステップＳ２２における成膜後のマスクパターン１０３のＣＤ値を測定してもよい。ＣＤ値の測定は、成膜後に光学的な手法を用いて実行できる。そしてＣＤ値が所定値となったか否かに応じて、シュリンク量が所定量に達したと判定してもよい。
（一実施形態に係るＸ＞Ｙシュリンク効果）
図４は、一実施形態に係るＸ＞Ｙ ＣＤ制御における長径（Ｙ）および短径（Ｘ）の変化について説明するための図である。図５は、一実施形態に係るＸ＞Ｙ ＣＤ制御における長径（Ｙ）および短径（Ｘ）の変化について説明するための他の図である。
図４の例では、Ｘ－Ｙパターンを有するウエハＷに対して、八フッ化シクロブタン（Ｃ４Ｆ８）とアルゴン（Ａｒ）を用いてＣＶＤした後、アルゴンガスを用いてスパッタリングした。図４に示すように、ＣＶＤの間は、短径（Ｘ辺）、長径（Ｙ辺）ともに膜が形成されてシュリンクする（図４の（１））。また、ＣＶＤの間は、ローディング効果により、短径側よりも長径側の方がシュリンク量がやや多い。その後、スパッタリングすると、Ｘ＞Ｙシュリンクへと移行する（図４の（２））。この処理によれば、ΔＹを抑制しつつΔＸを増加させて短径（Ｘ辺）をシュリンクさせることができる。このように、実施形態に係る処理は、短径側に選択的に成膜材料を付着させて短径方向のＣＤをシュリンクさせることができる。
図５の例では、一酸化炭素（ＣＯ）とアルゴンでＣＶＤした後、アルゴンガスでスパッタリングした。図５の例でも、ＣＶＤの間は短径、長径ともに膜が形成されてシュリンクが進む（図５の（１））。その後、スパッタリングにより、Ｘ＞Ｙシュリンクへ移行し（図５の（２））、長径側はシュリンクせずに短径側のみシュリンクしている。つまり、スパッタリングにより、長径側をトリミングしつつ短径側のシュリンクを維持する。ΔＹを独立に抑制することができる。この処理では、（１）で成膜されたカーボン系の薄膜がスパッタリングにおいては保護膜として機能することで、ΔＸのシュリンク量が抑制されている。他方、長径側ではスパッタリングのローディング効果によりトリミングが実現されている。このように、成膜とスパッタリングとを組み合わせることにより、Ｘ－ＹパターンのＸ＞Ｙシュリンクを実現することができる。
（追加工程）
なお、上記プラズマ処理方法において、第１工程（成膜工程）と第２工程（スパッタリングまたはエッチング）とをサイクリックに行う場合、ガス切替タイミングにおいて真空引き工程やパージ（ガス交換）工程などの追加工程を含んでもよい。追加工程はたとえば、第１工程において用いられるガスと第２工程において用いられるガスとがチャンバの中で混じらないようにするための工程である。図６は、一実施形態に係るプラズマ処理の追加工程の一例について説明するための図である。
図６の例では、プラズマ処理方法は、成膜工程（Ｓ２２－１）からスパッタリング（Ｓ２３－１）に移行する時、および、スパッタリング（Ｓ２３－１）から成膜工程（Ｓ２２－２）に移行する時に、追加工程を含む。追加工程は、たとえば、成膜ガスおよびスパッタガスの供給、第１高周波電力（ＲＦ１，図１の２９ａ参照）および第２高周波電力（ＲＦ２，図１の２９ｂ参照）の印加が停止しているときに行う。
なお、上記実施形態において、ウエハＷ上には下地膜１０１と、マスクパターン１０３と、コーティング１０５と、が形成されるものとして説明した。
下地膜１０１はたとえば、窒化チタン（ＴｉＮ）、酸化シリコン、ポリシリコン、有機膜、反射防止膜（一例としてＳｉ－ＡＲＣ）等を含んでよい。たとえば、窒化チタン膜をスパッタリングによりウエハＷ上に堆積する。次に酸化シリコン膜をテトラエトキシシラン（ＴＥＯＳ）等を原料としたプラズマＣＶＤにより堆積する。次に、ポリシリコン膜をプラズマＣＶＤにより堆積する。そして、有機膜をスピンオン材料を用いて形成する。さらに、有機膜上に、反射防止膜を形成する。
さらに、反射防止膜の上に、マスクパターン１０３が形成される。たとえば、ＥＵＶリソグラフィを用いて反射防止膜上にフォトレジスト膜のマスクパターン１０３を形成する。
ただし、上記実施形態においてエッチングの対象とする下地膜１０１は、上記構成に限定されず、シリコン含有膜であってよい。シリコン含有膜としてたとえば、酸化シリコン、窒化シリコン、ポリシリコン、金属珪化物、単結晶シリコンを用いることができる。また、ウエハＷ上には、導電性膜、絶縁膜、反射防止膜、拡散膜等の他の材料膜が含まれてもよい。
（重回帰式を用いた処理条件の決定）
本実施形態においてはさらに、所望のシュリンク量にあわせて成膜処理（ステップＳ２２）およびスパッタリング（ステップＳ２３）の処理条件を決定する。たとえば、一実施形態に係るプラズマ処理装置１は、重回帰分析によって所望のシュリンクの達成に影響する説明変数を決定し、重回帰曲線を設定する。そして、プラズマ処理装置１は、設定した重回帰曲線を用いて各処理の処理条件を決定し、決定した処理条件で成膜処理およびスパッタリングを実行する。
一実施形態においては、マスクパターン１０３のＸ＞Ｙ制御のための重回帰曲線として以下の式（１）を用いる。
ΔＸ＝ａα＋ｂβ＋ｃ …（１）
式（１）中、ΔＸは、短径（Ｘ）のシュリンク量、ａαは、成膜処理（ステップＳ２２）のプロセス条件を示し、例えば、処理時間、ｂβは、スパッタリング（ステップＳ２３）のプロセス条件を示し、例えば、処理時間、ｃは切片である。
なお、式（１）は、目的変数をΔＸ、ΔＹ、ΔＹ－ΔＸ、Ｘ／Ｙの比率等とし、説明変数を各処理の処理条件として重回帰分析を実行することによって導出した。説明変数として、たとえば、成膜処理およびスパッタリングにおける処理ガス流量、処理時間、印加電圧値を用いた。この結果、ＣＤのシュリンク量に与える影響が大きい変数として、成膜処理およびスパッタリング各々の処理時間を特定した。
図７は、一実施形態に係る処理条件決定処理の流れの一例を示すフローチャートである。まず、ウエハＷ上に形成されたマスクパターン１０３について所望のシュリンク量（例えばΔＸ）を設定する（ステップＳ６１）。たとえば、図２のステップＳ２１においてウエハＷ上にマスクパターン１０３が形成された後の例えば光を用いた検査に基づき所望のシュリンク量を決定する。シュリンク量は、過去のデータに基づき予め設定されてもよく、処理するウエハごとに決定してもよい。
次に、ステップＳ６１で設定したシュリンク量を、上記重回帰曲線の式（１）に代入する。そして、式（１）に基づき成膜処理（ステップＳ２２、第１工程）およびスパッタリング（ステップＳ２３、第２工程）の処理条件を決定する（ステップＳ６２）。式（１）においては、ａα項およびｂβ項は各々、成膜処理の処理時間およびスパッタリングの処理時間であるため、ここでは、各処理の処理時間を決定する。これで、処理条件決定処理が終了する。
重回帰曲線は、過去に処理したウエハＷのデータに基づき予め算出して制御部５０に記憶しておく。また、プラズマ処理装置１が処理したウエハＷのデータを制御部５０に格納しておき、定期的に重回帰分析を再実行して重回帰曲線を更新するものとしてもよい。また、プラズマ処理装置１は、処理中のウエハＷのデータたとえばＣＤをリアルタイムで取得して、当該ウエハＷに対して実行する処理の処理条件を補正してもよい。
また、プラズマ処理装置１は、成膜処理（ステップＳ２２）およびスパッタリング（ステップＳ２３）の処理条件だけでなく、エッチング（ステップＳ２５）の処理条件も重回帰曲線を用いて決定してもよい。たとえば、式（１）に代えて、エッチングの処理条件を説明変数とする重回帰曲線を算出する。そして、プラズマ処理装置１は、算出した重回帰曲線を用いてエッチングの処理条件を決定する。
また、上記式（１）は、ΔＸに基づき各処理時間を決定する重回帰曲線としたが、ΔＹ、ΔＸ－ΔＹ等を目的変数として重回帰曲線を設定してもよい。
（一実施形態の効果）
上記実施形態に係るプラズマ処理方法は、第１工程と、第２工程と、を含む。第１工程において、プラズマ処理装置は、基板上に形成された疎密を有するパターン上に第１の膜を形成する。第２工程において、プラズマ処理装置は、第１の膜をスパッタリングまたはエッチングする。実施形態に係るプラズマ処理方法は、たとえば第１工程で形成された第１の膜を第２工程により周囲のパターンに付着させることで、Ｘ＞Ｙシュリンクを実現することができる。
また、実施形態に係るプラズマ処理方法によれば、プラズマ処理装置は、第１工程と第２工程を所定回数繰り返し実行する。このため、プラズマ処理装置は、第１工程および第２工程を１回実行しても所望のシュリンク量が達成されない場合であっても、各工程を２回以上繰り返すことで所望のシュリンク量を達成することができる。
また、実施形態に係るプラズマ処理方法は、第１工程と第２工程との間に、真空引き工程またはガス交換工程をさらに含む。このため、実施形態に係るプラズマ処理方法は、第１工程において用いられるガスと第２工程において用いられるガスとがチャンバの中で混じらないようにすることができる。
また、実施形態に係るプラズマ処理方法によれば、第１工程に用いられるガスは、Ｃ，Ｈ，Ｆ，Ｏ，ＳまたはＮを含む。たとえば、第１工程に用いられるガスは、CxHy, CxFy, CxOy, CxHyFz, CxHyOz, CxHyNz, CxHySz, CwHxFyOz, CwHxNyOz, CwHxSyOzで構成されるガスおよび液体試料を含む。また、第２工程に用いられるガスは、希ガス、不活性ガスまたはこれらを混合したガスである。
また、実施形態に係るプラズマ処理方法は、パターンを、極端紫外光（ＥＵＶ）またはＡｒＦリソグラフィにより形成する工程をさらに含む。ＥＵＶリソグラフィ等により微細なパターンが形成された場合であっても、実施形態に係るプラズマ処理方法によれば、Ｘ＞Ｙシュリンクを容易に実現することができる。
また、実施形態に係るプラズマ処理方法において、第１工程と第２工程との組み合わせは、パターンが含む、パターンが密に配置される部分の配置間隔を、パターンが疎に配置される部分の配置間隔よりも大きな変動量で減少させる。すなわち、実施形態に係るプラズマ処理方法は、Ｘ＞Ｙシュリンクを実現する。また、実施形態に係るプラズマ処理方法は、パターンの形状を問わず、パターンが密に配置される部分の配置間隔を、パターンが疎に配置される部分の配置間隔よりも大きな変動量で減少させる。このため、実施形態によれば、ラインアンドスペースや、パターンラフネス等、多様なパターンのイレギュラリティを制御することができる。
また、実施形態に係るプラズマ処理方法は、変動量を目的変数とし、第１工程および第２工程の処理条件を説明変数とする重回帰曲線に基づき、第１工程および第２工程の処理条件を決定する決定工程をさらに含む。また、実施形態に係るプラズマ処理方法において決定工程は、第１工程および第２工程の処理時間を決定する。このため、実施形態によれば、目的とするシュリンク量にあわせて各工程の条件を決定することができ、効率的に寸法を制御できる。
また、実施形態に係るプラズマ処理方法は、パターンを介してエッチングする工程をさらに含む。このため、実施形態によれば、プラズマ処理装置は、Ｘ－Ｙ ＣＤ制御が実行された後のマスクを用いてエッチングすることができ、高い精度で半導体装置を製造することができる。
また、実施形態に係るプラズマ処理方法はさらに、エッチングの処理条件を重回帰曲線に基づき決定する第２の決定工程を含む。このため、実施形態によれば、第１工程、第２工程だけでなく、エッチング工程の処理条件も、重回帰分析に基づき効率的に決定することができる。
また、実施形態に係るプラズマ処理方法は、疎領域と密領域とを有するパターンを備える基板を提供する工程と、パターン上に第１の膜を形成する成膜工程と、を含む。また、実施形態に係るプラズマ処理方法はさらに、第１の膜をスパッタし、パターンの側壁にスパッタされた粒子を再付着させることにより密領域のＣＤ減少量を疎領域のＣＤ減少量よりも大きくする工程を含む。このため、実施形態によれば成膜とスパッタリングとの組み合わせにより、Ｘ＞Ｙシュリンクを実現できる。
（変形例）
なお、上記実施形態においては、Ｘ－Ｙパターンとして大きさが略同一の楕円形状の穴が複数形成されるパターンを用いて説明した。ただし、これに限られず、本実施形態は、楕円形状以外の疎密を有するパターンに適用することができる。疎密を有するパターンとはたとえば、設計上同一サイズのパターンが疎に形成される部分と、密に形成される部分とを有するパターンである。上記楕円形状の穴を複数有するＸ－Ｙパターンの場合、楕円の短径方向が密に形成される部分であり、長径方向が疎に形成される部分である。本実施形態のプラズマ処理方法は、たとえばラインアンドスペース（Ｌ／Ｓ）の寸法制御、ラフネス改善等に適用することができる。
また、重回帰分析は機械学習を用いて実行してもよい。たとえば、ウエハＷのＣＤ値、目的とするΔＸ、ΔＹ、処理条件（処理ガス、印加電圧等）を入力すると、各工程（成膜、スパッタリング、エッチング）の処理時間が出力されるよう機械学習を実行する。また、プラズマ処理装置の消耗に応じて適用する重回帰曲線を変更できるようにしてもよい。また、重回帰分析においては上記以外のパラメータを説明変数として採用してもよい。たとえば、成膜する膜の材料ガス、スパッタリングにおけるドーズ量などを説明変数としてもよい。
なお、上記実施形態は一例として、プラズマ源として容量結合型プラズマ（ＣＣＰ：Capacitively Coupled Plasma）を用いたプラズマ処理装置１を説明した。ただし、開示の技術はこれに限られず、誘導結合型プラズマ（ＩＣＰ：Inductively Coupled Plasma）や、マイクロ波プラズマなど、任意のプラズマ源を用いたプラズマ処理装置を採用することができる。
また、マスクパターン１０３上に施すシリコン（Ｓｉ）系のコーティング１０５はたとえば、直流スパッタリング（Direct Current Sputtering）、Direct Current Superposition（DCS）等を用いて実行できる。ＤＣＳはたとえば、米国特許出願公開第２０１８／０１５１３３３号明細書の図４Ａおよび図４Ｂ等に記載された手法により実行できる。
また、プラズマ処理装置の形状および機能に応じて、図２の各処理は一つのプラズマ処理装置のチャンバ内で実行することもでき、チャンバ間でウエハＷを搬入出して実行することもできる。本実施形態では、成膜処理（ステップＳ２２）、スパッタリング（ステップＳ２３）、エッチング（ステップＳ２５）は、同一のプラズマ処理装置１のチャンバ１０内で実行する。また、ウエハＷ上にコーティング１０５を施す処理等も同一のチャンバ１０内で実行するようにプラズマ処理装置１を構成してもよい。
また、上記説明中、図２の成膜処理（ステップＳ２２）において用いる処理ガスはフルオロカーボン（ＣｘＦｙ）系のガスとした。ただし、これに限らず、処理ガスはカーボンを含むガスであって、ステップＳ２３のスパッタリングによりパターン表面から放出されてパターンに再付着、堆積する材料を含んでいればよい。たとえば、Ｃ，Ｈ，Ｆ，Ｏ，ＳまたはＮを含む処理ガスを成膜処理において使用できる。たとえば、CxHy, CxFy, CxOy, CxHyFz, CxHyOz, CxHyNz, CxHySz, CwHxFyOz, CwHxNyOz, CwHxSyOzで構成されるガス及び液体試料を成膜処理において使用できる。
また、上記実施形態に係るプラズマ処理において、ステップＳ２５の後にさらに成膜その他の処理を実行してもよい。
今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
１ プラズマ処理装置
１０ チャンバ
２０ 載置台
２１ 静電チャック
２１ａ 絶縁体
２１ｂ チャック電極
２２ 基台
２３ 直流電圧源
２４ エッジリング
２６ａ 冷媒流路
２６ｂ 冷媒入口配管
２６ｃ 冷媒出口配管
２７ チラー
２８ 伝熱ガス供給源
２８ａ ガス供給ライン
２９ 電力供給装置
２９ａ 第１高周波電源
２９ｂ 第２高周波電源
２９ｃ 第１整合器
２９ｄ 第２整合器
３０ ガスシャワーヘッド
３１ シールドリング
３２ ガス導入口
３２ａ，３２ｂ 拡散室
３３ ガス供給源
３４ ガス供給孔
４０ 排気口
４１ 排気装置
５０ 制御部
５１ ＣＰＵ
５２ ＲＯＭ
５３ ＲＡＭ
Ｇ ゲートバルブ
Ｗ ウエハ

Claims (13)

  1. 基板上に形成された疎密を有するパターン上にＣＶＤ（Chemical Vapor Deposition）によって第１の膜を形成する第１工程と、
    前記第１の膜をスパッタリングまたはエッチングすることにより、スパッタリングまたはエッチングされた前記第１の膜由来の粒子を前記パターンの側壁に付着させる第２工程と、
    を含む、プラズマ処理方法。
  2. 前記第１工程と前記第２工程を所定回数繰り返し実行する、請求項１に記載のプラズマ処理方法。
  3. 前記第１工程と前記第２工程との間に、真空引き工程またはガス交換工程をさらに含む、請求項１または２に記載のプラズマ処理方法。
  4. 前記第１工程に用いられるガスは、Ｃ，Ｈ，Ｆ，Ｏ，ＳまたはＮを含む、請求項１から３のいずれか１項に記載のプラズマ処理方法。
  5. 前記第２工程に用いられるガスは、希ガス、不活性ガスまたはこれらを混合したガスである、請求項１から４のいずれか１項に記載のプラズマ処理方法。
  6. 前記パターンを、極端紫外光（ＥＵＶ）またはＡｒＦリソグラフィにより形成する工程をさらに含む、請求項１から５のいずれか１項に記載のプラズマ処理方法。
  7. 基板上に形成された疎密を有するパターン上にＣＶＤ（Chemical Vapor Deposition）によって第１の膜を形成する第１工程と、
    前記第１の膜をスパッタリングまたはエッチングする第２工程と、
    を含み、
    前記第１工程と前記第２工程との組み合わせは、前記パターンが含む、パターンが密に配置される部分の配置間隔を、パターンが疎に配置される部分の配置間隔よりも大きな変動量で減少させる、プラズマ処理方法。
  8. 基板上に形成された疎密を有するパターン上に第１の膜を形成する第１工程と、
    前記第１の膜をスパッタリングまたはエッチングする第２工程と、
    を含み、
    前記第１工程と前記第２工程との組み合わせは、前記パターンが含む、パターンが密に配置される部分の配置間隔を、パターンが疎に配置される部分の配置間隔よりも大きな変動量で減少させ、
    前記変動量を目的変数とし、前記第１工程および前記第２工程の処理条件を説明変数とする重回帰曲線に基づき、前記第１工程および前記第２工程の処理条件を決定する決定工程をさらに含む、
    プラズマ処理方法。
  9. 前記決定工程は、前記第１工程および前記第２工程の処理時間を決定する、請求項８に記載のプラズマ処理方法。
  10. 前記パターンを介してエッチングする第３工程をさらに含む、請求項１から９のいずれか１項に記載のプラズマ処理方法。
  11. 前記第３工程の処理条件を重回帰曲線に基づき決定する第２の決定工程をさらに含む、請求項１０に記載のプラズマ処理方法。
  12. 疎領域と密領域とを有するパターンを備える基板を提供する工程と、
    前記パターン上にＣＶＤ（Chemical Vapor Deposition）によって第１の膜を形成する成膜工程と、
    前記第１の膜をスパッタし、前記パターンの側壁にスパッタされた粒子を再付着させることにより前記密領域のＣＤ減少量を前記疎領域のＣＤ減少量よりも大きくする工程と、
    を含むプラズマ処理方法。
  13. 処理空間を提供するチャンバと、
    前記チャンバの内部に設けられ、基板が載置される載置台と、
    前記チャンバの内部に処理ガスを供給するためのガス供給部と、
    前記チャンバ内において、基板上に形成された疎密を有するパターン上にＣＶＤ（Chemical Vapor Deposition）によって第１の膜を形成する第１工程と、前記第１の膜をスパッタリングまたはエッチングすることにより、スパッタリングまたはエッチングされた前記第１の膜由来の粒子を前記パターンの側壁に付着させる第２工程と、を実行する制御部と、
    を備えたプラズマ処理装置。
JP2018234742A 2018-12-14 2018-12-14 プラズマ処理方法およびプラズマ処理装置 Active JP7229750B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2018234742A JP7229750B2 (ja) 2018-12-14 2018-12-14 プラズマ処理方法およびプラズマ処理装置
TW108144447A TWI822918B (zh) 2018-12-14 2019-12-05 電漿處理方法及電漿處理裝置
CN201911265106.3A CN111326395A (zh) 2018-12-14 2019-12-11 等离子体处理方法和等离子体处理装置
KR1020190165756A KR20200074033A (ko) 2018-12-14 2019-12-12 플라즈마 처리 방법 및 플라즈마 처리 장치
US16/713,945 US11094551B2 (en) 2018-12-14 2019-12-13 Plasma processing method and plasma processing apparatus
US17/357,049 US11557485B2 (en) 2018-12-14 2021-06-24 Plasma processing method and plasma processing apparatus
JP2023021671A JP7418632B2 (ja) 2018-12-14 2023-02-15 プラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018234742A JP7229750B2 (ja) 2018-12-14 2018-12-14 プラズマ処理方法およびプラズマ処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023021671A Division JP7418632B2 (ja) 2018-12-14 2023-02-15 プラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2020096142A JP2020096142A (ja) 2020-06-18
JP7229750B2 true JP7229750B2 (ja) 2023-02-28

Family

ID=71072896

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018234742A Active JP7229750B2 (ja) 2018-12-14 2018-12-14 プラズマ処理方法およびプラズマ処理装置
JP2023021671A Active JP7418632B2 (ja) 2018-12-14 2023-02-15 プラズマ処理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023021671A Active JP7418632B2 (ja) 2018-12-14 2023-02-15 プラズマ処理装置

Country Status (5)

Country Link
US (2) US11094551B2 (ja)
JP (2) JP7229750B2 (ja)
KR (1) KR20200074033A (ja)
CN (1) CN111326395A (ja)
TW (1) TWI822918B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230124754A (ko) * 2020-09-18 2023-08-25 도쿄엘렉트론가부시키가이샤 에칭 방법, 플라즈마 처리 장치, 기판 처리 시스템및 프로그램

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294905A (ja) 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
US20090050271A1 (en) 2007-08-20 2009-02-26 Lam Research Corporation Mask trimming
JP2010003757A (ja) 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2012227282A (ja) 2011-04-18 2012-11-15 Hitachi Ltd 加工装置および加工条件算出方法
JP2016207772A (ja) 2015-04-20 2016-12-08 東京エレクトロン株式会社 有機膜をエッチングする方法
JP2017045869A (ja) 2015-08-27 2017-03-02 東京エレクトロン株式会社 プラズマ処理方法
JP2018022743A (ja) 2016-08-02 2018-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229905B (en) * 2003-11-13 2005-03-21 Nanya Technology Corp Method for controlling critical dimension by utilizing resist sidewall protection
JP2007214299A (ja) * 2006-02-09 2007-08-23 Tokyo Electron Ltd エッチング方法
US7700444B2 (en) * 2006-10-26 2010-04-20 Yijian Chen Post-lithography misalignment correction with shadow effect for multiple patterning
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US8435419B2 (en) * 2010-06-14 2013-05-07 Applied Materials, Inc. Methods of processing substrates having metal materials
JP2013243271A (ja) * 2012-05-22 2013-12-05 Hitachi High-Technologies Corp ドライエッチング方法
US9165783B2 (en) * 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
JP6095528B2 (ja) * 2013-09-04 2017-03-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6243722B2 (ja) * 2013-12-10 2017-12-06 東京エレクトロン株式会社 エッチング処理方法
EP3182459A1 (en) * 2015-12-15 2017-06-21 IMEC vzw Method of producing a pre-patterned structure for growing vertical nanostructures
JP6820730B2 (ja) * 2016-12-02 2021-01-27 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US10796912B2 (en) * 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US10727058B2 (en) * 2018-08-20 2020-07-28 Applied Materials, Inc. Methods for forming and etching structures for patterning processes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294905A (ja) 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
US20090050271A1 (en) 2007-08-20 2009-02-26 Lam Research Corporation Mask trimming
JP2010003757A (ja) 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2012227282A (ja) 2011-04-18 2012-11-15 Hitachi Ltd 加工装置および加工条件算出方法
JP2016207772A (ja) 2015-04-20 2016-12-08 東京エレクトロン株式会社 有機膜をエッチングする方法
JP2017045869A (ja) 2015-08-27 2017-03-02 東京エレクトロン株式会社 プラズマ処理方法
JP2018022743A (ja) 2016-08-02 2018-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
JP7418632B2 (ja) 2024-01-19
US11557485B2 (en) 2023-01-17
US11094551B2 (en) 2021-08-17
KR20200074033A (ko) 2020-06-24
US20210320011A1 (en) 2021-10-14
TW202032662A (zh) 2020-09-01
CN111326395A (zh) 2020-06-23
JP2023053351A (ja) 2023-04-12
US20200194274A1 (en) 2020-06-18
JP2020096142A (ja) 2020-06-18
TWI822918B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
TWI723049B (zh) 原子層次解析度與電漿處理控制的方法
KR20190026589A (ko) 에칭 방법
US20200381263A1 (en) Method of processing target object
US9911607B2 (en) Method of processing target object
US9324569B2 (en) Plasma etching method and plasma etching apparatus
JP6723659B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2017098478A (ja) エッチング方法
US11462412B2 (en) Etching method
JP2008078515A (ja) プラズマ処理方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TW201717276A (zh) 蝕刻方法
KR20190051817A (ko) 플라즈마 에칭 방법
WO2017199946A1 (ja) エッチング方法
KR20170057146A (ko) 에칭 방법
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
JP7418632B2 (ja) プラズマ処理装置
JP2020088174A (ja) エッチング方法及び基板処理装置
US20160032445A1 (en) Plasma processing apparatus and plasma processing method
JP7175162B2 (ja) 被処理体のプラズマエッチング方法及びプラズマエッチング装置
JP2018182104A (ja) 成膜方法
JP2022140924A (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230215

R150 Certificate of patent or registration of utility model

Ref document number: 7229750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150