JP5107842B2 - 基板処理方法 - Google Patents
基板処理方法 Download PDFInfo
- Publication number
- JP5107842B2 JP5107842B2 JP2008234809A JP2008234809A JP5107842B2 JP 5107842 B2 JP5107842 B2 JP 5107842B2 JP 2008234809 A JP2008234809 A JP 2008234809A JP 2008234809 A JP2008234809 A JP 2008234809A JP 5107842 B2 JP5107842 B2 JP 5107842B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- mask layer
- processing method
- substrate processing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 101
- 238000003672 processing method Methods 0.000 title claims description 66
- 229920002120 photoresistant polymer Polymers 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 69
- 238000000151 deposition Methods 0.000 claims description 42
- 230000008021 deposition Effects 0.000 claims description 29
- 239000000203 mixture Substances 0.000 claims description 4
- 238000010408 sweeping Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 148
- 230000008569 process Effects 0.000 description 64
- 235000012431 wafers Nutrition 0.000 description 55
- 229910052581 Si3N4 Inorganic materials 0.000 description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 48
- 230000006870 function Effects 0.000 description 14
- 238000011084 recovery Methods 0.000 description 14
- 230000009471 action Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 6
- 238000009499 grossing Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- OCVXZQOKBHXGRU-UHFFFAOYSA-N iodine(1+) Chemical compound [I+] OCVXZQOKBHXGRU-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Description
本発明は、基板処理方法に関し、特に、処理対象層、中間層、マスク層が順に積層された基板を処理する基板処理方法に関する。
シリコン基材上にＣＶＤ処理等によって形成された不純物を含む酸化膜、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜、導電膜、例えばＴｉＮ膜、反射防止膜（ＢＡ
ＲＣ膜）及びマスク層（フォトレジスト膜）が順に積層された半導体デバイス用のウエハが知られている（例えば、特許文献１参照）。フォトレジスト膜は、フォトリソグラフィにより所定のパターンに形成され、反射防止膜及び導電膜のエッチングの際に、マスク層として機能する。
ＲＣ膜）及びマスク層（フォトレジスト膜）が順に積層された半導体デバイス用のウエハが知られている（例えば、特許文献１参照）。フォトレジスト膜は、フォトリソグラフィにより所定のパターンに形成され、反射防止膜及び導電膜のエッチングの際に、マスク層として機能する。
近年、半導体デバイスの小型化が進む中、上述したようなウエハの表面における回路パターンをより微細に形成する必要が生じてきている。このような微細な回路パターンを形成するためには、半導体デバイスの製造過程において、フォトレジスト膜におけるパターンの最小寸法を小さくして、小さい寸法の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。
特開２００６−１９０９３９号公報
しかしながら、フォトレジスト膜におけるパターンの最小寸法はフォトリソグラフィで現像可能となる最小寸法によって規定されるが、焦点距離のばらつきなどに起因してフォトリソグラフィで量産可能な最小寸法には限界がある。例えば、フォトリソグラフィで量産可能な最小寸法は約８０ｎｍである。一方、半導体デバイスの小型化要求を満たす加工寸法は３０ｎｍ程度である。
また、近年、パターンの最小寸法を小さくするために、フォトリソグラフィで使用する光の波長を短くすると共に、従来よりも柔らかくて薄いフォトレジスト膜が適用される機会が多くなった。このため、反射防止膜（ＢＡＲＣ膜）のエッチング時にフォトレジスト膜自体が摩耗するという問題が発生している。そこで、フォトレジスト膜の厚さを増大又は回復させる技術の開発が急がれている。
本発明の目的は、半導体デバイスの小型化要求を満たす寸法の開口部を形成する基板処理方法において、摩耗前のマスク層の厚さを増大させるか、又は摩耗したマスク層を回復させることができる基板処理方法を提供することにある。
上記目的を達成するために、請求項１記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ６ガスの混合ガスから生成されたプラズマによって前記開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップと、前記中間層をエッチングする中間層エッチングステップと、該中間層エッチングステップによって露出した前記処理対象層の露出面をエッチングする処理対象層エッチングステップと、前記マスク層厚さ増大ステップ後であって、前記処理対象層エッチングステップ前に、前記中間層エッチングステップによって露出した前記処理対象層の前記露出面を一掃するブレークスルーステップと、を有することを特徴とする。ここで、Ｃは炭素、Ｈは水素、Ｆはフッ素である。
請求項２記載の基板処理方法は、請求項１記載の基板処理方法において、前記マスク層厚さ増大ステップは、前記中間層エッチングステップによって摩耗した前記マスク層の厚さを回復させるステップであることを特徴とする。
請求項３記載の基板処理方法は、請求項１記載の基板処理方法において、前記マスク層厚さ増大ステップは、前記中間層エッチングステップ前に実施されることを特徴とする。
請求項４記載の基板処理方法は、請求項１乃至３のいずれか１項に記載の基板処理方法において、前記デポ性ガスは、ＣＨ３Ｆガスであることを特徴とする。
請求項５記載の基板処理方法は、請求項１乃至４のいずれか１項に記載の基板処理方法において、前記デポ性ガスに対する前記ＳＦ６ガスの混合比は、１．５以下であることを特徴とする。
請求項６記載の基板処理方法は、請求項５記載の基板処理方法において、前記デポ性ガスに対する前記ＳＦ６ガスの混合比は、１〜１．５であることを特徴とする。
請求項７記載の基板処理方法は、請求項１乃至６のいずれか１項に記載の基板処理方法において、前記マスク層厚さ増大ステップにおいて、前記基板に５０Ｗ乃至２００Ｗのバイアス電力を印加させることを特徴とする。
請求項８記載の基板処理方法は、請求項１乃至７のいずれか１項に記載の基板処理方法において、前記マスク層厚さ増大ステップにおいて、前記基板を取り巻く雰囲気圧力を２．０Ｐａ（１５ｍＴｏｒｒ）乃至５．２Ｐａ（４０ｍＴｏｒｒ）に調整することを特徴とする。
請求項９記載の基板処理方法は、請求項１乃至８のいずれか１項に記載の基板処理方法において、前記マスク層厚さ増大ステップにおける処理時間は、２０秒乃至４０秒であることを特徴とする。
請求項１０記載の基板処理方法は、請求項１乃至９のいずれか１項に記載の基板処理方法において、前記マスク層厚さ増大ステップにおける前記マスク層は、フォトレジスト膜であることを特徴とする。
また、請求項１１記載の基板処理方法は、請求項１乃至１０のいずれか１項に記載の基板処理方法において、前記処理対象層は、ＳｉＮ膜であることを特徴とする。
また、請求項１２記載の基板処理方法は、請求項１記載の基板処理方法において、前記中間層は、反射防止膜（ＢＡＲＣ膜）であり、前記マスク層厚さ増大ステップは、前記中間層エッチングステップによって前記反射防止膜の一部をエッチングして前記処理対象層の一部を露出させた後、実行されることを特徴とする。
また、請求項１３記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ ６ ガスの混合ガスから生成されたプラズマによって前記開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップと、前記中間層をエッチングする中間層エッチングステップと、該中間層エッチングステップによって露出した前記処理対象層の露出面をエッチングする処理対象層エッチングステップと、前記マスク層厚さ増大ステップ後であって、前記処理対象層エッチングステップ前に、前記中間層エッチングステップによって露出した前記処理対象層の前記露出面を一掃するブレークスルーステップと、を有し、前記中間層エッチングステップは、ＣＦ ４ ガスとＯ ２ ガスとの混合ガスから生成されたプラズマを用いて実行されることを特徴とする。
また、請求項１１記載の基板処理方法は、請求項１乃至１０のいずれか１項に記載の基板処理方法において、前記処理対象層は、ＳｉＮ膜であることを特徴とする。
また、請求項１２記載の基板処理方法は、請求項１記載の基板処理方法において、前記中間層は、反射防止膜（ＢＡＲＣ膜）であり、前記マスク層厚さ増大ステップは、前記中間層エッチングステップによって前記反射防止膜の一部をエッチングして前記処理対象層の一部を露出させた後、実行されることを特徴とする。
また、請求項１３記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ ６ ガスの混合ガスから生成されたプラズマによって前記開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップと、前記中間層をエッチングする中間層エッチングステップと、該中間層エッチングステップによって露出した前記処理対象層の露出面をエッチングする処理対象層エッチングステップと、前記マスク層厚さ増大ステップ後であって、前記処理対象層エッチングステップ前に、前記中間層エッチングステップによって露出した前記処理対象層の前記露出面を一掃するブレークスルーステップと、を有し、前記中間層エッチングステップは、ＣＦ ４ ガスとＯ ２ ガスとの混合ガスから生成されたプラズマを用いて実行されることを特徴とする。
請求項１記載の基板処理方法によれば、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ６ガスの混合ガスから生成されたプラズマによって開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップ後であって、処理対象層エッチングステップ前に、中間層エッチングステップによって露出した処理対象層の露出面を一掃するブレークスルーステップを有するので、必要に応じてマスク層の厚さを増大させることができると共に、処理対象層上に付着したデポを一掃して処理対象層エッチングステップにおける選択性に関する支障を解消することができる。
請求項２記載の基板処理方法によれば、マスク層厚さ増大ステップが、中間層のエッチングによって摩耗したマスク層の厚さを回復させるステップであるので、中間層エッチングステップによって摩耗したマスク層の厚さを回復させることができる。
請求項３記載の基板処理方法によれば、マスク層厚さ増大ステップが、中間層をエッチングする前に実施されるので、摩耗する前のマスク層の厚さを増大させて、その後の処理を安定させることができる。
請求項４記載の基板処理方法によれば、デポ性ガスが、ＣＨ３Ｆガスであるので、マスク層の上部表面に、ＣＨ３Ｆガスに基づくデポを堆積させてその厚さを増大させることができる。
請求項５記載の基板処理方法によれば、デポ性ガスに対するＳＦ６ガスの混合比を１．５以下としたので、デポ性ガスのデポ堆積作用と、ＳＦ６ガスのデポ制御作用及びマスク層表面の円滑作用との相乗作用によって、マスク層表面に選択的にデポを付着させてその厚さを増大させることができる。
請求項６記載の基板処理方法によれば、デポ性ガスに対するＳＦ６ガスの混合比を１〜１．５としたので、マスク層表面により選択的にデポを付着させてその厚さを効果的に増大させることができる。
請求項７記載の基板処理方法によれば、マスク層厚さ増大ステップにおいて、基板に５０Ｗ乃至２００Ｗのバイアス電力を印加させるので、ガス混合比、処理圧力等と相まって
マスク層表面に、選択的にデポを付着させてその厚さを効果的に増大させることができる。
マスク層表面に、選択的にデポを付着させてその厚さを効果的に増大させることができる。
請求項８記載の基板処理方法によれば、マスク層増大ステップにおいて、基板を取り巻く雰囲気圧力を２．０Ｐａ（１５ｍＴｏｒｒ）乃至５．２Ｐａ（４０ｍＴｏｒｒ）に調整するので、バイアス電力、処理ガス混合比等と相まって、マスク層表面にデポを効率よく付着させてその厚さを増大することができる。
請求項９記載の基板処理方法によれば、マスク層厚さ増大ステップにおける処理時間を２０秒乃至４０秒としたので、必要最小限の処理時間でマスク層表面にデポを付着させてその厚さを増大させることができる。
請求項１０記載の基板処理方法によれば、マスク層厚さ増大ステップにおけるマスク層をフォトレジスト膜としたので、フォトレジスト膜の表面にデポを付着させてその厚さを増大させることができる。
以下、本発明の実施の形態について図面を参照しながら詳述する。
まず、本発明の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。この基板処理システムは基板としての半導体ウエハＷ（以下、単に「ウエハＷ」という。）にプラズマを用いたエッチング処理やアッシング処理を施すように構成された複数のプロセスモジュールを備える。
図１は、本発明の実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。
図１において、基板処理システム１０は、平面視六角形のトランスファモジュール１１と、該トランスファモジュール１１の一側面に接続する２つのプロセスモジュール１２、１３と、該２つのプロセスモジュール１２、１３に対向するようにトランスファモジュール１１の他側面に接続する２つのプロセスモジュール１４、１５と、プロセスモジュール１３に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１６と、プロセスモジュール１５に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１７と、矩形状の搬送室としてのローダーモジュール１８と、トランスファモジュール１１及びローダーモジュール１８の間に配置されてこれらを連結する２つのロード・ロックモジュール１９、２０とを備える。
トランスファモジュール１１はその内部に配置された屈伸及び旋回自在な搬送アーム２
１を有し、該搬送アーム２１は、プロセスモジュール１２〜１７やロード・ロックモジュール１９、２０の間においてウエハＷを搬送する。
１を有し、該搬送アーム２１は、プロセスモジュール１２〜１７やロード・ロックモジュール１９、２０の間においてウエハＷを搬送する。
プロセスモジュール１２はウエハＷを収容する処理室容器（チャンバ）を有し、該チャンバ内部に処理ガスとしてＣＦ系ガス、例えば、ＣＦ４ガス及びＯ２ガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。
図２は、図１における線II−IIに沿う断面図である。
図２において、プロセスモジュール１２は、処理室（チャンバ）２２と、該チャンバ２２内に配置されたウエハＷの載置台２３と、チャンバ２２の上方において載置台２３と対向するように配置されたシャワーヘッド２４と、チャンバ２２内のガス等を排気するＴＭＰ（Turbo Molecular Pump）２５と、チャンバ２２及びＴＭＰ２５の間に配置され、チャンバ２２内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Adaptive Pressure Control）バルブ２６とを有する。
載置台２３には高周波電源２７が整合器（Matcher）２８を介して接続されており、該
高周波電源２７は高周波電力を載置台２３に供給する。これにより、載置台２３は下部電極として機能する。また、整合器２８は、載置台２３からの高周波電力の反射を低減して高周波電力の載置台２３への供給効率を最大にする。載置台２３は高周波電源２７から供給された高周波電力を処理空間Ｓに印加する。
高周波電源２７は高周波電力を載置台２３に供給する。これにより、載置台２３は下部電極として機能する。また、整合器２８は、載置台２３からの高周波電力の反射を低減して高周波電力の載置台２３への供給効率を最大にする。載置台２３は高周波電源２７から供給された高周波電力を処理空間Ｓに印加する。
シャワーヘッド２４は円板状のガス供給部３０からなり、ガス供給部３０はバッファ室３２を有する。バッファ室３２はガス通気孔３４を介してチャンバ２２内に連通する。
バッファ室３２はＣＦ４ガス供給系及びＯ２ガス供給系（共に図示しない）に接続されている。ＣＦ４ガス供給系はバッファ室３２へＣＦ４ガスを供給する。また、Ｏ２ガス供給系はバッファ室３２へＯ２ガスを供給する。供給されたＣＦ４ガス及びＯ２ガスはガス通気孔３４を介してチャンバ２２内へ供給される。
シャワーヘッド２４には高周波電源３５が整合器３６を介して接続されており、該高周波電源３５は高周波電力をシャワーヘッド２４に供給する。これにより、シャワーヘッド２４は上部電極として機能する。また、整合器３６は整合器２８と同様の機能を有する。シャワーヘッド２４は高周波電源３５から供給された高周波電力を処理空間Ｓに印加する。
このプロセスモジュール１２のチャンバ２２内では、上述したように、載置台２３及びシャワーヘッド２４が処理空間Ｓに高周波電力を印加することにより、シャワーヘッド２４から処理空間Ｓに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、後述する中間層膜エッチングステップを実行する。
図１に戻り、プロセスモジュール１３はプロセスモジュール１２において中間層エッチングステップが施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＣＨ３ＦガスとＳＦ６の混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷに後述するマスク層厚さ増大ステップを施す。なお、プロセスモジュール１３は、プロセスモジュール１２と同様の構成を有し、ＣＨ３Ｆガス供給系、ＳＦ６ガス供給系（いずれも図示省略）を備える。
マスク層の厚さが増大したウエハＷに対して、ＳｉＮ膜エッチングステップが実行されるが、デポ付着によるマスク層厚さ増大ステップと、ＳｉＮ膜エッチングステップを同じチャンバ内で実行することは、マスク層厚さ増大ステップにおけるデポがＳｉＮ膜エッチングの邪魔をするおそれがあるために、本実施の形態においては、ＳｉＮ膜エッチングステップは、プロセスモジュール１５で行う。プロセスモジュール１５もプロセスモジュール１２と同様の構成を有している。
プロセスモジュール１４はプロセスモジュール１５においてエッチング処理が施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＯ２ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにアッシング処理を施す。なお、プロセスモジュール１４も、プロセスモジュール１２と同様の構成を有し、各種ガス供給系に接続されたガス供給部３０からなるシャワーヘッド２４の代わりに、Ｏ２ガス供給系がバッファ室に接続された円板状のガス供給部のみからなるシャワーヘッド（いずれも図示しない）を備える。
トランスファモジュール１１、プロセスモジュール１２〜１７の内部は減圧状態に維持され、トランスファモジュール１１と、プロセスモジュール１２〜１７のそれぞれとは真空ゲートバルブ１２ａ〜１７ａを介して接続される。
基板処理システム１０では、ローダーモジュール１８の内部圧力が大気圧に維持される一方、トランスファモジュール１１の内部圧力は真空に維持される。そのため、各ロード・ロックモジュール１９、２０は、それぞれトランスファモジュール１１との連結部に真空ゲートバルブ１９ａ、２０ａを備えると共に、ローダーモジュール１８との連結部に大気ドアバルブ１９ｂ、２０ｂを備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックモジュール１９、２０はローダーモジュール１８及びトランスファモジュール１１の間において受渡されるウエハＷを一時的に載置するためのウエハ載置台１９ｃ、２０ｃを有する。
ローダーモジュール１８には、ロード・ロックモジュール１９、２０の他、例えば２５枚のウエハＷを収容する容器としてのフープ（Front Opening Unified Pod）３７がそれぞれ載置される例えば３つのフープ載置台３８と、フープ３７から搬出されたウエハＷの位置をプリアライメントするオリエンタ３９とが接続されている。
ロード・ロックモジュール１９、２０は、ローダーモジュール１８の長手方向に沿う側壁に接続されると共にローダーモジュール１８を挟んで３つのフープ載置台３８と対向するように配置され、オリエンタ３９はローダーモジュール１８の長手方向に関する一端に配置される。
ローダーモジュール１８は、内部に配置された、ウエハＷを搬送するスカラ型デュアルアームタイプの搬送アーム４０と、各フープ載置台３８に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート４１とを有する。搬送アーム４０は、フープ載置台３８に載置されたフープ３７からウエハＷをロードポート４１経由で取り出し、該取り出したウエハＷをロード・ロックモジュール１９、２０やオリエンタ３９へ搬出入する。
また、基板処理システム１０は、ローダーモジュール１８の長手方向に関する一端に配
置されたオペレーションパネル４２を備える。オペレーションパネル４２は、例えばＬＣＤ（Liquid Crystal Display）からなる表示部を有し、該表示部は基板処理システム１０の各構成要素の動作状況を表示する。
置されたオペレーションパネル４２を備える。オペレーションパネル４２は、例えばＬＣＤ（Liquid Crystal Display）からなる表示部を有し、該表示部は基板処理システム１０の各構成要素の動作状況を表示する。
図３は、図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。
図３において、ウエハＷはシリコン基材５０の表面に形成された処理対象層としての窒化珪素（ＳｉＮ）膜５１と、ＳｉＮ膜５１上に形成された反射防止膜（ＢＡＲＣ膜）５２と、ＢＡＲＣ膜５２上に形成されたフォトレジスト膜（マスク層）５３とを有する。
シリコン基材５０はシリコンからなる円板状の薄板であり、例えばＣＶＤ処理を施すことによって表面にＳｉＮ膜５１が形成される。ＳｉＮ膜５１上に、例えば塗布処理によってＢＡＲＣ膜５２が形成される。ＢＡＲＣ膜５２は或る特定の波長の光、例えば、フォトレジスト膜５３に向けて照射されるＡｒＦエキシマレーザ光を吸収する色素を含む高分子樹脂からなり、フォトレジスト膜５３を透過したＡｒＦエキシマレーザ光がＳｉＮ膜５１によって反射して再びフォトレジスト膜５３に到達するのを防止する。フォトレジスト膜５３は、ＢＡＲＣ膜５２上に例えばスピンコータ（図示省略）を用いて形成される。フォトレジスト膜５３はポジ型の感光性樹脂からなり、ＡｒＦエキシマレーザ光に照射されるとアルカリ可溶性に変質する。
このような構成のウエハＷに対し、所定のパターンに反転するパターンに対応したＡｒＦエキシマレーザ光がステッパー（図示省略）によってフォトレジスト膜５３に照射されて、フォトレジスト膜５３におけるＡｒＦエキシマレーザ光が照射された部分がアルカリ可溶性に変質する。その後、フォトレジスト膜５３に強アルカリ性の現像液が滴下されてアルカリ可溶性に変質した部分が除去される。これにより、フォトレジスト膜５３から所定のパターンに反転するパターンに対応した部分が取り除かれるため、ウエハＷ上には所定のパターンを呈する、例えば、ビアホールを形成する位置に開口部５４を有するフォトレジスト膜５３が残る。
ところで、半導体デバイスの小型化要求を満たすためには、小さい寸法、具体的には幅（ＣＤ（Critical Dimension）値）が３０ｎｍ程度の開口部（ビアホールやトレンチ）をエッチング対象膜に形成する必要があり、このために、上述したように、フォトリソグラフィで使用する光の波長を短くすると共に、従来よりも柔らかくて薄いフォトレジスト膜が適用されるようになった。しかしながら、柔らかくて薄いマスクフォトレジスト膜は、ＢＡＲＣ膜５２のエッチング時に摩耗し易く、ＳｉＮ膜５１のエッチングにおいてマスク層としての機能を十分に発揮することが困難となっている。すなわち、従来から、処理対象層、中間層及びマスク層からなる三層構図のウエハの中間層又は処理対象層をエッチングする際、マスク層よりも中間層又は処理対象層の方を選択的にエッチングする処理ガスとして、例えばＣＦ４／ＣＨＦ３／Ａｒ／Ｏ２系のガスが用いられているが、マスク層の厚さが従来の例えば１／５程度のものを適用するようになった現在においては、中間層のエッチング時におけるマスク層の摩耗量が相対的に大きくなり、予め、マスク層の厚さを増大させておくか、又は摩耗したマスク層の厚さを回復する技術の開発が望まれている。
本発明者は、マスク層の厚さを増大させる方法を見出すために、マスク層に対するデポ付着のための処理ガスの種類、処理条件等とデポ付着量等との関係について鋭意研究した結果、処理対象層としての、例えばＳｉＮ膜５１、ＢＡＲＣ膜５２、フォトレジスト膜５３がシリコン基材５０上に順に積層されたウエハＷにおいて、ＣＦ系のデポ性ガス（ＣｘＨｙＦｚ、ここでｘ、ｙ、ｚは正の整数）とＳＦ６ガスとの混合ガスを用いてプラズマ処理を施すことによって、フォトレジスト膜５３の上部表面にデポが堆積してその厚さが増大することを見出し、本発明に到達した。
すなわち、本発明に係る基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、マスク層は中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ６ガスの混合ガスから生成されたプラズマによって開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップを有することを特徴とする。
ここで、デポ性ガスとは、当該ガスを用いたプラズマ処理によって、マスク層としてのフォトレジスト膜５３の上部表面又は開口部の側壁面に、デポを堆積させてフォトレジスト膜５３の厚みを増大させるか又は開口幅を縮小させる機能を有するガスをいう。
以下、本発明の実施の形態に係る基板処理方法について図面を参照しつつ詳述する。
この基板処理方法は、ウエハＷにおけるフォトレジスト膜５３の上部表面にプラズマ処理に基づくデポを堆積させることによってフォトレジスト膜５３の厚さを増大させるマスク層厚さ増大ステップを有する。
図４乃至図６は、本発明の実施の形態における基板処理方法を示す工程図である。
図４において、まず、シリコン基材５０上に処理対象層としてのＳｉＮ膜５１、ＢＡＲＣ膜５２及びフォトレジスト膜５３が順に積層されたウエハＷを準備する（図４（Ａ））。ＳｉＮ膜５１の厚さは、例えば１００ｎｍ、ＢＡＲＣ膜５２の厚さは、例えば８０ｎｍ、フォトレジスト膜５３の厚さは、例えば９０ｎｍである。フォトレジスト膜５３には開口部５４が設けられており、開口部５４の開口幅は、例えば４５ｎｍである（９０ｎｍピッチ）。このウエハＷをプロセスモジュール１２（図２参照）のチャンバ２２内に搬入し、載置台２３上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば２．６Ｐａ（２０ｍＴｏｒｒ）に設定する。また、ウエハＷの温度を例えば３０℃に設定する。そして、シャワーヘッド２４のガス供給部３０からＣＦ４ガスを流量７０ｓｃｃｍでチャンバ２２内へ供給すると共に、Ｏ２ガスを流量１０ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に５０Ｗの高周波電力を供給すると共に、シャワーヘッド２４に６００Ｗの高周波電力を供給する。このとき、ＣＦ４ガス及びＯ２ガスが処理空間Ｓに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する（図４（Ｂ））。これらのイオンやラジカルは、ＢＡＲＣ膜５２におけるフォトレジスト膜５３によって覆われていない部分と衝突、反応し、当該部分をエッチングする。このとき、フォトレジスト膜５３の表面及び開口部５４の内壁面にもＣＦ４ガス及びＯ２ガスが励起されたプラズマが衝突して当該部分が摩耗し、フォトレジスト膜５３の厚さは、例えば７３ｎｍから３５ｎｍに減少した。また、開口部５４の開口幅は、例えば４５ｎｍから５５ｎｍに増大した（図４（Ｃ））。なお、このようなＢＡＲＣ膜エッチングステップの処理時間は、例えば４０秒である。
次いで、このようにしてフォトレジスト膜５３が摩耗したウエハＷの摩耗したフォトレジスト膜５３の厚さを回復させるマスク層厚さ増大ステップ（以下、「マスク層厚さ回復ステップ（ＳＭステップ）」ともいう。）が施される。
すなわち、フォトレジスト膜５３が摩耗したウエハＷをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入して載置台２３上に載置する。その後、プロセスモジュール１３のチャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば２．６Ｐａ（２０ｍＴｏｒｒ）に設定し、ウエハＷの温度を例えば３０℃に設定し、シャワーヘッド２４のガス供給部３０から、ＣＨ３Ｆガスを流量２００ｓｃｃｍでチャンバ２２内へ供給すると共に、ＳＦ６ガスを流量３００ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に１００Ｗの高周波電力を供給すると共に、シャワーヘッド２４に２００Ｗの高周波電力を供給する。このとき、ＣＨ３Ｆガス及びＳＦ６ガスの混合ガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図４（Ｄ））。
これらのイオンやラジカルは、フォトレジスト膜５３の上部表面及に衝突、反応し、フォトレジスト膜５３の上部表面にデポを堆積させてフォトレジスト膜の厚さを回復させる（図５（Ａ））。
フォトレジスト膜５３の上部表面におけるデポ厚さは、処理開始時から次第に厚くなり、処理開始３０秒後には、例えば６０ｎｍとなった。すなわち、マスク層回復ステップ（ＳＭステップ）によって、フォトレジスト膜５３の厚さは、３５ｎｍから６０ｎｍまで回復した。このとき、開口部５４の側壁面にもデポが堆積し、開口部５４の開口幅が例えば５５ｎｍから４５ｎｍとなった。フォトレジスト膜５３の厚さ及び開口部５４の幅は、マスク層厚さ回復ステップの処理時間に伴って変化し、処理時間が長いほど膜厚は厚くなり、開口幅は狭くなる。従って、処理時間を調整することによって、フォトレジスト膜５３の厚さ及び開口部５４の幅を制御することができる。
次いで、マスク層厚さ回復ステップによって、厚さが回復したフォトレジスト膜５３を有するウエハＷに対して、ＳｉＮ膜５１の表面に付着した主としてカーボンからなるデポを取り除くためのブレークスルーステップが施される。
ブレークスルーステップを施す理由として以下のことが挙げられる。
すなわち、ＢＡＲＣ膜５２のエッチングステップ後に実行されるフォトレジスト膜５３の厚さを回復させるマスク層厚さ回復ステップによって、ＳｉＮ膜５１の、ＢＡＲＣ膜５２及びフォトレジスト膜５３並びにその表面に堆積したデポ５５によって被覆されていない面にデポ５５が堆積する場合があり、ＳｉＮ膜５１上にデポ５５が付着したまま次工程であるＳｉＮ膜エッチングステップを実行すると、ＳｉＮ膜エッチングステップはデポ５５の主成分であるカーボンに対する選択性が高いために、ＳｉＮ膜５１のエッチングに支障を来す。このため、ＳｉＮ膜エッチングステップの前工程として、マスク層厚さ回復ステップ後のウエハＷに対して、ＳｉＮ膜５１の表面を軽く一掃する目的でブレークスルーステップを行う。なお、現実には、マスク層厚さ回復ステップにおいて、ＳｉＮ膜５１上にデポ５５が付着しているか否かは不明であるが、その後のＳｉＮ膜エッチングステップを安定に実施すためにもブレークスルーステップは省略すべきでないと思われる。
ブレークスルーステップは、以下のように実行される。すなわち、マスク層厚さ回復ステップによって、フォトレジスト膜５３の厚さが回復したウエハＷを、プロセスモジュール１３のチャンバ２２内から搬出し、トランスファモジュール１１を経由して再びプロセスモジュール１２（図２参照）のチャンバ２２内に搬入して載置台２３上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば２．６Ｐａ（２０ｍＴｏｒｒ）に設定する。また、ウエハＷの温度を例えば３０℃に設定する。そして、シャワーヘッド２４のガス供給部３０からＡｒガスを流量２００ｓｃｃｍでチャンバ２２内へ供給すると共に、Ｏ２ガスを流量５０ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に５０Ｗの高周波電力を供給すると共に、シャワーヘッド２４に２００Ｗの高周波電力を供給する。このとき、Ａｒガス及びＯ２ガスが処理空間Ｓに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する（図５（Ｂ））。これらのイオンやラジカルは、ＳｉＮ膜５１におけるＢＡＲＣ膜５２、フォトレジスト膜５３及びその表面に堆積したデポ５５によって覆われていない部分と衝突、反応し、当該部分の表面を一掃し、デポが存在するときは、これを取り除く。なお、このようなブレークスルーステップの処理時間は、例えば２０秒とする。
次いで、ブレークスルーステップによって、ＳｉＮ膜５１表面に付着したカーボンを主成分とするデポが除去されたウエハＷに対して、フォトレジスト膜５３の開口部をＳｉＮ膜５１に転写するＳｉＮエッチングステップが施される。
すなわち、ブレークスルーステップが施されたウエハＷをプロセスモジュール１２（図２参照）のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１５のチャンバ内に搬入して載置台２３上に載置する。その後、プロセスモジュール１５のチャンバ２２内の圧力をＡＰＣバルブ２６等によって例えば２．６Ｐａ（２０ｍＴｏｒｒ）に設定し、ウエハＷの温度を例えば３０℃に設定し、シャワーヘッド２４のガス供給部３０から、ＡｒガスとＮ２ガスを流量比、例えば３：１で混合した混合ガスを流量、例えば８００ｓｃｃｍ（Ａｒガス：６００ｓｃｃｍ、Ｎ２ガス：２００ｓｃｃｍ）でチャンバ２２内へ供給すると共に、ＣＨ３Ｆガスを、例えば５０ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に６００Ｗの高周波電力を供給すると共に、シャワーヘッド２４に２００Ｗの高周波電力を供給する。このとき、Ａｒガス及びＮ２ガスの混合ガス並びにＣＨ３Ｆガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図５（Ｃ））。
これらのイオンやラジカルはＳｉＮ膜５１におけるＢＡＲＣ膜５２、フォトレジスト膜５３及びその表面に堆積するデポ５５によって覆われていない部分と衝突、反応し、ＳｉＮ膜５１の当該部分をエッチングする（図５（Ｄ））。ＳｉＮ膜５１はシリコン基材５０が露出するまでエッチングされる。このとき、処理開始６０秒後のＳｉＮ膜５１における開口部５４の開口幅は４５ｎｍであった。
次に、このようにしてＳｉＮ膜５１に、フォトレジスト膜５３の開口部５４が転写されたウエハＷに対してアッシング処理が施される。
すなわち、ＳｉＮ膜５１エッチング後のウエハＷをプロセスモジュール１５のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１４（図２参照）のチャンバ２２内に搬入して載置台２３上に載置する。
次いで、ウエハＷが搬入されたプロセスモジュール１４のチャンバ２２内の圧力をＡＰＣバルブ等によって１．３×１０Ｐａ（１００ｍＴｏｒｒ）に設定する。そして、ウエハＷの温度を例えば３０℃に調整した後、シャワーヘッドのガス供給部３０からＯ２ガスを流量３７４ｓｃｃｍでチャンバ内へ供給する。そして、載置台２３に０〜３０Ｗの高周波電力を供給すると共に、シャワーヘッド２４に６００Ｗの高周波電力を供給する。このとき、Ｏ２ガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する（図６（Ａ））。発生したイオン及びラジカルによってＳｉＮ膜５１上に積層されているＢＡＲＣ膜５２及びフォトレジスト膜５３並びに該フォトレジスト膜５３の上部表面及び開口部５４の側壁面に堆積したデポ５５をアッシングする。これにより、ＳｉＮ膜５１に積層されているＢＡＲＣ膜５２、フォトレジスト膜５３及びその上部表面、並びに開口部５４の側壁面に堆積したデポ５５が除去される（図６（Ｂ））。
アッシング処理開始２０〜９０秒後のウエハＷにおけるＳｉＮ膜５１の開口部５４の上開口幅は４５ｎｍであった。その後、ウエハＷをプロセスモジュール１４のチャンバから搬出し、本処理を終了した。
本実施の形態によれば、ＢＡＲＣ膜５２のエッチング後に、デポ性ガスであるＣＨ３ＦガスとＳＦ６ガスとの混合ガスを用いてプラズマ処理を施すことによって、ＢＡＲＣ膜５２のエッチングステップで摩耗されたフォトレジスト膜５３の厚さを回復させることができる。
すなわち、ＢＡＲＣ膜５２をエッチングする際、ＢＡＲＣ膜５２よりも柔らかいフォトレジスト膜５３は、開口部５４の底部に比べて上部の開口幅が広くなるように、開口部側壁面が上方に向かって先細りとなるテーパー状に摩耗する。このような摩耗を放置したのでは、ＳｉＮ膜５１に、壁面がまっすぐに延びた開口部をエッチングすることができなくなる。
そこで、本実施の形態においては、デポ性ガスであるＣＨ３Ｆガスと、ＳＦ６ガスとの混合ガスを用いてプラズマ処理を施すことにより、摩耗されたフォトレジスト膜５３の表面、特に先細り部分にデポを堆積、付着させてその厚さを回復させるようにした。このときデポは、フォトレジスト膜５３の上方からフォトレジスト膜５３の上部表面に堆積するので、ＢＡＲＣ膜５２のエッチングステップにおいて、例えば上方に向かって先細りした部分の先端部に、例えばアフロヘア状にデポが付着してその厚さ及び幅を回復する。
本実施の形態によれば、フォトレジスト膜５３の厚さを回復させることができるので、特に、フォトレジスト膜５３が薄くて柔らかい場合であって、ＢＡＲＣ膜５２が硬いウエハＷに対して適用することにより、ウエハＷの加工性を大幅に改善して、例えば従来よりも厚いＳｉＮ膜のエッチングが可能となる。
本実施の形態におけるマスク層厚さ増大ステップにおいては、処理ガスとしてデポ性ガスとＳＦ６ガスの混合ガスを用い、デポ性ガスとしてＣＨ３Ｆガスが好適に用いられる。ＣＨ３Ｆガスは水素元素数が多いので、フォトレジスト膜５３と反応し易く、フォトレジスト膜５３の上部表面に効果的にデポが堆積してその厚さを増大させる。ＳＦ６ガスは、フォトレジスト膜５３の表面を平滑化（スムージング）する。
本実施の形態において、ＣＨ３Ｆガスに対するＳＦ６ガスの混合比は、１．５以下であることが好ましく、特に１〜１．５であることが好ましい。例えばＣＨ３Ｆガスの供給量を２００ｓｃｃｍとした時、ＳＦ６ガスの供給量は３００ｓｃｃｍ又はそれ以下とする。
ＣＨ３Ｆガスに対するＳＦ６ガスの流量比が、小さすぎるとＳｉＮ膜５１の表面にまでデポ付着が堆積することになり、一方、大きすぎるとフォトレジスト膜５３表面におけるデポ付着量が不足してフォトレジスト膜５３の厚さの回復が不十分となる。ＣＨ３ＦガスとＳＦ６ガスとの流量比が上記範囲内であれば、ＣＨ３Ｆガスのデポ付着作用とＳＦ６ガスのデポ制御作用又はスムージング作用とのバランスによって、ＳｉＮ膜にデポを付着させることなく、フォトレジスト膜５３の厚さを有効に回復することができる。
ここで、ＳＦ６ガスは、フッ素含有率が大きいことから、エッチング効果発現用のガスと考えられるが、イオウ（Ｓ）を含有していることから、Ｓ系反応生成物によるデポ付着作用があり、これによって、フォトレジスト膜５３上面の荒れ及び摩耗を防止して滑らかにするスムージング効果が発揮されるものと思われる。
本実施の形態において、マスク層厚さ回復ステップにおけるバイアス電力は、５０Ｗ〜２００Ｗであることが好ましい。バイアス電力が５０Ｗ未満であると、フォトレジスト膜５３表面へのデポ付着が不十分となる。一方、バイアス電力が２００Ｗを超えると、スパッタリングによってフォトレジスト膜５３が荒れ易くなる。基板処理温度は、特に限定されないが、室温、例えば２０℃〜１００℃が実用上好ましい。また、プラズマ生成電力（ソース電力）は、特に限定されるものではく、例えば使用する装置に依存して変更することができる。
本実施の形態において、マスク層厚さ回復ステップにおけるチャンバ内圧力は、２Ｐａ（１５ｍＴｏｒｒ）乃至５．２Ｐａ（４０ｍＴｏｒｒ）であることが好ましい。処理圧力が、低すぎると基板表面が荒れ易くなる。一方、処理圧力が高すぎると、基板表面が摩耗され易くなる。
本実施の形態において、マスク層厚さ回復ステップの処理時間は、例えば２０〜４０秒である。フォトレジスト膜５３表面へのデポ付着速度は、処理開始時が最も速く、その後、次第に遅くなり、約３０秒後には、ほとんど収束するからである。
本実施の形態において、フォトレジスト膜５３の厚さが回復するメカニズムは必ずしも明らかではないが、マスク層厚さ回復ステップにおけるＣＨ３Ｆガスに対するＳＦ６ガスの流量比、バイアス電力、処理圧力を上述した所定範囲に調整することにより、ＣＨ３Ｆガスによるデポ堆積作用、ＳＦ６ガスによるデポ制御作用又はスムージング作用等がバランスし、これによって、フォトレジスト膜５３の上部表面に選択的にデポを付着させて、ＢＡＲＣ膜５２のエッチング時に摩耗したフォトレジスト膜５３の厚さを回復できるものと思われる。
本実施の形態において、ＳＦ６ガスに代えて、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）等のハロゲン元素とフッ素（Ｆ）を構成元素とするガスを適用することができる。また、この場合、同様の作用効果を奏するガスであれば、Ｓ、Ｃｌ、Ｂｒ、Ｉ等を含有し、Ｆを含まないガスを適用してもよい。
本実施の形態において、マスク層厚さ回復ステップ後に実施されるＳｉＮ膜５１のエッチングステップにおけるＡｒガスの流量は３００〜９００ｓｃｃｍ、Ｎ２ガスの流量は１００〜３００ｓｃｃｍ、ＣＨ３Ｆガスの流量は、５０〜１５０ｓｃｃｍであることが好ましい。
ここで、ＳｉＮ膜５１のエッチングは、主としてＡｒガスによって行われる。ＣＨ３Ｆガスは、デポを堆積させることによってＡｒガスによるエッチング速度を制御する効果（選択性）を発揮する。Ｎ２ガスは、ＣＨ３Ｆガスによるデポ付着量の制御をしている。
本実施の形態において、処理対象膜がＳｉＮ膜５１である場合について説明したが、処理対象膜は、これに限定されるものではなく、ＴｉＮ膜、その他の膜であってもよい。また、中間層としてＢＡＲＣ膜５２を適用した場合について説明したが、中間膜は、ＢＡＲＣ膜に限定されるものではない。
本実施の形態において、各工程毎にプロセスモジュールを変更し、工程別にチャンバを分けて実施した場合について説明したが、各工程を同一チャンバ内で連続して実施することもできる。各工程を同一チャンバ内で実施することにより、ウエハＷの移送時間の短縮や設備面でもコストを下げることができる。
本実施の形態において、ウエハＷに対してＢＡＲＣ膜５２をエッチングした後、このＢＡＲＣ膜５２のエッチングによって摩耗したフォトレジスト膜５３の厚さを回復させるためにマスク層厚さ増大ステップを適用したが、マスク層厚さ増大ステップを、ＢＡＲＣ膜５２のエッチング前に行ってフォトレジスト膜５３の厚さを予め増大しておき、その後、厚さが増したフォトレジスト膜５３を有するウエハＷに対してＢＡＲＣ膜５２のエッチングステップを施すようにしてもよい。これによっても、フォトレジスト膜５３の摩耗による影響を解消してＳｉＮ膜５１を良好にエッチングすることができる。
上述した各実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Liquid Crystal Display）やＦＰＤ（Flat Panel Display）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
１０ 基板処理システム
１２，１３，１４ プロセスモジュール
５０ シリコン基材
５１ ＳｉＮ膜
５２ 反射防止膜（ＢＡＲＣ膜）
５３ フォトレジスト膜
５４ 開口部
５５ デポ
１２，１３，１４ プロセスモジュール
５０ シリコン基材
５１ ＳｉＮ膜
５２ 反射防止膜（ＢＡＲＣ膜）
５３ フォトレジスト膜
５４ 開口部
５５ デポ
Claims (13)
- 処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ６ガスの混合ガスから生成されたプラズマによって前記開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップと、
前記中間層をエッチングする中間層エッチングステップと、
該中間層エッチングステップによって露出した前記処理対象層の露出面をエッチングする処理対象層エッチングステップと、
前記マスク層厚さ増大ステップ後であって、前記処理対象層エッチングステップ前に、前記中間層エッチングステップによって露出した前記処理対象層の前記露出面を一掃するブレークスルーステップと、
を有することを特徴とする基板処理方法。 - 前記マスク層厚さ増大ステップは、前記中間層エッチングステップによって摩耗した前記マスク層の厚さを回復させるステップであることを特徴とする請求項１記載の基板処理方法。
- 前記マスク層厚さ増大ステップは、前記中間層エッチングステップ前に実施されることを特徴とする請求項１記載の基板処理方法。
- 前記デポ性ガスは、ＣＨ３Ｆガスであることを特徴とする請求項１乃至３のいずれか１項に記載の基板処理方法。
- 前記デポ性ガスに対する前記ＳＦ６ガスの混合比は、１．５以下であることを特徴とする請求項１乃至４のいずれか１項に記載の基板処理方法。
- 前記デポ性ガスに対する前記ＳＦ６ガスの混合比は、１〜１．５であることを特徴とする請求項５記載の基板処理方法。
- 前記マスク層厚さ増大ステップにおいて、前記基板に５０Ｗ乃至２００Ｗのバイアス電力を印加させることを特徴とする請求項１乃至６のいずれか１項に記載の基板処理方法。
- 前記マスク層厚さ増大ステップにおいて、前記基板を取り巻く雰囲気圧力を２．０Ｐａ（１５ｍＴｏｒｒ）乃至５．２Ｐａ（４０ｍＴｏｒｒ）に調整することを特徴とする請求項１乃至７のいずれか１項に記載の基板処理方法。
- 前記マスク層厚さ増大ステップにおける処理時間は、２０秒乃至４０秒であることを特徴とする請求項１乃至８のいずれか１項に記載の基板処理方法。
- 前記マスク層厚さ増大ステップにおいて、前記マスク層は、フォトレジスト膜であることを特徴とする請求項１乃至９のいずれか１項に記載の基板処理方法。
- 前記処理対象層は、ＳｉＮ膜であることを特徴とする請求項１乃至１０のいずれか１項に記載の基板処理方法。
- 前記中間層は、反射防止膜（ＢＡＲＣ膜）であり、前記マスク層厚さ増大ステップは、
前記中間層エッチングステップによって前記反射防止膜の一部をエッチングして前記処理対象層の一部を露出させた後、実行されることを特徴とする請求項１記載の基板処理方法。 - 処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス及びＳＦ ６ ガスの混合ガスから生成されたプラズマによって前記開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップと、
前記中間層をエッチングする中間層エッチングステップと、
該中間層エッチングステップによって露出した前記処理対象層の露出面をエッチングする処理対象層エッチングステップと、
前記マスク層厚さ増大ステップ後であって、前記処理対象層エッチングステップ前に、前記中間層エッチングステップによって露出した前記処理対象層の前記露出面を一掃するブレークスルーステップと、
を有し、
前記中間層エッチングステップは、ＣＦ ４ ガスとＯ ２ ガスとの混合ガスから生成されたプラズマを用いて実行されることを特徴とする基板処理方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008234809A JP5107842B2 (ja) | 2008-09-12 | 2008-09-12 | 基板処理方法 |
| CN2009101705390A CN101673683B (zh) | 2008-09-12 | 2009-09-10 | 基板处理方法 |
| KR1020090085461A KR101536363B1 (ko) | 2008-09-12 | 2009-09-10 | 기판 처리 방법 |
| US12/558,047 US8252698B2 (en) | 2008-09-12 | 2009-09-11 | Substrate processing method |
| TW098130754A TWI392976B (zh) | 2008-09-12 | 2009-09-11 | Substrate handling method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008234809A JP5107842B2 (ja) | 2008-09-12 | 2008-09-12 | 基板処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010067895A JP2010067895A (ja) | 2010-03-25 |
| JP5107842B2 true JP5107842B2 (ja) | 2012-12-26 |
Family
ID=42007607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008234809A Expired - Fee Related JP5107842B2 (ja) | 2008-09-12 | 2008-09-12 | 基板処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8252698B2 (ja) |
| JP (1) | JP5107842B2 (ja) |
| KR (1) | KR101536363B1 (ja) |
| CN (1) | CN101673683B (ja) |
| TW (1) | TWI392976B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5180121B2 (ja) * | 2009-02-20 | 2013-04-10 | 東京エレクトロン株式会社 | 基板処理方法 |
| JP5563860B2 (ja) * | 2010-03-26 | 2014-07-30 | 東京エレクトロン株式会社 | 基板処理方法 |
| US20120305525A1 (en) * | 2011-05-31 | 2012-12-06 | Hsiu-Chun Lee | Method of reducing striation on a sidewall of a recess |
| US9508719B2 (en) * | 2014-11-26 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same |
| US9978563B2 (en) * | 2016-01-27 | 2018-05-22 | Tokyo Electron Limited | Plasma treatment method to meet line edge roughness and other integration objectives |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666555A (en) * | 1985-08-23 | 1987-05-19 | Intel Corporation | Plasma etching of silicon using fluorinated gas mixtures |
| EP0478283B1 (en) * | 1990-09-26 | 1996-12-27 | Hitachi, Ltd. | Microwave plasma processing method and apparatus |
| KR100327346B1 (ko) * | 1999-07-20 | 2002-03-06 | 윤종용 | 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법 |
| US7473377B2 (en) * | 2002-06-27 | 2009-01-06 | Tokyo Electron Limited | Plasma processing method |
| CN101154569B (zh) * | 2002-06-27 | 2014-05-14 | 东京毅力科创株式会社 | 等离子体处理方法 |
| US20050274691A1 (en) * | 2004-05-27 | 2005-12-15 | Hyun-Mog Park | Etch method to minimize hard mask undercut |
| US7053003B2 (en) * | 2004-10-27 | 2006-05-30 | Lam Research Corporation | Photoresist conditioning with hydrogen ramping |
| JP2006156591A (ja) * | 2004-11-26 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006203035A (ja) * | 2005-01-21 | 2006-08-03 | Tokyo Electron Ltd | プラズマエッチング方法 |
| US7432172B2 (en) * | 2005-01-21 | 2008-10-07 | Tokyo Electron Limited | Plasma etching method |
| JP2007194284A (ja) * | 2006-01-17 | 2007-08-02 | Tokyo Electron Ltd | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 |
| US20070163995A1 (en) * | 2006-01-17 | 2007-07-19 | Tokyo Electron Limited | Plasma processing method, apparatus and storage medium |
| CN101148765B (zh) * | 2006-09-19 | 2010-05-12 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅片蚀刻方法 |
| KR100944846B1 (ko) * | 2006-10-30 | 2010-03-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 마스크 에칭 프로세스 |
| US7981812B2 (en) * | 2007-07-08 | 2011-07-19 | Applied Materials, Inc. | Methods for forming ultra thin structures on a substrate |
| JP5102720B2 (ja) * | 2008-08-25 | 2012-12-19 | 東京エレクトロン株式会社 | 基板処理方法 |
-
2008
- 2008-09-12 JP JP2008234809A patent/JP5107842B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-10 CN CN2009101705390A patent/CN101673683B/zh not_active Expired - Fee Related
- 2009-09-10 KR KR1020090085461A patent/KR101536363B1/ko active IP Right Grant
- 2009-09-11 US US12/558,047 patent/US8252698B2/en active Active
- 2009-09-11 TW TW098130754A patent/TWI392976B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW201027278A (en) | 2010-07-16 |
| CN101673683B (zh) | 2013-01-09 |
| TWI392976B (zh) | 2013-04-11 |
| JP2010067895A (ja) | 2010-03-25 |
| CN101673683A (zh) | 2010-03-17 |
| KR101536363B1 (ko) | 2015-07-13 |
| US8252698B2 (en) | 2012-08-28 |
| US20100068892A1 (en) | 2010-03-18 |
| KR20100031476A (ko) | 2010-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5102720B2 (ja) | 基板処理方法 | |
| JP5248902B2 (ja) | 基板処理方法 | |
| TWI478232B (zh) | Substrate handling method | |
| JP5180121B2 (ja) | 基板処理方法 | |
| JP5107842B2 (ja) | 基板処理方法 | |
| JP2010283213A (ja) | 基板処理方法 | |
| JP5524362B2 (ja) | 基板処理方法 | |
| JP5604063B2 (ja) | 基板処理方法及び記憶媒体 | |
| US8986561B2 (en) | Substrate processing method and storage medium | |
| US7407597B2 (en) | Line end shortening reduction during etch | |
| JP5484363B2 (ja) | 基板処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121004 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5107842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |