JP5107842B2 - 基板処理方法 - Google Patents
基板処理方法 Download PDFInfo
- Publication number
- JP5107842B2 JP5107842B2 JP2008234809A JP2008234809A JP5107842B2 JP 5107842 B2 JP5107842 B2 JP 5107842B2 JP 2008234809 A JP2008234809 A JP 2008234809A JP 2008234809 A JP2008234809 A JP 2008234809A JP 5107842 B2 JP5107842 B2 JP 5107842B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- mask layer
- processing method
- substrate processing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 101
- 238000003672 processing method Methods 0.000 title claims description 66
- 229920002120 photoresistant polymer Polymers 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 69
- 238000000151 deposition Methods 0.000 claims description 42
- 230000008021 deposition Effects 0.000 claims description 29
- 239000000203 mixture Substances 0.000 claims description 4
- 238000010408 sweeping Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 148
- 230000008569 process Effects 0.000 description 64
- 235000012431 wafers Nutrition 0.000 description 55
- 229910052581 Si3N4 Inorganic materials 0.000 description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 48
- 230000006870 function Effects 0.000 description 14
- 238000011084 recovery Methods 0.000 description 14
- 230000009471 action Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 6
- 238000009499 grossing Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- OCVXZQOKBHXGRU-UHFFFAOYSA-N iodine(1+) Chemical compound [I+] OCVXZQOKBHXGRU-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
RC膜)及びマスク層(フォトレジスト膜)が順に積層された半導体デバイス用のウエハが知られている(例えば、特許文献1参照)。フォトレジスト膜は、フォトリソグラフィにより所定のパターンに形成され、反射防止膜及び導電膜のエッチングの際に、マスク層として機能する。
また、請求項11記載の基板処理方法は、請求項1乃至10のいずれか1項に記載の基板処理方法において、前記処理対象層は、SiN膜であることを特徴とする。
また、請求項12記載の基板処理方法は、請求項1記載の基板処理方法において、前記中間層は、反射防止膜(BARC膜)であり、前記マスク層厚さ増大ステップは、前記中間層エッチングステップによって前記反射防止膜の一部をエッチングして前記処理対象層の一部を露出させた後、実行されることを特徴とする。
また、請求項13記載の基板処理方法は、処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、一般式CxHyFz(x、y、zは、正の整数)で表わされるデポ性ガス及びSF 6 ガスの混合ガスから生成されたプラズマによって前記開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップと、前記中間層をエッチングする中間層エッチングステップと、該中間層エッチングステップによって露出した前記処理対象層の露出面をエッチングする処理対象層エッチングステップと、前記マスク層厚さ増大ステップ後であって、前記処理対象層エッチングステップ前に、前記中間層エッチングステップによって露出した前記処理対象層の前記露出面を一掃するブレークスルーステップと、を有し、前記中間層エッチングステップは、CF 4 ガスとO 2 ガスとの混合ガスから生成されたプラズマを用いて実行されることを特徴とする。
マスク層表面に、選択的にデポを付着させてその厚さを効果的に増大させることができる。
1を有し、該搬送アーム21は、プロセスモジュール12〜17やロード・ロックモジュール19、20の間においてウエハWを搬送する。
高周波電源27は高周波電力を載置台23に供給する。これにより、載置台23は下部電極として機能する。また、整合器28は、載置台23からの高周波電力の反射を低減して高周波電力の載置台23への供給効率を最大にする。載置台23は高周波電源27から供給された高周波電力を処理空間Sに印加する。
置されたオペレーションパネル42を備える。オペレーションパネル42は、例えばLCD(Liquid Crystal Display)からなる表示部を有し、該表示部は基板処理システム10の各構成要素の動作状況を表示する。
12,13,14 プロセスモジュール
50 シリコン基材
51 SiN膜
52 反射防止膜(BARC膜)
53 フォトレジスト膜
54 開口部
55 デポ
Claims (13)
- 処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
一般式CxHyFz(x、y、zは、正の整数)で表わされるデポ性ガス及びSF6ガスの混合ガスから生成されたプラズマによって前記開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップと、
前記中間層をエッチングする中間層エッチングステップと、
該中間層エッチングステップによって露出した前記処理対象層の露出面をエッチングする処理対象層エッチングステップと、
前記マスク層厚さ増大ステップ後であって、前記処理対象層エッチングステップ前に、前記中間層エッチングステップによって露出した前記処理対象層の前記露出面を一掃するブレークスルーステップと、
を有することを特徴とする基板処理方法。 - 前記マスク層厚さ増大ステップは、前記中間層エッチングステップによって摩耗した前記マスク層の厚さを回復させるステップであることを特徴とする請求項1記載の基板処理方法。
- 前記マスク層厚さ増大ステップは、前記中間層エッチングステップ前に実施されることを特徴とする請求項1記載の基板処理方法。
- 前記デポ性ガスは、CH3Fガスであることを特徴とする請求項1乃至3のいずれか1項に記載の基板処理方法。
- 前記デポ性ガスに対する前記SF6ガスの混合比は、1.5以下であることを特徴とする請求項1乃至4のいずれか1項に記載の基板処理方法。
- 前記デポ性ガスに対する前記SF6ガスの混合比は、1〜1.5であることを特徴とする請求項5記載の基板処理方法。
- 前記マスク層厚さ増大ステップにおいて、前記基板に50W乃至200Wのバイアス電力を印加させることを特徴とする請求項1乃至6のいずれか1項に記載の基板処理方法。
- 前記マスク層厚さ増大ステップにおいて、前記基板を取り巻く雰囲気圧力を2.0Pa(15mTorr)乃至5.2Pa(40mTorr)に調整することを特徴とする請求項1乃至7のいずれか1項に記載の基板処理方法。
- 前記マスク層厚さ増大ステップにおける処理時間は、20秒乃至40秒であることを特徴とする請求項1乃至8のいずれか1項に記載の基板処理方法。
- 前記マスク層厚さ増大ステップにおいて、前記マスク層は、フォトレジスト膜であることを特徴とする請求項1乃至9のいずれか1項に記載の基板処理方法。
- 前記処理対象層は、SiN膜であることを特徴とする請求項1乃至10のいずれか1項に記載の基板処理方法。
- 前記中間層は、反射防止膜(BARC膜)であり、前記マスク層厚さ増大ステップは、
前記中間層エッチングステップによって前記反射防止膜の一部をエッチングして前記処理対象層の一部を露出させた後、実行されることを特徴とする請求項1記載の基板処理方法。 - 処理対象層、中間層及びマスク層が順に積層され、前記マスク層は前記中間層の一部を露出させる開口部を有する基板を処理する基板処理方法であって、
一般式CxHyFz(x、y、zは、正の整数)で表わされるデポ性ガス及びSF 6 ガスの混合ガスから生成されたプラズマによって前記開口部を有するマスク層の上部表面にデポを堆積して厚さを増大させるマスク層厚さ増大ステップと、
前記中間層をエッチングする中間層エッチングステップと、
該中間層エッチングステップによって露出した前記処理対象層の露出面をエッチングする処理対象層エッチングステップと、
前記マスク層厚さ増大ステップ後であって、前記処理対象層エッチングステップ前に、前記中間層エッチングステップによって露出した前記処理対象層の前記露出面を一掃するブレークスルーステップと、
を有し、
前記中間層エッチングステップは、CF 4 ガスとO 2 ガスとの混合ガスから生成されたプラズマを用いて実行されることを特徴とする基板処理方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234809A JP5107842B2 (ja) | 2008-09-12 | 2008-09-12 | 基板処理方法 |
KR1020090085461A KR101536363B1 (ko) | 2008-09-12 | 2009-09-10 | 기판 처리 방법 |
CN2009101705390A CN101673683B (zh) | 2008-09-12 | 2009-09-10 | 基板处理方法 |
TW098130754A TWI392976B (zh) | 2008-09-12 | 2009-09-11 | Substrate handling method |
US12/558,047 US8252698B2 (en) | 2008-09-12 | 2009-09-11 | Substrate processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234809A JP5107842B2 (ja) | 2008-09-12 | 2008-09-12 | 基板処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010067895A JP2010067895A (ja) | 2010-03-25 |
JP5107842B2 true JP5107842B2 (ja) | 2012-12-26 |
Family
ID=42007607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234809A Expired - Fee Related JP5107842B2 (ja) | 2008-09-12 | 2008-09-12 | 基板処理方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8252698B2 (ja) |
JP (1) | JP5107842B2 (ja) |
KR (1) | KR101536363B1 (ja) |
CN (1) | CN101673683B (ja) |
TW (1) | TWI392976B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5180121B2 (ja) * | 2009-02-20 | 2013-04-10 | 東京エレクトロン株式会社 | 基板処理方法 |
JP5563860B2 (ja) * | 2010-03-26 | 2014-07-30 | 東京エレクトロン株式会社 | 基板処理方法 |
US20120305525A1 (en) * | 2011-05-31 | 2012-12-06 | Hsiu-Chun Lee | Method of reducing striation on a sidewall of a recess |
US9508719B2 (en) * | 2014-11-26 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same |
US9978563B2 (en) * | 2016-01-27 | 2018-05-22 | Tokyo Electron Limited | Plasma treatment method to meet line edge roughness and other integration objectives |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4666555A (en) * | 1985-08-23 | 1987-05-19 | Intel Corporation | Plasma etching of silicon using fluorinated gas mixtures |
EP0478283B1 (en) * | 1990-09-26 | 1996-12-27 | Hitachi, Ltd. | Microwave plasma processing method and apparatus |
KR100327346B1 (ko) * | 1999-07-20 | 2002-03-06 | 윤종용 | 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법 |
US7473377B2 (en) * | 2002-06-27 | 2009-01-06 | Tokyo Electron Limited | Plasma processing method |
CN101154569B (zh) * | 2002-06-27 | 2014-05-14 | 东京毅力科创株式会社 | 等离子体处理方法 |
US20050274691A1 (en) * | 2004-05-27 | 2005-12-15 | Hyun-Mog Park | Etch method to minimize hard mask undercut |
US7053003B2 (en) * | 2004-10-27 | 2006-05-30 | Lam Research Corporation | Photoresist conditioning with hydrogen ramping |
JP2006156591A (ja) * | 2004-11-26 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US7432172B2 (en) * | 2005-01-21 | 2008-10-07 | Tokyo Electron Limited | Plasma etching method |
JP2006203035A (ja) * | 2005-01-21 | 2006-08-03 | Tokyo Electron Ltd | プラズマエッチング方法 |
JP2007194284A (ja) * | 2006-01-17 | 2007-08-02 | Tokyo Electron Ltd | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 |
US20070163995A1 (en) * | 2006-01-17 | 2007-07-19 | Tokyo Electron Limited | Plasma processing method, apparatus and storage medium |
CN101148765B (zh) * | 2006-09-19 | 2010-05-12 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅片蚀刻方法 |
KR100944846B1 (ko) * | 2006-10-30 | 2010-03-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 마스크 에칭 프로세스 |
US7981812B2 (en) * | 2007-07-08 | 2011-07-19 | Applied Materials, Inc. | Methods for forming ultra thin structures on a substrate |
JP5102720B2 (ja) * | 2008-08-25 | 2012-12-19 | 東京エレクトロン株式会社 | 基板処理方法 |
-
2008
- 2008-09-12 JP JP2008234809A patent/JP5107842B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-10 KR KR1020090085461A patent/KR101536363B1/ko active IP Right Grant
- 2009-09-10 CN CN2009101705390A patent/CN101673683B/zh not_active Expired - Fee Related
- 2009-09-11 TW TW098130754A patent/TWI392976B/zh not_active IP Right Cessation
- 2009-09-11 US US12/558,047 patent/US8252698B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100068892A1 (en) | 2010-03-18 |
JP2010067895A (ja) | 2010-03-25 |
KR101536363B1 (ko) | 2015-07-13 |
TW201027278A (en) | 2010-07-16 |
KR20100031476A (ko) | 2010-03-22 |
US8252698B2 (en) | 2012-08-28 |
CN101673683B (zh) | 2013-01-09 |
TWI392976B (zh) | 2013-04-11 |
CN101673683A (zh) | 2010-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5102720B2 (ja) | 基板処理方法 | |
JP5248902B2 (ja) | 基板処理方法 | |
TWI478232B (zh) | Substrate handling method | |
JP5180121B2 (ja) | 基板処理方法 | |
JP5107842B2 (ja) | 基板処理方法 | |
JP2010283213A (ja) | 基板処理方法 | |
JP5524362B2 (ja) | 基板処理方法 | |
JP5604063B2 (ja) | 基板処理方法及び記憶媒体 | |
US8986561B2 (en) | Substrate processing method and storage medium | |
US7407597B2 (en) | Line end shortening reduction during etch | |
JP5484363B2 (ja) | 基板処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5107842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |