CN101673683A - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN101673683A
CN101673683A CN200910170539A CN200910170539A CN101673683A CN 101673683 A CN101673683 A CN 101673683A CN 200910170539 A CN200910170539 A CN 200910170539A CN 200910170539 A CN200910170539 A CN 200910170539A CN 101673683 A CN101673683 A CN 101673683A
Authority
CN
China
Prior art keywords
gas
mask layer
processing method
substrate processing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910170539A
Other languages
English (en)
Other versions
CN101673683B (zh
Inventor
栉引理人
西村荣一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101673683A publication Critical patent/CN101673683A/zh
Application granted granted Critical
Publication of CN101673683B publication Critical patent/CN101673683B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供一种基板处理方法，形成满足半导体设备的小型化要求的尺寸的开口部，能够增加掩模层的厚度。该基板处理方法对晶片(W)进行处理，该晶片(W)依次叠层有SiN膜(51)、BARC膜(52)和光致抗蚀剂膜(53)，该光致抗蚀剂膜(53)具有使BARC膜(52)的一部分露出的开口部(54)，该方法包括增加掩模层厚度的步骤，在该步骤中，通过由沉积性气体CH3F气体和SF6气体的混合气体生成的等离子体，在具有开口部(54)的光致抗蚀剂膜(53)的上部表面堆积沉积物，从而增大厚度。

Description

基板处理方法
技术领域
本发明涉及基板处理方法，特别是涉及对依次叠层有处理对象层、中间层、掩模层的基板进行处理的基板处理方法。
背景技术
已知在硅基材上依次叠层有含有氧化膜、导电膜、防反射膜(BARC膜)和掩模层(光致抗蚀剂膜)的半导体设备用的晶片，该氧化膜是通过CVD处理等形成的含有杂质的氧化膜，例如为TEOS(Tetra EthylOrtho Silicate：原硅酸四乙酯)膜，该导电膜例如为TiN膜(例如，参照专利文献1)。光致抗蚀剂通过光刻形成为规定的图案，在防反射膜和导电膜的蚀刻时，作为掩模层发挥作用。
近年来，半导体设备的小型化逐步进展，需要进一步微细地形成上述晶片的表面的回路图案。为了形成这样微细的回路图案，在半导体设备的制造过程中，需要减小光致抗蚀剂膜的图案的最小尺寸，在蚀刻对象膜上形成小尺寸的开口部(通孔或槽)。
专利文献1：日本特开2006-190939号公报
但是，虽然光致抗蚀剂膜的图案的最小尺寸由能够利用光刻显影的最小尺寸所规定，但由于焦点距离的不均匀等原因，能够利用光刻大批量生产的最小尺寸存在界限。例如，能够利用光刻大批量生产的最小尺寸约为80nm。而满足半导体设备的小型化要求的加工尺寸为30nm左右。
另外，近年来，为了减小图案的最小尺寸，缩短光刻中使用的光的波长，并且使用与现有状况相比更柔软且薄的光致抗蚀剂膜的情况增多。因此，在防反射膜(BARC膜)的蚀刻时，产生光致抗蚀剂膜本身磨损的问题。所以，亟需开发出增加或恢复光致抗蚀剂膜的厚度的技术。
发明内容
本发明的目的在于提供一种基板处理方法，形成满足半导体设备的小型化要求的尺寸的开口部，能够增加磨损前的掩模层的厚度，或者使磨损后的掩模层恢复。
为了达到上述目的，本发明的第一方面提供一种处理基板方法，对依次叠层有处理对象层、中间层和掩模层并且所述掩模层具有使中间层的一部分露出的开口部的基板进行处理，其特征在于：包括增加掩模层厚度的步骤，在该步骤中，通过由通式CxHyFz(x、y、z是正整数)所示的沉积性气体和SF6气体的混合气体生成的等离子体，在具有所述开口部的掩模层的上部表面堆积沉积物，从而使厚度增加。这里，C是碳，H是氢，F是氟。
本发明的第二方面提供一种基板处理方法，其特征在于：在第一方面所述的基板处理方法中，所述增加掩模层厚度的步骤是使由于所述中间层的蚀刻而磨损的所述掩模层的厚度恢复的步骤。
本发明的第三方面提供一种基板处理方法，其特征在于：在第一方面所述的基板处理方法中，所述增加掩模层厚度的步骤在对所述中间层进行蚀刻之前实施。
本发明的第四方面提供一种基板处理方法，其特征在于：在第一方面～第三方面中任一项所述的基板处理方法中，所述沉积性气体是CH3F气体。
本发明的第五方面提供一种基板处理方法，其特征在于：在第一方面～第四方面中任一项所述的基板处理方法中，所述SF6气体相对于所述沉积性气体的混合比为1.5以下。
本发明的第六方面提供一种基板处理方法，其特征在于：在第五方面所述的基板处理方法中，所述SF6气体相对于所述沉积性气体的混合比为1～1.5。
本发明的第七方面提供一种基板处理方法，其特征在于：在第一方面～第六方面中任一项所述的基板处理方法中，在所述增加掩模层厚度的步骤中，向所述基板施加50W～200W的偏置电力。
本发明的第八方面提供一种基板处理方法，其特征在于：在第一方面～第七方面中任一项所述的基板处理方法中，在所述增加掩模层厚度的步骤中，将包围所述基板的气氛压力调整为2.0Pa(15mTorr)～5.2Pa(40mTorr)。
本发明的第九方面提供一种基板处理方法，其特征在于：在第一方面～第八方面中任一项所述的基板处理方法中，所述增加掩模层厚度的步骤的处理时间为20秒～40秒。
本发明的第十方面提供一种基板处理方法，其特征在于：在第一方面～第九方面中任一项所述的基板处理方法中，在所述增加掩模层厚度的步骤中，所述掩模层是光致抗蚀剂膜。
根据第一方面所述的基板处理方法，包括增加掩模层厚度的步骤，在该步骤中，通过由通式CxHyFz(x、y、z是正整数)所示的沉积性气体和SF6气体的混合气体生成的等离子体，在具有开口部的掩模层的上部表面堆积沉积物，从而使厚度增加。所以，能够根据需要增加掩模层的厚度。
根据第二方面所述的基板处理方法，增加掩模层厚度的步骤是使由于中间层的蚀刻而磨损的掩模层的厚度恢复的步骤，因此能够恢复由于中间层的蚀刻而磨损的掩模层的厚度。
根据第三方面所述的基板处理方法，增加掩模层厚度的步骤在对中间层进行蚀刻之前实施，因此能够使磨损前的掩模层厚度增加，使此后的处理稳定。
根据第四方面所述的基板处理方法，沉积性气体是CH3F气体，所以能够在掩模层的上部表面堆积基于CH3F气体的沉积物，从而增加其厚度。
根据第五方面所述的基板处理方法，SF6气体相对于沉积性气体的混合比为1.5以下，所以，通过沉积性气体的沉积作用与SF6气体的沉积控制作用以及掩模层表面的润滑作用的协同作用，能够选择性地在掩模层表面附着沉积物，从而增加其厚度。
根据第六方面所述的基板处理方法，SF6气体相对于沉积性气体的混合比为1～1.5，所以，能够进一步选择性地在掩模层表面附着沉积物，从而有效地增加其厚度。
根据第七方面所述的基板处理方法，在增加掩模层厚度的步骤中，向基板施加50W～200W的偏置电力，所以，与气体混合比、处理压等相互作用，能够选择性地在掩模层表面附着沉积物，从而有效地增加其厚度。
根据第八方面所述的基板处理方法，在增加掩模层厚度的步骤中，将包围基板的气氛压力调整为2.0Pa(15mTorr)～5.2Pa(40mTorr)，所以，与偏置电力、处理气体混合比等相互作用，能够在掩模层表面有效地附着沉积物，从而增加其厚度。
根据第九方面所述的基板处理方法，增加掩模层厚度的步骤的处理时间为20秒～40秒，所以，能够在必要的最小限度的处理时间内，在掩模层表面附着沉积物，从而增加其厚度。
根据第十方面所述的基板处理方法，在增加掩模层厚度的步骤中，使掩模层为光致抗蚀剂膜，所以能够在光致抗蚀剂膜的表面附着沉积物，从而增加其厚度。
附图说明
图1是示意性地表示实行本发明实施方式的基板处理方法的基板处理系统构成的平面图。
图2是沿图1的线II-II的截面图。
图3是示意性地表示在图1的基板处理系统中实施等离子体处理的半导体晶片的构成的截面图。
图4是表示本发明的实施方式的基板处理方法的工序图。
图5是表示本发明的实施方式的基板处理方法的工序图。
图6是表示本发明的实施方式的基板处理方法的工序图。
符号说明
10：基板处理系统；12、13、14：工艺模块；50：硅基材；51：SiN膜；52：防反射膜(BARC膜)；53：光致抗蚀剂膜；54：开口部55：沉积物。
具体实施方式
下面，参照附图详细说明本发明的实施方式。
首先，对于实行本发明实施方式的基板处理方法的基板处理系统进行说明。该基板处理系统具备多个工艺模块，这些工艺模块构成为：对作为基板的半导体晶片W(以下，简称为“晶片W”)实施使用等离子体的蚀刻处理或灰化处理。
图1是示意性地表示实行本发明实施方式的基板处理方法的基板处理系统构成的平面图。
在图1中，基板处理系统10具备：平面视图为六边形的传递模块11，连接在该传递模块11的一个侧面的两个工艺模块12、13，以与这两个工艺模块12、13相对的方式连接在传递模块11的另一个侧面的两个工艺模块14、15，与工艺模块13相邻且与传递模块11连接的工艺模块16，与工艺模块15相邻且与传递模块11连接的工艺模块17，作为矩形的搬送室的装载模块18，和配置在传递模块11和装载模块18之间将它们连接的两个负载锁定模块19、20。
传递模块11具有配置于其内部的能够自由屈伸和旋转的搬运臂21，该搬送臂21在工艺模块12～17和负载锁定模块19、20间搬送晶片W。
工艺模块12具有用于收容晶片W的处理室容器(腔室)，向该腔室内部导入作为处理气体的CF系气体，例如，CF4气体和O2气体的混合气体，通过在腔室内部产生电场，由导入的处理气体产生等离子体，通过该等离子体对晶片W实施蚀刻处理。
图2是沿着图1中的线II-II的截面图。
在图2中，工艺模块12具备：处理室(腔室)22，配置于该腔室22内的晶片W的载置台23，在腔室22的上方与载置台23相对配置的喷淋头24，排出腔室22内的气体等的TMP(Turbo Molecular Pump：涡轮分子泵)25，和配置于腔室22和TMP25之间用于控制腔室22内压力的可变式蝶阀APC(Adaptive Pressure Control：适度压力控制)阀26。
高频电源27通过匹配器(Matcher)28与载置台23连接，该高频电源27向载置台23供给高频电力。由此，载置台23作为下部电极发挥作用。另外，匹配器28减少来自载置台23的高频电力的反射，使高频电力向载置台23的供给效率达到最大。载置台23向处理空间S施加从高频电源27供给的高频电力。
喷淋头24由圆板状的气体供给部30构成，气体供给部30具有缓冲室32。缓冲室32通过气体通气孔34与腔室22内连通。
缓冲室32与CF4气体供给系和O2气体供给系(均未图示)连接。CF4气体供给系向缓冲室32供给CF4气体。另外，O2气体供给系向缓冲室32供给O2气体。被供给的CF4气体和O2气体通过气体通气孔34向腔室22内供给。
高频电源35通过匹配器36与喷淋头24连接，该高频电源35向喷淋头24供给高频电力。由此，喷淋头24作为上部电极发挥作用。另外，匹配器36与匹配器28具有相同的功能。喷淋头24向处理空间S施加从高频电源35供给的高频电力。
如上所述，在该工艺模块12的腔室22内，通过载置台23和喷淋头24向处理空间S施加高频电力，使从喷淋头24向处理空间S供给的处理气体形成高密度的等离子体，产生离子和自由基，实施后述的中间层膜蚀刻步骤。
回到图1，工艺模块13具有收容在工艺模块12中实施中间层蚀刻步骤后的晶片W的处理室(腔室)。向该腔室内部导入作为处理气体的CH3F气体和SF6的混合气体，通过在腔室内部产生电场，由导入的处理气体产生等离子体，通过该等离子体对晶片W实施后述的增加掩模层厚度的步骤。其中，工艺模块13具有与工艺模块12同样的结构，具备CH3F气体供给系、SF6气体供给系(均省略图示)。
对于掩模层厚度增大后的晶片W，实施SiN膜蚀刻步骤。但是，在同一个腔室内实施通过附着沉积物的增加掩模层厚度的步骤和SiN膜蚀刻步骤，由于增加掩模层厚度的步骤中的沉积物可能会妨碍SiN膜的蚀刻，所以，在本实施方式中，SiN膜蚀刻步骤在工艺模块15中进行。工艺模块15也具有与工艺模块12同样的结构。
工艺模块14具有收容在工艺模块15中实施蚀刻处理后的晶片W的处理室(腔室)，向该腔室内部导入作为处理气体的O2气体，通过在腔室内部产生电场，由导入的处理气体产生等离子体，通过该等离子体对晶片W实施灰化处理。其中，工艺模块14也具有与工艺模块12同样的结构，代替由与各种气体供给系连接的气体供给部30构成的喷淋头24，具备只由O2气体供给系与缓冲室连接的圆板状的气体供给部构成的喷淋头(均省略图示)。
传递模块11、工艺模块12～17的内部维持减压状态，传递模块11和工艺模块12～17各自通过真空闸阀12a～17a连接。
在基板处理系统10中，装载模块18的内部压力维持为大气压，而传递模块11的内部压力维持为真空。因此，各负载锁定模块19、20各自在与传递模块11的连接部具有真空闸阀19a、20a，并且在与装载模块18的连接部具有大气闸阀19b、20b，从而构成为能够调节其内部压力的真空预备搬送室。另外，各负载锁定模块19、20具有载置台19c、20c，该载置台19c、20c用于暂时载置在装载模块18和传递模块11之间交接的晶片W。
在装载模块18上连接有负载锁定模块19、20，此外还连接有例如三个前方开口一体盒(Front Opening Unified Pod)载置台38和定位器39，其中，前方开口一体盒载置台38分别载置作为例如收容25片晶片W的容器的前方开口一体盒37，定位器39用于对从前方开口一体盒37搬出的晶片W的位置进行对准。
负载锁定模块19、20连接在装载模块18的长度方向的侧壁，并且以夹持装载模块18与三个前方开口一体盒载置台38相对的方式配置，定位器39配置在装载模块18的长度方向的一端。
装载模块18具备：配置在其内部用于搬送晶片W的SCARA型双臂类型的搬送臂40，和与各前方开口一体载置台38对应配置在侧壁的作为晶片W的投入口的三个装载口41。搬送臂40从载置于前方开口一体载置台38的前方开口一体盒37，经由装载口41取出晶片W，将该取出的晶片W搬入负载锁定模块19、20或定位器39或者从其中搬出。
另外，基板处理系统10具有在装载模块18的长度方向的一端配置的操作面板42。操作面板42具有例如由LCD(Liquid Crystal Display：液晶显示器)构成的显示部，该显示部表示基板处理系统10的各构成要素的工作状况。
图3是示意性地表示在图1的基板处理系统中实施等离子体处理的半导体晶片的构成的截面图。
在图3中，晶片W具有：在硅基材50的表面形成的作为处理对象层的氮化硅(SiN)膜51，形成于SiN膜51上的防反射膜(BARC膜)52，和形成于BARC膜52上的光致抗蚀剂膜(掩模层)53。
硅基材50是由硅构成的圆板形薄板，例如通过实施CVD处理在表面形成SiN膜51。在SiN膜51上，例如通过涂敷处理形成BARC膜52。BARC膜52由高分子树脂构成，该高分子树脂含有吸收某种特定波长的光、例如向光致抗蚀剂膜53照射的ArF激分子激光的色素，防止透过光致抗蚀剂膜53的ArF准分子激光被SiN膜51反射再次到达光致抗蚀剂膜53。光致抗蚀剂膜53例如使用旋涂器(省略图示)在BARC膜52上形成。光致抗蚀剂膜53由正片型感光性树脂形成，如果被ArF准分子激光照射，就会变质为碱可溶性。
对于这样结构的晶片W，利用步进曝光装置(省略图示)向光致抗蚀剂膜53照射与反转为规定图案的图案相对应的ArF准分子激光，光致抗蚀剂膜53上被ArF准分子激光照射的部分变质为碱可溶性。然后，向光致抗蚀剂膜53滴加强碱性的显影液，除去变质为碱可溶性的部分。由此，由于与反转为规定图案的图案相对应的部分从光致抗蚀剂膜53上被除去，所以晶片W上呈现规定的图案，例如，残留在形成通孔的位置上具有开口部54的光致抗蚀剂膜53。
另外，为了满足半导体设备的小型化要求，需要在蚀刻对象膜上形成小尺寸具体而言幅度(CD(Critical Dimension：临界直径)值)为30nm左右的开口部(通孔或槽)。因此，如上所述，缩短光刻中使用的光的波长，并且使用与现有状况相比更柔软且薄的光致抗蚀剂膜。但是，柔软且薄的掩模光致抗蚀剂膜在BARC膜52的蚀刻时容易磨损，在SiN膜51的蚀刻中，很难充分发挥作为掩模层的作用。即，在现有技术中，对由处理对象层、中间层和掩模层构成的三层结构的晶片的中间层或处理对象层进行蚀刻时，作为与掩模层相比，选择性地蚀刻中间层或处理对象层的处理气体，例如使用CF4/CHF3/Ar/O2系的气体，但在使用掩模层的厚度是现有技术的例如1/5左右的掩模层的现状中，中间层蚀刻时的掩模层的磨损量相对增大，希望开发出预先增加掩模层的厚度、或者恢复磨损后的掩模层的厚度的技术。
本发明的发明人为了找到增加掩模层厚度的方法，对于用于对掩模层附着沉积物的处理气体的种类、处理条件等与沉积物附着量等的关系进行了深入研究，结果发现：通过使用CF系的沉积性气体(CxHyFz，其中，x、y、z是正整数)和SF6气体的混合气体，对晶片W实施等离子体处理，在光致抗蚀剂膜53的上部表面堆积沉积物，从而增加其厚度，其中，该晶片W在硅基材50上依次叠层有作为处理对象层的例如SiN膜51、BARC膜52和光致抗蚀剂膜53。
即，本发明的基板处理方法对依次叠层有处理对象层、中间层和掩模层并且掩模层具有使中间层的一部分露出的开口部的基板进行处理，其特征在于：包括增加掩模层厚度的步骤，在该步骤中，通过由通式CxHyFz(x、y、z是正整数)所示的沉积性气体和SF6气体的混合气体生成的等离子体，在具有开口部的掩模层的上部表面堆积沉积物，从而使厚度增加。
在此，所谓沉积性气体是指具有下述功能的气体：通过使用该气体的等离子体处理，在作为掩模层的光致抗蚀剂膜53的上部表面或开口部的侧壁面堆积沉积物，从而增加光致抗蚀剂膜53的厚度，或者缩小开口幅度。
下面，参照图面，详细说明本发明实施方式的基板处理方法。
该基板处理方法具有增加掩模层厚度的步骤，在该步骤中，通过在晶片W的光致抗蚀剂膜53的上部表面堆积基于等离子体处理的沉积物，增加光致抗蚀剂膜53的厚度。
图4至图6是表示本发明的实施方式的基板处理方法的工序图。
在图4中，首先，准备在硅基材50上依次叠层有作为处理对象层的SiN膜51、BARC膜52和光致抗蚀剂膜53的晶片W(图4(A))。SiN膜51的厚度例如为100nm，BARC膜52的厚度例如为80nm，光致抗蚀剂膜53的厚度例如为90nm。在光致抗蚀剂膜53上设有开口部54，开口部54的开口幅度例如为45nm(90nm间距)。将该晶片W搬入工艺模块12(参照图2)的腔室22内，载置在载置台23上。
接着，通过APC阀26等将腔室22内的压力设定为例如2.6Pa(20mTorr)。并且，将晶片W的温度设定为例如30℃。然后，从喷淋头24的气体供给部30，以70sccm的流量向腔室22内供给CF4气体，并以10sccm的流量向腔室22内供给O2气体。并且，向载置台23供给50W的高频电力，并向喷淋头24供给600W的高频电力。此时，CF4气体和O2气体被施加到处理空间S的高频电力激发，形成等离子体，产生离子和自由基(图4(B))。这些离子和自由基与BARC膜52的没有被光致抗蚀剂膜53覆盖的部分碰撞，发生反应，对该部分进行蚀刻。此时，CF4气体和O2气体激发的等离子体也与光致抗蚀剂膜53的表面和开口部54的内壁面碰撞，该部分磨损，光致抗蚀剂膜53的厚度例如从73nm减少到35nm。另外，开口部54的开口幅度例如从45nm增大到55nm(图4(C))。其中，这样的BARC膜蚀刻步骤的处理时间例如为40秒。
接着，实施增加掩模层厚度的步骤(以下也称为“恢复掩模层厚度的步骤(SM步骤)”)，在该步骤中，恢复如上所述光致抗蚀剂膜53磨损后的晶片W的磨损的光致抗蚀剂膜53的厚度。
即，将光致抗蚀剂膜53磨损后的晶片W从工艺模块12的腔室22内搬出，经由传递模块11搬入工艺模块13的腔室22内，载置在载置台23上。然后，通过APC阀26等将工艺模块13的腔室22内的压力设定为例如2.6Pa(20mTorr)，将晶片W的温度设定为例如30℃，从喷淋头24的气体供给部30，以200sccm的流量向腔室22内供给CH3F气体，并以300sccm的流量向腔室22内供给SF6气体。并且，向载置台23供给100W的高频电力，并向喷淋头24供给200W的高频电力。此时，CH3F气体和SF6气体的混合气体由于施加到处理空间S的高频电力而形成等离子体，产生离子和自由基(图4(D))。
这些离子和自由基与光致抗蚀剂膜53的上部表面碰撞，发生反应，在光致抗蚀剂膜53的上部表面堆积沉积物，恢复光致抗蚀剂膜53的厚度(图5(A))。
光致抗蚀剂膜53的上部表面的沉积物厚度从处理开始时逐渐增厚，在处理开始30秒后，达到例如60nm。即，通过掩模层恢复步骤(SM步骤)，光致抗蚀剂膜53的厚度从35nm恢复到60nm。此时，沉积物也在开口部54的侧壁面堆积，开口部54的开口幅度例如从55nm变为45nm。光致抗蚀剂膜53的厚度和开口部54的幅度随着恢复掩模层厚度的步骤的处理时间而变化，处理时间越长，膜的厚度越厚，开口幅度越窄。因此，通过调整处理时间，能够控制光致抗蚀剂膜53的厚度和开口部54的幅度。
接着，通过恢复掩模层厚度的步骤，对具有厚度恢复后的光致抗蚀剂膜53的晶片W，实施用于除去附着在SiN膜51表面的主要由碳构成的沉积物的剥离清除步骤。
实施剥离清除步骤的理由可以举出以下内容。
即，由于在BARC膜52的蚀刻步骤后实行的恢复光致抗蚀剂膜53的厚度的恢复掩模层厚度的步骤，在SiN膜51的未被BARC膜52、光致抗蚀剂膜53以及堆积在其表面上的沉积物55覆盖的面上，有时会堆积沉积物55，如果在沉积物55附着在SiN膜51上的状态下直接实施作为下一个工序的SiN膜蚀刻步骤，由于SiN膜蚀刻步骤对于作为沉积物55主要成分的碳的选择性高，所以妨碍SiN膜51的蚀刻。因此，作为SiN膜蚀刻步骤的前工序，对于恢复掩模层厚度的步骤后的晶片W，实行以轻轻清扫SiN膜51表面为目的的剥离清除步骤。其中，在实际情况下，不清楚在恢复掩模层厚度的步骤中，沉积物55是否附着在SiN膜51上，但为了稳定地实施以后的SiN膜蚀刻步骤，不应省略剥离清除步骤。
剥离清除步骤如下所述实施。即，将通过恢复掩模层厚度的步骤光致抗蚀剂膜53的厚度恢复后的晶片W从工艺模块13的腔室22内搬出，经由传递模块11，再次搬入工艺模块12(参照图2)的腔室22内，载置在载置台23上。
接着，通过APC阀26等将腔室22内的压力设定为例如2.6Pa(20mTorr)。并且，将晶片W的温度设定为例如30℃。然后，从喷淋头24的气体供给部30，以200sccm的流量向腔室22内供给Ar气体，并以50sccm的流量向腔室22内供给O2气体。并且，向载置台23供给50W的高频电力，并向喷淋头24供给200W的高频电力。此时，Ar气体和O2气体被施加到处理空间S的高频电力激发，形成等离子体，产生离子和自由基(图5(B))。这些离子和自由基与SiN膜51中未被BARC膜52、光致抗蚀剂膜53以及堆积在其表面上的沉积物55覆盖的部分碰撞，发生反应，对该部分进行清扫，在存在沉积物时，将沉积物除去。其中，这样的剥离清除步骤的处理时间例如为20秒。
接着，对于通过剥离清除步骤除去附着在SiN膜51表面的以碳为主要成分的沉积物后的晶片W，实施将光致抗蚀剂膜53的开口部转写到SiN膜51上的SiN蚀刻步骤。
即，将实施剥离清除步骤后的晶片W从工艺模块12(参照图2)的腔室22内搬出，经由传递模块11搬入工艺模块15的腔室内，载置在载置台23上。然后，通过APC阀26等将工艺模块15的腔室22内的压力设定为例如2.6Pa(20mTorr)，将晶片W的温度设定为例如30℃，从喷淋头24的气体供给部30，例如以800sccm(Ar气体：600sccm，N2气体：200sccm)的流量向腔室22内供给Ar气体和N2气体的混合气体，该混合气体中Ar气体与N2气体的混合比例如为3∶1，并以50sccm的流量向腔室22内供给CH3F气体。并且，向载置台23供给600W的高频电力，并向喷淋头24供给200W的高频电力。此时，Ar气体和N2气体的混合气体以及CH3F气体由于施加到处理空间S的高频电力而形成等离子体，产生离子和自由基(图5(C))。
这些离子和自由基与SiN膜51中未被BARC膜52、光致抗蚀剂膜53以及堆积在其表面上的沉积物55覆盖的部分碰撞，发生反应，对SiN膜51的该部分进行蚀刻(图5(D))。SiN膜51被蚀刻到硅基材50露出为止。此时，处理开始60秒后，SiN膜51的开口部54的开口幅度为45nm。
接着，对于这样操作在SiN膜51上转写光致抗蚀剂膜53的开口部54后的晶片W实施灰化处理。
即，将SiN膜51蚀刻后的晶片W从工艺模块15的腔室22内搬出，经由传递模块11，搬入工艺模块14(参照图2)的腔室22内，载置在载置台23上。
接着，通过APC阀等将搬入晶片后的工艺模块14的腔室22内的压力设定为1.3×10Pa(100mTorr)，并且将晶片W的温度调整为例如30℃，然后，从喷淋头的气体供给部30以374sccm的流量向腔室内供给O2气体。并且，向载置台23供给0～30W的高频电力，并向喷淋头24供给600W的高频电力。此时，O2气体由于施加到处理空间S的高频电力而形成等离子体，产生离子和自由基(图6(A))。通过产生的离子和自由基，对沉积物55进行灰化，该沉积物55堆积在叠层于SiN膜51上的BARC膜52、光致抗蚀剂膜53以及堆积在该光致抗蚀剂膜53的上部表面和开口部54的侧壁面上。由此，在叠层于SiN膜51上的BARC膜52、光致抗蚀剂膜53和其上部表面以及开口部54的侧壁面堆积的沉积物55被除去(图6(B))。
在灰化处理开始20～90秒后，晶片W的SiN膜51的开口部54的上开口幅度为45nm。然后，将晶片W从工艺模块14的腔室搬出，完成本处理。
根据本实施的方式，在BARC膜52的蚀刻后，使用作为沉积性气体的CH3F气体和SF6气体的混合气体，实施等离子体处理，由此能够使在BARC膜52的蚀刻步骤中磨损的光致抗蚀剂膜53的厚度恢复。
即，在对BARC膜52进行蚀刻时，比BARC膜52柔软的光致抗蚀剂膜53磨损成开口部54上部的开口幅度比底部宽的、开口部侧壁面向上方变细的锥形。如果对这种磨损放任不理，则无法对在SiN膜51上壁面笔直延伸的开口部进行蚀刻。
所以，在本实施的方式中，通过使用作为沉积性气体的CH3F气体和SF6气体的混合气体实施等离子体处理，在被磨损后的光致抗蚀剂膜53的表面、特别是在前端细的部分堆积、附着沉积物，使其厚度恢复。此时，沉积物从光致抗蚀剂膜53的上方堆积在光致抗蚀剂膜53的上部表面，所以在BARC膜52的蚀刻步骤中，在例如向上方前端变细的部分的顶端部，例如沉积物以蓬松(アフロヘア)状附着，恢复其厚度和幅度。
根据本实施方式，能够恢复光致抗蚀剂膜53的厚度，所以特别是在光致抗蚀剂膜53薄且柔软的情况下，通过将BARC膜52适用于硬的晶片W，能够大幅度改善晶片W的加工性，能够实现例如比现有的膜厚的SiN膜的蚀刻。
在本实施的方式的增加掩模层厚度的步骤中，使用沉积性气体和SF6气体的混合气体作为处理气体，作为沉积性气体，优选使用CH3F气体。由于CH3F气体的氢元素多，因此容易与光致抗蚀剂膜53反应，沉积物在光致抗蚀剂膜53的上部表面有效地堆积，使其厚度增加。SF6气体使光致抗蚀剂膜53的表面平滑化(smoothing)。
在本实施方式中，SF6气体相对于CH3F气体的混合比优选为1.5以下，特别优选为1～1.5。例如，在CH3F气体的供给量为200sccm时，SF6气体的供给量为300sccm或者以下。
如果SF6气体相对于CH3F气体的流量比过小，则沉积物附着堆积到SiN膜51的表面，另一方面，如果过大，则光致抗蚀剂膜53表面的沉积物附着量不足，光致抗蚀剂膜53厚度的恢复不充分。如果CH3F气体和SF6气体的流量比在上述范围内，通过CH3F气体的沉积物附着作用、SF6气体的沉积物控制作用或者平滑作用的平衡，不使沉积物附着在SiN膜上，能够有效地恢复光致抗蚀剂膜53的厚度。
在此，由于SF6气体的含氟率大，可以认为是表现蚀刻效果用的气体，但由于含有硫(S)，具有由于S系反应生成物引起的沉积物附着作用，因此，可以认为能够防止光致抗蚀剂膜53上表面的粗糙以及磨损，具有使其平滑的平滑化效果。
在本实施方式中，恢复掩模层厚度的步骤中的偏置电力优选为50W～200W。如果偏置电力小于50W，则沉积物在光致抗蚀剂膜53表面的附着不充分。另一方面，如果偏置电力超过200W，则由于溅射容易导致光致抗蚀剂膜53变得粗糙。基板处理温度没有特别限定，但是在实用中优选为室温，例如为20～100℃。另外，等离子体生成电力(源极电力)没有特别限定，例如根据使用的装置而变化。
在本实施方式中，恢复掩模层厚度的步骤中的腔室内的压力优选为2Pa(15mTorr)至5.2Pa(40mTorr)。如果处理压力过低，则基板表面容易变得粗糙。另一方面，如果处理压力过高，则基板表面容易磨损。
在本实施方式中，恢复掩模层厚度的步骤中的处理时间例如为20～40秒。这是由于沉积物在光致抗蚀剂膜53表面的附着速度在处理开始时最快，之后逐渐减慢，约30秒后基本不变。
在本实施方式中，光致抗蚀剂膜53厚度恢复的原理尚不明确，但可以认为：通过将恢复掩模层厚度的步骤中的SF6气体相对于CH3F气体的流量比、偏置电力、处理压力调整到上述规定的范围，CH3F气体的沉积物堆积作用、SF6气体的沉积物控制作用或者平滑化作用等平衡，由此，选择性地在光致抗蚀剂膜53的上部表面附着沉积物，能够使BARC膜52蚀刻时磨损的光致抗蚀剂膜53的厚度恢复。
在本实施方式中，可以代替SF6气体，使用以氯(Cl)、溴(Br)、碘(I)等卤族元素和氟(F)为构成元素的气体。另外，此时，只要是起同样作用的气体，也可以使用含有S、Cl、Br、I等而不含有F的气体。
在本实施方式中，恢复掩模层厚度的步骤后实施的SiN膜51的蚀刻步骤中的Ar气体流量优选为300～900sccm，N2气体流量优选为100～300sccm，CH3F气体流量优选为50～150sccm。
这里，SiN膜51的蚀刻主要通过Ar气体进行。CH3F气体发挥通过堆积沉积物，控制因Ar气体的蚀刻速度的作用(选择性)。N2气体控制因CH3F气体的沉积物附着量。
在本实施方式中，对于处理对象膜是SiN膜51的情况进行了说明。但是，处理对象膜不限定于此，也可以为TiN膜或其他的膜。另外，对于使用BARC膜52作为中间层的情况进行了说明，但中间膜不限定为BARC膜。
在本实施方式中，对于每个工序变更工艺模块、分开腔室实施各工序的情况进行了说明，但也可以在同一腔室内连续实施各工序。通过在同一腔室内实施各工序，能够缩短晶片W的移送时间以及降低设备的成本。
在本实施方式中，对于晶片W，在对BARC膜52进行蚀刻后，为了恢复由于该BARC膜52的蚀刻而磨损的光致抗蚀剂膜53的厚度，使用了增加掩模层厚度的步骤，也可以在BARC膜52的蚀刻前进行增加掩模层厚度的步骤，预先增加光致抗蚀剂膜53的厚度，然后，对具有厚度增加的光致抗蚀剂膜53的晶片W，实施BARC膜52的蚀刻步骤。由此，也能够消除由于光致抗蚀剂膜53磨损带来的影响，良好地对SiN膜51进行蚀刻。
在上述各实施方式中，实施等离子体处理的基板不限于半导体设备用的晶片，也可以为LCD(Liquid Crystal Display：液晶显示器)或FPD(Flat Panel Display：平板显示器)等使用的各种基板或光掩膜、CD基板、印制基板等。
另外，本发明的目的还可以通过下述方式实现，将存储有用于实施上述各实施方式功能的软件的程序码的存储介质供给于系统或装置，该系统或装置的计算机(或者CPU或MPU等)读出存储于存储介质中的程序码，并执行。
此时，从存储介质中读出的程序码本身实现上述各实施方式的功能，该程序码和存储有该程序码的存储介质构成本发明。
另外，作为用于供给程序的存储介质，例如能够使用软(Floppy，注册商标)盘、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘、磁带、非易失性存储卡或ROM等。此外，程序码也可以通过因特网下载。
另外，本发明也包括不仅通过执行计算机读出的程序码实现上述各实施方式的功能的情况，也包括基于该程序码的指示，在计算机上运行的OS(操作系统)等进行实际处理的一部分或全部，通过该处理实现上述各实施方式的功能的情况。
本发明还包括：从存储介质等介质读出的程序码被写入插入计算机的功能扩展板或与计算机连接的功能扩展单元所具有的存储器之后，基于该程序码的指示，该功能扩展板或功能扩展单元所具备的CPU等进行实际处理的一部分或全部，通过该处理实现上述各实施方式的功能的情况。

Claims (10)

1.一种处理基板方法，对依次叠层有处理对象层、中间层和掩模层并且所述掩模层具有使所述中间层的一部分露出的开口部的基板进行处理，其特征在于：
包括增加掩模层厚度的步骤，在该步骤中，通过由通式CxHyFz所示的沉积性气体和SF6气体的混合气体生成的等离子体，在具有所述开口部的掩模层的上部表面堆积沉积物，从而使厚度增加，其中，x、y、z是正整数。
2.如权利要求1所述的基板处理方法，其特征在于：
所述增加掩模层厚度的步骤是使由于所述中间层的蚀刻而磨损的所述掩模层的厚度恢复的步骤。
3.如权利要求1所述的基板处理方法，其特征在于：
所述增加掩模层厚度的步骤在对所述中间层进行蚀刻之前实施。
4.如权利要求1～3中任一项所述的基板处理方法，其特征在于：
所述沉积性气体是CH3F气体。
5.如权利要求1所述的基板处理方法。其特征在于：
所述SF6气体相对于所述沉积性气体的混合比为1.5以下。
6.如权利要求5所述的基板处理方法，其特征在于：
所述SF6气体相对于所述沉积性气体的混合比为1～1.5。
7.如权利要求1所述的基板处理方法，其特征在于：
在所述增加掩模层厚度的步骤中，向所述基板施加50W～200W的偏置电力。
8.如权利要求1所述的基板处理方法，其特征在于：
在所述增加掩模层厚度的步骤中，将包围所述基板的气氛压力调整为2.0Pa(15mTorr)～5.2Pa(40mTorr)。
9.如权利要求1所述的基板处理方法，其特征在于：
所述增加掩模层厚度的步骤的处理时间为20秒～40秒。
10.如权利要求1所述的基板处理方法，其特征在于：
在所述增加掩模层厚度的步骤中，所述掩模层是光致抗蚀剂膜。
CN2009101705390A 2008-09-12 2009-09-10 基板处理方法 Expired - Fee Related CN101673683B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008234809A JP5107842B2 (ja) 2008-09-12 2008-09-12 基板処理方法
JP2008234809 2008-09-12
JP2008-234809 2008-09-12

Publications (2)

Publication Number Publication Date
CN101673683A true CN101673683A (zh) 2010-03-17
CN101673683B CN101673683B (zh) 2013-01-09

Family

ID=42007607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101705390A Expired - Fee Related CN101673683B (zh) 2008-09-12 2009-09-10 基板处理方法

Country Status (5)

Country Link
US (1) US8252698B2 (zh)
JP (1) JP5107842B2 (zh)
KR (1) KR101536363B1 (zh)
CN (1) CN101673683B (zh)
TW (1) TWI392976B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201331A (zh) * 2010-03-26 2011-09-28 东京毅力科创株式会社 基板处理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
US20120305525A1 (en) * 2011-05-31 2012-12-06 Hsiu-Chun Lee Method of reducing striation on a sidewall of a recess
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US9978563B2 (en) * 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666555A (en) * 1985-08-23 1987-05-19 Intel Corporation Plasma etching of silicon using fluorinated gas mixtures
DE69123808T2 (de) * 1990-09-26 1997-06-26 Hitachi Ltd Verfahren und Gerät zur Bearbeitung mittels Mikrowellenplasma
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
CN100541720C (zh) * 2002-06-27 2009-09-16 东京毅力科创株式会社 等离子体处理方法
US20050274691A1 (en) * 2004-05-27 2005-12-15 Hyun-Mog Park Etch method to minimize hard mask undercut
US7053003B2 (en) * 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
JP2006156591A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法
US7432172B2 (en) * 2005-01-21 2008-10-07 Tokyo Electron Limited Plasma etching method
US20070163995A1 (en) * 2006-01-17 2007-07-19 Tokyo Electron Limited Plasma processing method, apparatus and storage medium
JP2007194284A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理方法、プラズマ処理装置、及び記憶媒体
CN101148765B (zh) * 2006-09-19 2010-05-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法
KR100944846B1 (ko) * 2006-10-30 2010-03-04 어플라이드 머티어리얼스, 인코포레이티드 마스크 에칭 프로세스
US7981812B2 (en) * 2007-07-08 2011-07-19 Applied Materials, Inc. Methods for forming ultra thin structures on a substrate
JP5102720B2 (ja) * 2008-08-25 2012-12-19 東京エレクトロン株式会社 基板処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201331A (zh) * 2010-03-26 2011-09-28 东京毅力科创株式会社 基板处理方法
CN102201331B (zh) * 2010-03-26 2014-12-03 东京毅力科创株式会社 基板处理方法

Also Published As

Publication number Publication date
TW201027278A (en) 2010-07-16
JP2010067895A (ja) 2010-03-25
KR20100031476A (ko) 2010-03-22
US8252698B2 (en) 2012-08-28
JP5107842B2 (ja) 2012-12-26
US20100068892A1 (en) 2010-03-18
TWI392976B (zh) 2013-04-11
KR101536363B1 (ko) 2015-07-13
CN101673683B (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
CN103400761A (zh) 基板处理方法
CN101661228B (zh) 基板处理方法
TWI479563B (zh) 基板處理方法
JP5180121B2 (ja) 基板処理方法
CN101673683B (zh) 基板处理方法
CN101148765B (zh) 硅片蚀刻方法
CN101582374A (zh) 形成用于半导体装置的薄膜图案的方法和用于所述方法的设备
TW201117292A (en) Substrate processing method
CN101625966A (zh) 基板处理方法
TWI490941B (zh) Substrate processing methods and memory media
US6057240A (en) Aqueous surfactant solution method for stripping metal plasma etch deposited oxidized metal impregnated polymer residue layers from patterned metal layers
JP2010073935A (ja) シリコン化合物膜のドライエッチング方法
CN101800160A (zh) 基板处理方法
JPH07106308A (ja) ドライエッチング方法
JP5484363B2 (ja) 基板処理方法
TW514679B (en) Method of promoting an etching selectivity of titanium nitride to aluminum
JPH04294534A (ja) ドライエッチング方法
KR20090068806A (ko) 반도체 소자의 제조 방법
JP2010287907A (ja) シリコン化合物膜のドライエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130109