CN103400761A - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN103400761A
CN103400761A CN2013102407465A CN201310240746A CN103400761A CN 103400761 A CN103400761 A CN 103400761A CN 2013102407465 A CN2013102407465 A CN 2013102407465A CN 201310240746 A CN201310240746 A CN 201310240746A CN 103400761 A CN103400761 A CN 103400761A
Authority
CN
China
Prior art keywords
gas
film
peristome
processing method
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102407465A
Other languages
English (en)
Other versions
CN103400761B (zh
Inventor
本田昌伸
市川裕展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority claimed from CN200910159324A external-priority patent/CN101625966A/zh
Publication of CN103400761A publication Critical patent/CN103400761A/zh
Application granted granted Critical
Publication of CN103400761B publication Critical patent/CN103400761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种基板处理方法，在处理对象基板的掩模膜或中间膜上形成满足半导体装置小型化要求的尺寸的用于对蚀刻对象膜进行转印的开口部。该基板处理方法具有开口宽度缩小步骤，在硅基材（50）上依次层叠有非晶碳膜（51）、SiON膜（52）、反射防止膜（53）和光致抗蚀剂层（54），且光致抗蚀剂层（54）具有使反射防止膜（53）的一部分露出的开口部（55）的晶片（Q）中，通过由作为气体附着系数S为S＝0.1～1.0的沉积性气体的CHF3生成的等离子体，使沉积物（66）堆积到光致抗蚀剂膜（54）的开口部（55）的侧壁面上，将开口部（55）的开口宽度缩小至规定宽度。

Description

基板处理方法
本申请是2009年7月13日提出的申请号为200910159324.9的申请的分案申请。
技术领域
本发明涉及基板处理方法，特别是涉及处理依次层叠有处理对象层、中间层、掩模层的基板的基板处理方法。
背景技术
在硅基材上依次层叠有通过CVD处理等形成的含有杂质的氧化膜、例如TEOS（Tetra Ethyl Ortho Silicate）膜，导电膜、例如TiN膜，反射防止膜（BARC膜）以及光致抗蚀剂膜的半导体装置用晶片是众所周知的（例如，参照专利文献1）。光致抗蚀剂膜通过光刻法形成规定图案，在反射防止膜和导电膜的蚀刻时，起到掩模的作用。
近年来，随着半导体装置的小型化的进展，需要在上述晶片表面形成更加细微的电路图案。为了形成上述细微电路图案，在半导体装置的制造过程中，需要减小光致抗蚀剂膜上的图案的最小尺寸，在蚀刻对象膜上形成小尺寸的开口部（通孔或沟槽）。
【专利文献1】日本特开2006-190939号公报
但是，光致抗蚀剂膜上的图案的最小尺寸受到光刻法中可显影的最小尺寸限制，但由于焦距不均匀等原因，在光刻法中可批量生产的最小尺寸受到限制。例如，在光刻法中可批量生产的最小尺寸为大约80nm。另一方面，满足半导体装置小型化要求的加工尺寸为30nm左右。
如上所述，期望开发一种技术：满足半导体装置小型化要求的尺寸逐渐变小，在蚀刻对象膜上形成尺寸满足小型化要求的开口部。
发明内容
本发明提供一种基板处理方法，在处理对象基板的掩模膜或中间膜上形成满足半导体装置小型化要求的尺寸的用于对蚀刻对象膜进行转印的开口部。
为了达到上述目的，在第一方面的处理基板的基板处理方法中，该基板依次层叠有处理对象层、中间层和掩模层，上述掩模层具有使上述中间层的一部分露出的开口部，上述基板处理方法的特征在于：具有开口宽度缩小步骤，该开口宽度缩小步骤是，通过由气体附着系数S为S=0.1～1.0的沉积性气体生成的等离子体，使沉积物堆积到上述掩模层的上述开口部侧壁面，缩小上述开口部的开口宽度。
第二方面的基板处理方法，其特征在于，在第一方面的基板处理方法中，上述沉积性气体为用通式CxHyFz表示的气体，其中，x、y、z为0或正整数。在此，C为碳、H为氢、F为氟。
第三方面的基板处理方法，其特征在于，在第二方面的基板处理方法中，上述沉积性气体为CHF3气体。
第四方面的基板处理方法，其特征在于，在第一～第三方面的基板处理方法中，在上述开口宽度缩小步骤中，向上述基板施加100W～500W的偏置电力。
第五方面的基板处理方法，其特征在于，在第一～第四方面的基板处理方法中，上述开口宽度缩小步骤中的处理时间为0.5～3分钟。
第六方面的基板处理方法，其特征在于，在第一～第五方面的基板处理方法中，在上述开口宽度缩小步骤中，将上述掩模层的上述开口部的开口宽度收敛至与上述沉积性气体的气体附着系数S的值对应的规定值。
第七方面的基板处理方法，其特征在于，在第一～第六方面的基板处理方法中，在上述开口宽度缩小步骤中，缩小上述掩模层的上述开口部的开口宽度，并且吸收在上述掩模层上形成的开口部的开口宽度的不均匀，从而减小偏差。
第八方面的基板处理方法，其特征在于，在第一～第七方面的基板处理方法中，具有将通过上述开口宽度缩小步骤缩小开口宽度的上述掩模层的开口部转印到上述处理对象层上的处理对象层蚀刻步骤。
为了达到上述目的，在第九方面的处理基板的基板处理方法中，该基板依次层叠有处理对象层、中间层和掩模层，上述掩模层具有使上述中间层的一部分露出的开口部，上述基板处理方法的特征在于：具有以一个步骤进行开口宽度缩小步骤和蚀刻步骤的收缩蚀刻步骤，其中，上述开口宽度缩小步骤是，通过由沉积性气体和各向异性蚀刻气体的混合气体生成的等离子体，使沉积物堆积到上述掩模层的上述开口部的侧壁面，上述蚀刻步骤是，对形成上述开口部的底部的上述中间层进行蚀刻。
第十方面的基板处理方法，其特征在于，在第九方面的基板处理方法中，上述沉积性气体为用通式CxHyFz表示的气体，其中，x、y、z为0或正整数。在此，C为碳、H为氢、F为氟。
第十一方面的基板处理方法，其特征在于，在第十方面的基板处理方法中，上述沉积性气体为CHF3气体。
第十二方面的基板处理方法，其特征在于，在第九～第十一方面的基板处理方法中，上述各向异性蚀刻气体是分子量大于上述沉积性气体的气体，是含有溴（Br）或原子序数大于溴（Br）的卤素或元素周期表第ⅥA族元素、即硫（S）或原子序数大于硫（S）的元素的气体。
第十三方面的基板处理方法，其特征在于，在第十二方面的基板处理方法中，上述各向异性蚀刻气体为CF3I气体、CF3Br气体、HI气体或HBr气体。
第十四方面的基板处理方法，其特征在于，在第九～第十三方面的基板处理方法中，上述收缩蚀刻步骤中的上述沉积性气体和上述各向异性蚀刻气体的混合比为6︰1～1︰1。
为了达到上述目的，在第十五方面的处理基板的基板处理方法中，该基板依次层叠有处理对象层、中间层和掩模层，上述掩模层具有使上述中间层的一部分露出的开口部，上述基板处理方法的特征在于：具有以一个步骤实施开口宽度缩小步骤和蚀刻步骤的收缩蚀刻步骤，其中，上述开口宽度缩小步骤是，通过由各向异性气体与氢气的混合气体生成的等离子体，使沉积物堆积到上述掩模层的上述开口部侧壁面，上述蚀刻步骤是，对形成上述开口部的底部的上述中间层进行蚀刻。
第十六方面的基板处理方法，其特征在于，在第十五方面的基板处理方法中，上述各向异性蚀刻气体含有溴（Br）或原子序数大于溴（Br）的卤素、碳和氟。
第十七方面的基板处理方法，其特征在于，在第十六方面的基板处理方法中，上述各向异性蚀刻气体为CF3I气体或CF3Br气体。
第十八方面的基板处理方法，其特征在于，在第十五～第十七方面的基板处理方法中，上述收缩蚀刻步骤中的上述各向异性蚀刻气体与上述氢气的混合比为4︰1～2︰3。
第十九方面的基板处理方法，其特征在于，在第九～第十八方面的基板处理方法中，在上述收缩蚀刻步骤中，向上述基板施加100W～500W的偏置电力。
第二十方面的基板处理方法，其特征在于，在第九～第十九方面的基板处理方法中，在上述收缩蚀刻步骤中，将收容上述基板的腔室内压力调整为2.6Pa（20mTorr）～2×10Pa（150mTorr）。
第二十一方面的基板处理方法，其特征在于，在第九～第二十方面的基板处理方法中，在上述收缩蚀刻步骤中，被蚀刻的上述中间层为层叠在上述掩模层的下方的反射防止膜和含硅膜、反射防止膜和金属膜或含硅有机膜。
第二十二方面的基板处理方法，其特征在于，在第九～第二十一方面的基板处理方法中，具有处理对象层蚀刻步骤，该处理对象层蚀刻步骤其将具有与通过上述收缩蚀刻步骤缩小上述开口宽度的上述掩模层的开口部对应的开口部的上述中间层的开口部转印到上述处理对象层上。
如果根据第一方面的基板处理方法，则由于具有开口宽度缩小步骤，由气体附着系数S为S=0.1～1.0的沉积性气体生成的等离子体，使沉积物堆积到掩模层的开口部侧壁面，缩小上述开口部的开口宽度，所以可以在掩模层上形成具有尺寸满足半导体装置小型化要求的开口部的、用于转印到蚀刻对象膜上的开口图案。
如果根据第二方面的基板处理方法，则由于沉积性气体为用通式CxHyFz（x、y、z为0或正整数）表示的气体，所以能够使与气体附着系数S对应的厚度的沉积物堆积到掩模层的开口部侧壁面，从而使开口宽度缩小。
如果根据技第三方面的基板处理方法，则由于沉积性气体为CHF3气体，所以能够使沉积物堆积到掩模层的开口部的侧壁面，将开口宽度缩小至例如20nm左右。
如果根据第四方面的基板处理方法，则由于在开口宽度缩小步骤中，向基板施加100W～500W的偏置电力，所以能够通过适当的偏置电力有效地进行向开口部侧壁面的沉积物附着。
如果根据第五方面的基板处理方法，则由于开口宽度缩小步骤中的处理时间为0.5～3分钟，所以能够在尽可能最短的处理时间内缩小掩模层开口部的开口宽度。
如果根据第六方面的基板处理方法，则由于在开口宽度缩小步骤中，将掩模层的开口部的开口宽度收敛至与沉积性气体的气体附着系数S的值对应的规定值，所以通过基于气体附着系数S选择适当的沉积性气体，从而，能够将开口部的开口宽度调整至所希望的开口宽度。
如果根据第七方面的基板处理方法，则由于在开口宽度缩小步骤中，缩小掩模层的开口部的开口宽度，并且吸收在掩模层上形成的开口部的开口宽度的不均匀，从而减小偏差，所以能够吸收以往不成为问题的开口宽度的不均匀，满足半导体装置小型化的要求。
如果根据第八方面的基板处理方法，则由于具有将通过开口宽度缩小步骤缩小开口宽度后的掩模层开口部转印到处理对象层上的处理对象层蚀刻步骤，所以能够将尺寸满足半导体装置小型化要求的开口部转印到处理对象层上。
如果根据第九方面的基板处理方法，则由于具有以一个步骤实施两个步骤的收缩蚀刻步骤，上述两个步骤为：通过从沉积性气体与各向异性蚀刻气体的混合气体生成的等离子体、使沉积物堆积到掩模层的开口部侧壁面的开口宽度缩小步骤，和蚀刻形成开口部的底部的中间层的蚀刻步骤，所以能够在中间层形成具有尺寸满足半导体装置小型化要求的开口部的、用于转印到处理对象层上的开口图案。
如果根据第十方面的基板处理方法，则由于沉积性气体为用通式CxHyFz（x、y、z为0或正整数）表示的气体，所以能够使与气体附着系数S对应的厚度的沉积物堆积到掩模层开口部的侧壁面上，缩小开口宽度。
如果根据第十一方面的基板处理方法，则由于沉积性气体为CHF3气体，所以能够使沉积物堆积到掩模层开口部的侧壁面上，将开口宽度缩小至例如20～25nm。
如果根据第十二方面的基板处理方法，则由于各向异性蚀刻气体是分子量大于沉积性气体的气体，含有溴（Br）或原子序数大于溴（Br）的卤素或元素周期表第ⅥA族元素、即硫（S）或原子序数大于硫（S）的元素，所以能够使从各向异性蚀刻气体生成的等离子体到达开口部的底部，从而，能够抑制沉积物堆积到底部，同时可以蚀刻例如中间膜。
如果根据第十三方面的基板处理方法，则由于各向异性蚀刻气体为CF3I气体、CF3Br气体、HI气体或HBr气体，所以提高抑制沉积物堆积到底部的效果、以及蚀刻中间膜的效果。
如果根据第十四方面的基板处理方法，则由于收缩蚀刻步骤中的沉积性气体与各向异性蚀刻气体的混合比为6︰1～1︰1，所以能够使沉积物堆积到开口部侧壁上，缩小开口宽度，并且防止沉积物附着到开口部的底部，蚀刻开口部的底部的中间膜。
如果根据第十五方面的基板处理方法，则由于具有以一个步骤实施两个步骤的收缩蚀刻步骤，上述两个步骤为：通过由各向异性气体与氢气的混合气体生成的等离子体，使沉积物堆积到掩模层的开口部侧壁面的开口宽度缩小步骤；和蚀刻形成开口部的底部的中间层的蚀刻步骤，所以通过各向异性蚀刻气体与氢气反应生成的气体产生的沉积物堆积作用，和各向异性蚀刻气体的蚀刻作用的协同作用，能够在中间层上形成尺寸满足半导体装置小型化要求的开口部、即用于转印到处理对象层上的开口图案。
如果根据第十六方面的基板处理方法，则由于各向异性蚀刻气体含有溴（Br）或原子序数大于溴（Br）的卤素、碳和氟，所以能够使从各向异性蚀刻气体生成的等离子体到达开口部的底部，从而，可抑制沉积物堆积到底部，同时可蚀刻例如中间膜。
如果根据第十七方面的基板处理方法，则由于各向异性蚀刻气体为CF3I气体或CF3Br气体，所以提高抑制沉积物堆积到开口部的底部的效果以及蚀刻中间膜的效果。
如果根据第十八方面的基板处理方法，则由于收缩蚀刻步骤中的各向异性蚀刻气体与氢气的混合比为4︰1～2︰3，所以可调整沉积物堆积到开口部侧壁的堆积作用、和蚀刻开口部的底部的中间膜的作用，从而，可缩小开口宽度，并且蚀刻开口部的底部的中间膜。
如果根据第十九方面上述的基板处理方法，则由于在收缩蚀刻步骤中，向基板施加100W～500W的偏置电力，所以能够容易地获得沉积物附着在开口部侧壁面上的效果、和蚀刻底部中间膜的效果。
如果根据第二十方面的基板处理方法，则由于在收缩蚀刻步骤中，将收容基板的腔室内压力调整为2.6Pa（20mTorr）～2×10Pa（150mTorr），所以能够防止基板表面变得粗糙和受到磨损。
如果根据第二十一方面的基板处理方法，则由于在收缩蚀刻步骤中，被蚀刻的中间层为层叠在掩模层的下方的反射防止膜和含硅膜、反射防止膜和金属膜或含硅有机膜，所以能够在上述中间层上形成与掩模层相同的尺寸满足半导体装置小型化要求的开口部。
如果根据第二十二方面的基板处理方法，则由于具有将上述中间层的开口部转印到上述处理对象层上的处理对象层蚀刻步骤，其中，上述中间层的开口部与通过上述收缩蚀刻步骤缩小上述开口宽度的上述掩模层的开口部对应，所以能够将尺寸满足半导体装置小型化要求的开口部转印到处理对象层上。
附图说明
图1是概略地表示实施本实施方式所涉及的基板处理方法的基板处理系统的结构的平面图。
图2是沿着图1中的线Ⅱ-Ⅱ的截面图。
图3是概略地表示在图1的基板处理系统中进行等离子体处理的半导体晶片的结构的截面图。
图4是表示本发明第一实施方式中的基板处理方法的工程图。
图5是表示本发明第二实施方式中的基板处理方法的工程图。
图6是表示本发明第三实施方式中的基板处理方法的工程图。
符号说明
10  基板处理系统
12、13、14  工艺模块
50、60、70  硅基材
51、61、71  非晶碳膜（下层抗蚀剂膜）
52、62、72  SiON膜
53、63、73  反射防止膜
54、64、74  光致抗蚀剂膜
55、65、75  开口部
56、66、76  沉积物
具体实施方式
以下参照附图对本发明的实施方式进行详细说明。
首先，对实施本发明实施方式所涉及的基板处理方法的基板处理系统进行说明。该基板处理系统具备多个工艺模块，其中，该工艺模块构成为对作为基板的半导体晶片Q（下面，仅称为“晶片Q”）进行使用了等离子体的蚀刻处理、灰化处理。
图1是概略地表示实施本实施方式所涉及的基板处理方法的基板处理系统的结构的平面图。
在图1中，基板处理系统10具备：俯视呈六角形的转移模块（transfer module）11；与该转移模块11的一个侧面连接的两个工艺模块12、13；以与该两个工艺模块12和13相对的方式与转移模块11的另一个侧面连接的两个工艺模块14、15；与工艺模块13相邻且与转移模块11连接的工艺模块16；与工艺模块15相邻且与转移模块11连接的工艺模块17；作为矩形状的搬送室的负载模块18；配置在转移模块11和负载模块18之间且连结上述它们的两个负载锁定模块19和20。
转移模块11具有配置在其内部的屈伸和旋转自如的搬送臂21，该搬送臂21位于工艺模块12～17和负载锁定模块19、20之间，搬送晶片Q。
工艺模块12具有收容晶片Q的处理室容器（腔室），向该腔室内部导入作为处理气体的CF类沉积性气体、例如CHF3气体以及卤素气体、例如HBr气体的混合气体，在腔室内部产生电场，从而，从导入的处理气体产生等离子体，通过该等离子体对晶片Q进行蚀刻处理。
图2为沿着图1中的线Ⅱ-Ⅱ的截面图。
在图2中，工艺模块12具有：处理室（腔室）22、配置在该腔室22内的晶片Q的载置台23、在腔室22上方以与载置台23相对的方式配置的喷淋头24、排出腔室22内气体等的TMP（Turbo MolecularPump：涡轮分子泵25）、配置在腔室22与TMP25之间且控制腔室22内的压力的作为可变式蝶形阀的APC（Adaptive Pressure Control）阀26。
第一高频电源27和第二高频电源35分别通过第一匹配器28和第二匹配器36与载置台23连接，第一高频电源27向载置台23施加作为激励用电力的频率较高、例如60MHz的高频电力，第二高频电源35向载置台23施加作为偏压的频率较低、例如2MHz的高频电力。由此，载置台23起到向载置台23与喷淋头24之间的处理空间R施加高频电力的下部电极的作用。匹配器28、36降低载置台23对高频电力的反射，使向载置台23供给高频电力的供给率最大。
喷淋头24由圆板状下层气体供给部29以及圆板状上层气体供给部30构成，上层气体供给部30重叠在下层气体供给部29上面。下层气体供给部29和上层气体供给部30分别具有第一缓冲室31和第二缓冲室32。第一缓冲室31和第二缓冲室32分别通过气体通气孔33、34与腔室22内连通。
第一缓冲室31与例如CHF3气体供给系统（省略图示）连接。该CHF3气体供给系统向第一缓冲室31供给CHF3气体。被供给的CHF3气体通过气体通气孔33供给到腔室22内。另外，第二缓冲室32与例如HBr气体供给系统（省略图示）连接。HBr气体供给系统向第二缓冲室32供给HBr气体。被供给的HBr气体通过气体通气孔34供给到腔室22内。直流电源45连接喷淋头24，通过该直流电源45向喷淋头24施加直流电压。从而，被施加的直流电压控制处理空间R内的离子分布。
如上所述，在该工艺模块12的腔室22内，载置台23向处理空间R施加高频电力，从而，从喷淋头24向处理空间R供给的处理气体形成高密度等离子体，产生离子或自由基，通过该离子或自由基对晶片Q进行蚀刻处理。
返回到图1，工艺模块13具有收容在工艺模块12中进行蚀刻处理后的晶片Q的处理室（腔室），向该腔室内部导入作为处理气体的O2及N2的混合气体，在腔室内部形成电场，从而，从导入的处理气体产生等离子体，通过该等离子体对晶片Q进行蚀刻处理。然后，工艺模块13的结构与工艺模块12相同，具备O2供给系统和N2供给系统（都省略图示），用以取代例如CHF3气体供给系统和HBr气体供给系统。然后，由工艺模块13进行的蚀刻处理也兼用作灰化处理。
工艺模块14具有收容在工艺模块13中进行蚀刻处理后的晶片Q的处理室（腔室），向该腔室内部导入作为处理气体的O2，在腔室内部形成电场，从而，从导入的处理气体产生等离子体，通过该等离子体对晶片Q进行灰化处理。然后，工艺模块14的结构与工艺模块12相同，具备：仅由O2供给系统连接缓冲室的圆板状气体供给部构成的喷淋头（都没有图示），用以取代由圆板状下层气体供给部29和圆板状上层气体供给部30构成的喷淋头24。
将转移模块11、工艺模块12～17内部维持在减压状态，转移模块11通过真空闸阀12a～17a分别与工艺模块12～17连接。
在基板处理系统10中，负载模块18的内部压力维持为大气压力，另一方面，转移模块11的内部维持为真空。因此，各负载锁定室19、20分别在与转移模块11的连接部具备真空闸阀19a、20a，并且在与负载模块18的连接部具备大气门阀19b、20b，从而，作为可调整其内部压力的真空预备搬送室而构成。另外，各负载锁定模块19、20具有晶片载置台19c、20c，其中，该晶片载置台19c、20c用于暂时载置在负载模块18和转移模块11之间交接的晶片Q。
在负载模块18上，除了连接有负载锁定模块19、20之外，还连接有分别载置作为收容例如25枚晶片Q的容器的前开式晶片盒（FrontOpening Unified Pod）37的例如三个前开式晶片盒载置台38、对从前开式晶片盒37搬出的晶片Q位置进行预对准的定位器39。
负载锁定模块19、20与沿着负载模块18的长边方向的侧壁连接，并且夹着负载模块18与三个前开式晶片盒载置台38相对配置，定位器39配置在负载模块18的长边方向的一端。
负载模块18具有：被配置在内部的，搬送晶片Q的多关节型双臂式搬送臂40，和以与各前开式晶片盒载置台38对应的方式配置在侧壁的作为晶片Q的投入口的三个负载端口41。搬送臂40经由负载端口41从载置到前开式晶片盒载置台38上的前开式晶片盒37取出晶片Q，向负载锁定模块19、20或定位器39搬入搬出该取出的晶片Q。
另外，基板处理系统10具备：在负载模块18的长边方向的一端配置的操作面板42。操作面板42具有由例如LCD（Liquid CrystalDisplay）构成的显示部，该显示部显示基板处理系统10的各构成元素的动作状况。
图3为概略地表示在图1的基板处理系统中实施等离子体处理的半导体晶片的结构的截面图。
在图3中，晶片Q具有：在硅基材50表面形成的作为处理对象层的非晶碳膜（下层抗蚀剂膜）51、在非晶碳膜51上形成的SiON膜（硬掩模）52、在SiON膜52上形成的反射防止膜（BARC膜）53、和在反射防止膜53上形成的光致抗蚀剂膜54（掩模层）。
硅基材50是由硅形成的圆板状薄板，通过进行例如CVD处理，在表面形成非晶碳膜51。非晶碳膜51起到下层抗蚀剂膜的作用。对非晶碳膜51进行CVD处理或PVD处理等，在表面形成SiON膜52，通过例如涂敷处理，在该SiON膜52上形成反射防止膜53。反射防止膜53由高分子树脂构成，防止透过光致抗蚀剂膜54的ArF受激准分子激光由SiON膜52反射而再次到达光致抗蚀剂膜54，其中，该高分子树脂含有吸收某个特定波长的光、例如向光致抗蚀剂膜54照射的ArF受激准分子激光的色素。使用例如旋转涂敷器（省略图示），在反射防止膜53上形成光致抗蚀剂膜54。光致抗蚀剂膜54由正型感光性树脂构成，如果受到ArF受激准分子激光照射，则变质成碱可溶性。
对于上述结构的晶片Q，与翻转规定图案后的图案对应的ArF受激准分子激光通过分级器（stepper）（省略图示）照射光致抗蚀剂膜54，光致抗蚀剂膜54的由ArF受激准分子激光照射的部分变质成具有碱可溶性。之后，强碱性显影液滴落到光致抗蚀剂膜54上，除去变质成具有碱可溶性的部分。由此，由于从光致抗蚀剂膜54除去与翻转规定图案后的图案对应的部分，因此，在晶片Q上呈现出规定的图案，例如，在形成通孔的位置上残留具有开口部55的光致抗蚀剂膜54。
为了满足半导体装置小型化的要求，需要在蚀刻对象膜上形成尺寸小的、具体而言宽度（CD（Critical Dimension）为25～30nm左右的开口部（通孔或沟槽）。但是，由于可通过光刻法批量生产的最小尺寸为例如80nm左右，所以在晶片Q的蚀刻处理中，难以在蚀刻对象膜上形成开口宽度满足半导体装置小型化要求的开口部。
本发明者为了寻找在晶片Q上形成开口宽度满足上述半导体装置小型化要求的开口部的方法，而进行各种试验时发现，对于在硅基材50上依次层叠作为处理对象层的非晶碳膜51、作为硬涂膜层的SiON膜52、反射防止膜（BARC膜）53、具有使反射防止膜53的一部分露出的开口部55的光致抗蚀剂膜54的晶片Q，使用具有特定气体附着系数S的CF类沉积性气体（CxHyFz，在此，x、y、z是0或正整数）进行等离子体处理，从而，在设置于光致抗蚀剂膜54上的开口部55侧壁面上堆积沉积物，减小（收缩）开口宽度。
然后，本发明者从上述发现中看出：假设经过收缩处理后的光致抗蚀剂膜的开口宽度依存于等离子体处理所适用的沉积性气体种类，换句话说，依存于气体附着系数S而最终收敛至规定宽度，以及收敛后的开口宽度满足上述半导体装置小型化的要求，基于该假设，对于适于等离子体处理的沉积性气体的种类、气体附着系数、处理条件、处理时间等进行种种研究的结果是，使用气体附着系数S=0.1至1.0的CF类沉积性气体、例如CHF3气体，在规定条件下进行等离子体处理，从而，获得具备光致抗蚀剂膜的晶片Q，其中，该光致抗蚀剂膜的开口部具有目标开口宽度、例如25nm至30nm，达到本发明的目的。
下面，对本发明第一实施方式所涉及的基板处理方法进行详细说明。
该基板处理方法基于等离子体处理由于具有：开口宽度缩小步骤，使基于等离子体处理的沉积物附着到开口部55的侧壁面上而缩小在晶片Q的光致抗蚀剂膜54上形成的开口部55的开口宽度；和蚀刻步骤，在缩小开口宽度后，将缩小开口宽度后的开口部55的图案转印到作为处理对象层的非晶碳膜51上的蚀刻步骤等，所以例如也被称为两步骤法。
图4为表示本发明第一实施方式中的基板处理方法的工程图。
在图4中，首先，准备晶片Q，在硅基材50上依次层叠有作为下层抗蚀剂膜的非晶碳膜51、作为硬掩模的SiON膜52、反射防止膜（BARC膜）53以及光致抗蚀剂膜54，光致抗蚀剂膜54具有通过开口宽度、例如60nm使反射防止膜53的一部分露出的开口部55（图4（A））。然后，向工艺模块12（参照图2）的腔室22内搬入该晶片Q，载置到载置台23上。
接着，通过APC阀26等将腔室22内的压力设定为例如1×10Pa（75mTorr）。另外，将晶片Q的温度设定为例如50℃。然后，从喷淋头24的下层气体供给部29向腔室22内供给流量为例如300sccm的CHF3气体。此外，向载置台23供给750W的激励用电力、300W的偏置电力，并且向喷淋头24施加300V的直流电压。这时，CHF3气体受到向处理空间R施加的高频电力的激励而形成等离子体，产生离子或自由基（图4（B））。上述离子或自由基与光致抗蚀剂膜54的表面或开口部侧壁面碰撞、反应，使沉积物56堆积到该部分上（图4（C））。
沉积物56的厚度从开始处理时起逐渐变厚，在开始处理3分钟后，变成例如35nm（开口宽度：25nm）。通过该开口缩小宽度步骤（下面称为“收缩步骤”），能够将开口部55的开口宽度从60nm缩小至25nm。
这时，按照理论公式，推导出在开口部55侧壁面上堆积沉积物56的速度与开口部55的开口宽度W成比例。即，用下述理论公式表示沉积物在开口部55侧壁面上的堆积速度。
[数学公式1]
GrowthRate ( z ) ∝ s · cosh ( φ · z L ) + φ · W 2 L sinh ( φ · z L ) cosh ( φ ) + φ · W 2 L sinh ( φ )
φ = L · v r W · s D , D = 1 3 · v r · W
在此，S为气体的附着系数、z为距开口部的底部的距离、W为开口的宽度、L为开口部的高度（深度）。
从上述理论公式看出，在开口部55侧壁上堆积的沉积物56的堆积速度依存于开口部的宽度W。即，如果气体附着系数相同，则开口部55的开口宽度W越大，沉积物56的堆积速度越快，开口宽度越小，沉积物56的堆积速度越慢。另外，如果气体附着系数相同，则开口部55的开口宽度W越大，沉积物附着厚度越大，开口宽度越小，沉积物附着厚度越小。随着处理时间的延长，附着沉积后的开口部55的开口宽度依存于沉积气体的种类、即气体附着系数而缩小至规定宽度，与最初开口宽度小的部分的收缩率相比，最初开口宽度大的部分的收缩率大。因此，为了获得目标开口宽度，使用具有能够获得该开口宽度的气体附着系数的沉积性气体是有效的。
在此，沉积性气体具有如下作用：通过使用该气体的等离子体处理，使沉积物56堆积到例如作为掩模层的光致抗蚀剂膜54的开口部55侧壁面上，从而缩小开口宽度。CHF3气体的气体附着系数S为例如S=0.5，开口宽度的收敛值例如为20～25nm。
接着，通过收缩步骤，对于具备光致抗蚀剂膜54的晶片Q，在通常条件下进行蚀刻处理，将在光致抗蚀剂膜54上形成的开口部转印到作为处理对象层的非晶碳膜51上，其中，该光致抗蚀剂膜54具有开口宽度缩小至25nm的开口部55。
即，通过APC阀26等将收容光致抗蚀剂膜54的开口膜55开口宽度缩小至25nm的晶片Q的工艺模块12的腔室22内压力设定为例如1×10Pa（75mTorr），将晶片Q的温度设定为例如50℃之后，从喷淋头24的下层气体供给部29向腔室22内供给流量为220sccm的CF4气体，并且从上层气体供给部30向腔室22内供给流量为250sccm的CHF3气体。然后，向载置台23供给750W的激励用电力、0W的偏置电力，并且向喷淋头24施加300V的直流电压。这时，通过向处理空间R施加的高频电力而使CF4气体和CHF3气体形成等离子体，产生离子或自由基。上述离子或自由基与反射防止膜53的没有被光致抗蚀剂膜54覆盖的部分碰撞、反应，蚀刻反射防止膜53及其下层的SiON膜52的该部分（图4（D））。蚀刻该部分的反射防止膜53和SiON膜52，直到露出非晶碳膜51为止（图4（E））。
如上所述，从工艺模块12的腔室22内搬出晶片Q，经由转移模块11搬入到工艺模块13的腔室内，载置到载置台上，其中，该晶片Q的光致抗蚀剂膜54的开口部55开口宽度被缩小，并且反射防止膜53和SiON膜52被蚀刻。
接着，通过APC阀等将腔室内的压力设定为2.6Pa（20mTorr）。然后，从喷淋头的下层气体供给部向腔室内供给流量为180sccm的O2气体，并且从上层气体供给部向腔室内供给流量为20sccm的N2气体。然后，向载置台供给1000W的激励用电力，使偏置电力为0W。这时，通过向处理空间R施加的高频电力，使O2气体和N2气体形成等离子体，生成离子或自由基。上述离子或自由基与非晶碳膜51的没有被光致抗蚀剂膜54、在该光致抗蚀剂膜54的开口部55侧壁面上堆积的沉积物56、以及反射防止膜53和SiON膜52覆盖的部分碰撞并反应，对该部分进行蚀刻（图4（F））。该部分的非晶碳膜51被蚀刻直到露出硅基材50为止，在非晶碳膜51上形成宽度为25nm的开口部。这时，同时除去光致抗蚀剂膜54、在光致抗蚀剂膜54的开口部55侧壁面及上面堆积的沉积物56、以及反射防止膜53（图4（G））。
之后，从工艺模块13的腔室中搬出晶片Q，完成本处理。
在该情况下，可在同一腔室内连续实施下述步骤：通过使沉积物56堆积到光致抗蚀剂膜54的开口部55内壁面上的收缩步骤，和将通过该收缩步骤缩小的光致抗蚀剂膜54的开口部55开口宽度、即转印到反射防止膜53和SiON膜52上的开口宽度转印到非晶碳膜51上的蚀刻步骤。
如果根据本实施方式，则通过使用气体附着系数S=0.1～1.0的沉积性气体实施等离子体处理，使沉积物56堆积到光致抗蚀剂膜54的开口部55侧壁面上，能够缩小其开口宽度。如果使沉积物56堆积到光致抗蚀剂膜54的开口部55侧壁面上，将开口部的宽度60nm调整至例如25nm，则基于此，可在作为处理对象层的非晶碳膜51上形成宽度为25nm的开口部，因此，能够在作为处理对象层的非晶碳膜51上形成尺寸满足半导体装置小型化要求的开口部。
在本实施方式中，沉积性气体由通式CxHyFz（x、y、z为0或正整数）表示，气体附着系数S=0.1～1.0，优选为S=0.1～0.5。CHF3气体的气体附着系数S为S=0.5左右，收敛开口宽度为例如20～25nm。除了CHF3气体之外，沉积性气体还可以使用CH2F2气体、CH3F气体、C5F8气体、C4F6气体、CF4气体、CH4气体等，即使通过上述沉积气体，也可以满足近年来装置小型化的要求，在收缩步骤中，可将在晶片Q的光致抗蚀剂膜54上形成的开口部55开口宽度缩小、收敛至例如25～30nm。
在本实施方式中，优选蚀刻处理时的偏置电力为100W～500W。如果偏置电力小于100W，则附着在开口部侧壁面上的沉积物不足。另一方面，如果偏置电力大于500W，则光致抗蚀剂膜54因溅射而变得粗糙。如果偏置电力为100W～500W，则抑制沉积性气体的扩散，使厚度均匀的沉积物56堆积到开口部的侧壁面上，能够缩小开口宽度。对处理温度没有特别限制，通常为20℃～100℃，从实用角度来看，优选为室温。
在本实施方式中，蚀刻处理时间为0.5分钟～3分钟。沉积物附着速度在开始蚀刻时最快，之后逐渐减慢，3分钟后几乎为0，这是因为开口宽度收敛至规定宽度。因此，通过控制处理时间，能够控制沉积厚度。
在本实施方式中，可以使用Si-ARC膜，取代作为硬掩模的SiON膜52和由有机膜形成的反射防止膜（BARC膜）53，其中，该Si-ARC膜具有防止反射功能，在有机膜的BARC中含有几十%的硅（Si）。
另外，对于本实施方式所涉及的基板处理方法中使用的晶片Q，处理对象层为非晶碳膜51，但处理对象层并不限定于此，也可以是例如SiO2膜、TiN膜等。
在本实施方式中，由于沉积物56的附着速度在开口宽度大的开口部快、在开口宽度小的开口部小，因此，将沉积物附着时间延长一定时间、例如3分钟，则能够利用应用气体将附着沉积后的开口宽度收敛至规定值的特有的特性，吸收最初蚀刻不均匀的光致抗蚀剂膜54的开口部55开口宽度的不均匀性，使开口宽度变得均匀。
接着，对变形例进行说明，其中，该变形例用于明确本实施方式中吸收开口宽度不均匀性的效果。
在变形例1中，除了使光致抗蚀剂膜54的开口部55初始开口宽度为65nm之外，在与上述实施方式的条件相同的条件下进行相同处理，对晶片Q进行3分钟的等离子体蚀刻处理，在开始处理3分钟后，使沉积物56的厚度为38nm（开口宽度：27nm）。通过该处理，能够将开口宽度从65nm缩小至27nm。
接着，在变形例2中，除了使光致抗蚀剂膜54的开口部55初始开口宽度为70nm之外，在与上述实施方式的条件相同的条件下进行相同处理，对晶片Q进行3分钟的等离子体蚀刻处理，在开始处理3分钟后，使沉积物56的厚度为42nm（开口宽度：28nm）。通过该处理，能够将开口宽度从70nm缩小至28nm。
在本实施方式以及变形例1、2中，晶片Q的光致抗蚀剂膜54的初始开口宽度分别为60nm、65nm及70nm，使用CHF3气体进行等离子体蚀刻处理后的光致抗蚀剂膜54的开口宽度分别为25nm、27nm及28nm。因此，可以看出，使用CHF3气体作为沉积性气体的等离子体蚀刻处理除了具有缩小开口宽度的收缩效果之外，还具有下述效果：使最初不均匀（±5nm、平均65nm）的开口宽度（60nm～70nm）缩小至目标开口宽度、例如27nm左右，并且吸收各初始开口宽度的不均匀性（处理后的不均匀为±2nm）。
（实施例1）
使用在硅基材上具备中间层和具有开口宽度为60nm的开口部的光致抗蚀剂膜晶片Q，将腔室内压力设定为1×10Pa（75mTorr）、将晶片Q的温度设定为50℃，向腔室内供给300sccm的作为沉积性气体的CHF3气体，使偏置电力为300W，产生等离子体，进行缩小光致抗蚀剂膜的开口部的收缩处理，开始处理0.5分钟后的沉积物堆积厚度为31nm（开口宽度：29nm）、开始处理1分钟后的沉积物堆积厚度为32nm（开口宽度：28nm）、开始处理3分钟后的沉积物堆积厚度为33nm（开口宽度：27nm）。
从该结果可以看出，在收缩工序中缩小光致抗蚀剂膜的开口部的开口宽度所获得的效果在开始处理后大约0.5分钟达到最大，在开始处理后3分钟大致减小。因此，优选处理时间为0.5～3分钟。
接着，对本发明的第二实施方式进行详细说明。
本发明者发现，在为了减小在晶片Q的光致抗蚀剂膜上设置的开口部的开口宽度而实施收缩处理的情况下，不仅在开口部的侧壁面还在底部堆积沉积物，由于堆积在底部的沉积物厚度与堆积在侧壁面上的沉积物厚度对应而变厚、因此堆积在底部的沉积厚度因最初开口宽度的不同而改变，以及如果在开口部的底部的沉积厚度不同则即使进行相同的蚀刻处理、也无法同样穿透底部堆积沉积物，从而妨碍均匀处理。
然后，基于该发现，在进行种种研究时看出，并用容易使沉积物堆积到开口部侧壁面上的沉积性气体和难以沿开口部横方向扩散、蚀刻开口部的底部并抑制沉积物堆积到底部的各向异性蚀刻气体，实施等离子体处理，由此能够缩小光致抗蚀剂膜的开口部的开口宽度，并且避免沉积物堆积到开口部的底部。
图5为表示本发明第二实施方式中的基板处理方法的工程图。
在图5中，首先，准备晶片Q，在硅基材60上依次层叠有非晶体碳的下层抗蚀剂膜61、作为硬掩模的SiON膜62、反射防止膜（BARC膜）63以及光致抗蚀剂膜64，光致抗蚀剂膜64具有以开口宽度、例如60nm露出反射防止膜63的一部分的开口部65（图5（A））。然后，将该晶片Q搬入工艺模块12（参照图2）的腔室22内，并载置到载置台23上。
接着，通过APC阀26等将腔室22内的压力设定为例如2×10Pa（150mTorr）。另外，将晶片Q的温度设定为例如50℃。然后，从喷淋头24的下层气体供给部29向腔室22内供给流量为例如300sccm的CHF3气体，并且从上层气体供给部30向腔室22内供给流量为200sccm的CF3I气体。这时，CHF3气体与CF3I气体的流量比为3：2。然后，向载置台23供给750W的高频激励用电力、300W的高频偏置电力。另外，向喷淋头24施加300V的直流电压。
这时，通过向处理空间R施加的高频电力使CHF3气体和CF3I气体形成等离子体，生成离子或自由基（图5（B））。从CHF3生成的离子或自由基与光致抗蚀剂膜64的表面或开口部侧壁面碰撞、反应，使沉积物66堆积到该部分，减小开口宽度。这时，沉积物66容易堆积到开口部的底部。另一方面，从CF3I生成的离子或自由基难以沿着开口部65的横方向扩散，因此，不会与堆积到开口部65侧壁面上的沉积碰撞，而是向底部方向移动，与堆积在底部的沉积物碰撞，除去该沉积物，进而，蚀刻作为底层的反射防止膜63及SiON膜62。即，从CHF3生成的离子或自由基与从CF3I气体生成的离子或自由基协作，收缩开口部65的开口宽度，并且蚀刻光致抗蚀剂膜64以及没有被堆积在光致抗蚀剂膜64开口部的沉积物66覆盖的开口部的底部（图5（C））（收缩蚀刻步骤）。
这时，虽然开口部入口周边的直径稍微变大，但开口部侧壁面上的沉积物66的厚度从开始处理时开始逐渐变大，在开始处理大约0.5分钟之后变成31nm（开口宽度：29nm），在开始处理大约1分钟后变成32nm（开口宽度：28nm），之后，逐渐变厚一些，在开始处理大约3分钟后变成33nm（开口宽度：27nm）。
另外，蚀刻反射防止膜63以及SiON膜62，直到收缩后的开口宽度为27nm且露出作为下层抗蚀剂膜的非晶碳膜61为止，非晶碳膜61露出。
如上所述，从工艺模块12的腔室22内搬出开口部65开口宽度被收缩并且反射防止膜63及SiON膜62被蚀刻的晶片Q，经由转移模块11搬入工艺模块13的腔室内，以下与上述第一实施方式相同，将SiON膜62作为硬掩模，蚀刻非晶碳膜61，蚀刻该非晶碳膜61上的反射防止膜63以及SiON膜62、光致抗蚀剂膜64以及没有被堆积在光致抗蚀剂膜64开口部的沉积物66覆盖的部分，并且灰化光致抗蚀剂膜64、堆积在该光致抗蚀剂膜64上的沉积物66、以及反射防止膜63，完成本处理。
在非晶碳膜61上形成开口宽度为27nm的开口部。另外，对于具备具有开口宽度被收缩的开口部65的非晶碳膜61的晶片Q，采用其它众所周知的方法实施蚀刻处理，制造具有目标图案尺寸的晶片Q。
如果根据本实施方式，则由于并用作为沉积性气体易于使沉积物66堆积到开口部侧壁上的CHF3气体和难以沿着开口部横方向扩散、抑制沉积物堆积到底部并易于蚀刻底层的CF3I气体，所以能够缩小光致抗蚀剂膜64的开口部65的开口宽度，满足近年来半导体装置小型化的要求，并且通过从CF3I气体生成的等离子体，能够蚀刻没有被光致抗蚀剂膜64覆盖的部分的反射防止膜63及SiON膜62。即，可以将缩小开口部65开口宽度的收缩工序、蚀刻作为中间层的反射防止膜63和SiON膜62的蚀刻工序作为一个步骤法。由此，提高晶片Q的生产率。
在本实施方式中，堆积在开口部65侧壁面上的沉积物66的堆积速度依存于开口部宽度W，开口部65的开口宽度W越大，则堆积速度越快，开口宽度越小，则堆积速度越慢。而且，附着沉积后的开口部65的开口宽度随着处理时间的延长，依存于沉积性气体和各向异性蚀刻气体的混合气体的气体附着系数而收敛至规定宽度，因此，通过调整使用的气体种类、混合比等，能够调节开口宽度。
在本实施方式中，用通式CxHyFz（x、y、z为包含0的整数）表示沉积性气体，优选使用CHF3。CHF3的气体附着系数S为S=0.5左右，收敛开口宽度为例如20～25nm，满足近年来装置小型化的要求。作为沉积性气体，除了CHF3气体之外，例如也可以使用CH2F2、CH3F、C5F8、C4F6气体。
另一方面，作为各向异性蚀刻气体，优选使用CF3I气体。由于CF3I气体的毒性比HBr气体小，因此易于处理。作为各向异性蚀刻气体，可使用除CF3I气体之外的CF3Br、CF3At、HI、HBr气体等。另外，可以使用元素周期表第ⅥA族元素、即S及分子量大于S的元素，取代各向异性蚀刻气体中的卤素。含有上述卤素、元素周期表的第ⅥA族元素的气体挥发性小，难以沿着开口部的横方向扩散，不会使沉积物堆积到底部，可蚀刻穿透底层，能够与沉积性气体组合使用。然后，经研究，各向异性蚀刻气体的挥发性小，与碳反应生成一些结合膜，抗蚀剂开口部65的侧面，并且通过离子力向开口部的底部方向扩散，蚀刻中间膜。
在本实施方式中，优选沉积性气体与各向异性蚀刻气体的混合比为6︰1～1︰1，更优选4︰3～3：2。如果各向异性蚀刻气体的流量大于沉积气体的流量，则难以获得充分的收缩效果。另一方面，如果各向异性蚀刻气体的流量小于沉积气体流量的1/6，则反射防止膜63和SiON膜62的蚀刻不充分。然后，经研究，在使用沉积性气体与各向异性蚀刻气体的混合气体的本实施方式中，与使用沉积性气体的单一气体的情况相比，沉积物在开口部侧壁面上的附着量少一些。
在本实施方式中，蚀刻处理时的偏置电力为100W～500W。如果偏置电力小于100W，则开口部的底部的蚀刻效果不充分。另一方面，如果偏置电力大于500W，则通过溅射使光致抗蚀剂膜65变得粗糙。
在本实施方式中，蚀刻处理时的腔室内压力为2.6Pa（20mTorr）～2×10Pa（150mTorr），优选为1×10Pa（75mTorr～2×10Pa（150mTorr）。处理压力如果过低，则基板表面变得粗糙。另一方面，如果处理压力过高，则磨损基板表面。
在本实施方式中，对进行蚀刻处理时的晶片Q的温度没有特别限制，为20℃～100℃。
在本实施方式中，将在收缩光致抗蚀剂膜64的开口部65开口宽度的同时被蚀刻的中间层设为反射防止膜63和作为含硅膜的SiON膜62，但含硅膜并不限定于SiON膜，除了SiON膜之外，还可以使用例如SiO2膜、SiN膜、SiC膜、SiOC膜或SiCN膜。另外，中间层并不限定于反射防止膜以及含硅膜，可以使用组合了反射防止膜和作为金属膜的例如Ti膜或TiN膜后的膜、或者在作为有机膜的BARC中添加几十%的硅（Si）后的具备反射防止膜功能的Si-BARC膜等。
另外，本实施方式中的处理对象层为下层抗蚀剂膜61，但处理对象层并不限定于此，也可以是例如SiO2膜、TiN膜。
在本实施方式中，蚀刻处理时间为0.5分钟～3分钟。如果蚀刻时间少于0.5分钟，则难以获得充分的蚀刻效果，当处理时间为3分钟时，收缩效果收敛，完成中间层的蚀刻，因此，即使处理时间大于3分钟，也难以获得以上效果。
在本实施方式中，可在同一腔室内连续实施下述步骤：缩小开口部65的开口宽度并且蚀刻中间层的收缩蚀刻步骤和蚀刻非晶碳膜61的蚀刻步骤。
（实施例2～15）和（比较例1、2）
对于具有最初开口宽度为60nm的光致抗蚀剂膜64、反射防止膜63和SiON膜62的晶片Q，使用CHF3气体作为沉积性气体，使用CF3I气体作为各向异性蚀刻气体，分别使腔室内压力、偏置电力和气体流量比变化，实施收缩及中间层蚀刻处理（一个步骤法处理），观察开始处理1分钟之后的光致抗蚀剂膜表面及灰化处理后的下层抗蚀剂层表面。
条件及观察结果如表1所示。
[表1]
压力（mT） 偏置电力（W） 气体流量比 观察结果
实施例2 20 100 200/50SCCM ○
实施例3 20 300 150/100SCCM ○
实施例4 20 500 100/100SCCM ○
实施例5 75 100 150/100SCCM ○
实施例6 75 300 100/100SCCM ○
实施例7 75 500 200/50SCCM ○
实施例8 150 100 100/100SCCM ○
实施例9 150 300 200/50SCCM ○
实施例10 150 500 150/100SCCM ○
实施例11 75 300 210/40SCCM ○
实施例12 10 100 200/50SCCM △
实施例13 75 300 200/250SCCM △
实施例14 75 300 220/30SCCM △
比较例1 75 400 0/100SCCM ×
比较例2 75 300 100/0SCCM ×
实施例15 75 1000 150/100SCCM △
注）气体流量比=CHF3/CF3I
观察结果○表示获得良好的晶片，具有实用性。
观察结果△表示没有重大缺陷，可以实际使用。
观察结果×表示晶片状态不良，不能实际使用。
从表1得出以下结论。
在实施例2～11中看到，腔室内压力为2.6Pa（20mTorr）～2×10Pa（150mTorr），偏置电力为100W～500W，气体流量比（CHF3/CF3I）为6︰1～1︰1，收缩效果充分，同时达到穿透反射防止膜63和SiON膜62的蚀刻效果。此外，在实施例9中，可以将初始状态下的平均60nm的开口宽度收缩至平均25nm。此时，不均匀Δ的平均值从13.9nm变成3.7nm。
在实施例12中，由于腔室内压力低，所以光致抗蚀剂膜64表面粗糙，但可以实用。另外，在实施例13中，气体流量比为4：5，收缩效果不充分，但可以实用。在实施例14中，气体流量比为7.3︰1，中间层蚀刻效果不充分，但可以实用。
在比较例1中，CF3I气体为单一气体，可以看到蚀刻中间层的效果，但无法获得足够的收缩量。另外，在比较例2中，由于单独使用沉积性气体、即CHF3气体作为处理气体，因此，能够获得收缩效果，但沉积物附着在开口部的底部，中间层无法被穿透。
在实施例15中，偏置电力过高，磨损光致抗蚀剂膜64的表面，但可以设法进行实用。
（实施例16）
沉积性气体为CHF3气体，各向异性蚀刻气体为CF3I，流量比CHF3/CF3I=4︰1，腔室内压力为2×10Pa（150mTorr），偏置电力为750+300W，晶片温度为60℃，对于具有初始开口宽度为75nm的光致抗蚀剂膜64的晶片Q进行一个步骤法处理，观察开始试验后30秒、60秒、90秒、120秒、150秒、180秒以及300秒后的收缩量以及反射防止膜63、SiON膜62的蚀刻状态，开始试验后30～90秒后，在穿透反射防止膜63时，沉积物（聚合物）不断堆积到侧壁上，厚度逐渐增大。另外，直到开始试验后90～120秒后，不断进行进一步收缩，并开始蚀刻SiON膜62。之后，开始试验后120～180秒后，完全穿透SiON膜62，减小收缩量。
从该结果可以看出，优选处理时间为0.5～3.0分钟。
接着，对作为第二实施方式的变形例的本发明第三实施方式进行说明。在第三实施方式中，以1个步骤（收缩蚀刻步骤）实施下述步骤：使用各向异性蚀刻气体与氢气的混合气体作为处理气体，使沉积物堆积到光致抗蚀剂膜74的开口部75侧壁面上的开口宽度缩小步骤，和蚀刻作为形成开口部75底部的中间层的反射防止膜73和SiON膜72的蚀刻步骤。
图6为表示本发明第三实施方式的基板处理方法的工程图。
在图6中，首先，准备晶片Q，在硅基材70上依次层叠有非晶体碳的下层抗蚀剂膜71、作为硬掩模的SiON膜72、反射防止膜（BARC膜）73以及光致抗蚀剂膜74，光致抗蚀剂膜74具有以开口宽度、例如60nm露出反射防止膜73的一部分的开口部75（图6（A））。然后，向工艺模块12（参照图2）的腔室22内搬入该晶片Q，载置到载置台23上。
接着，通过APC阀26等将腔室22内的压力设定为例如1×10Pa（75mTorr）。另外，将晶片Q的温度设定为例如40℃。然后，从上层气体供给部30向腔室22内供给流量为150sccm的CF3I气体，并且从喷淋头24的下层气体供给部29向腔室22内供给流量为100sccm的H2气体。这时，CF3I气体与H2气体的流量比为3：2。然后，向载置台23供给750W的高频激励用电力、300W的高频偏置电力。另外，向喷淋头24施加50V的直流电压。
这时，CF3I气体的一部分与H2气体发生反应，CF3I气体中的F成分形成HF而被引出，CF3I气体的一部分相对减少F成分，作为沉积气体起作用。即，通过向处理空间R施加的高频电力，使CF3I气体和H2气体反应生成的气体（以下，称为“CF3I·H2反应生成气体”）及未反应的CF3I气体形成等离子体，生成离子或自由基（图6（B））。从CF3I·H2反应生成气体生成的离子或自由基与光致抗蚀剂膜74的表面或开口部侧壁面碰撞、反应，使沉积物76堆积在该部分，缩小开口宽度。这时，沉积物76容易堆积在开口部的底部。另一方面，从未反应的CF3I气体生成的离子或自由基难以沿着开口部75的横方向扩散，仅蚀刻开口部75的周边部，形成圆锥状壁面，并且向开口部75底部方向移动，与堆积到底部的沉积碰撞，除去该沉积物，此外，蚀刻底层、即反射防止膜73和SiON膜72。如上所述，从CF3I·H2反应生成气体生成的离子或自由基、与从未反应的CF3I气体生成的离子或自由基协作，收缩开口部75的开口宽度，并且蚀刻光致抗蚀剂膜74、以及没有被堆积在光致抗蚀剂膜74上的沉积物76覆盖的开口部的底部的反射防止膜73和SiON膜72（图6（C））。
这时，开口部侧壁面上的沉积物76的厚度从开始处理开始逐渐变厚，在开始处理后150秒后，两侧合计达到29nm（开口宽度︰31nm）。另外，蚀刻反射防止膜73以及SiON膜72，直到以被收缩后的开口宽度31nm露出作为下层抗蚀剂膜的非晶碳膜71，非晶碳膜71对应开口部75的开口宽度露出。
如上所述，从工艺模块12的腔室22内搬出开口部75开口宽度被缩小并且反射防止膜73和SiON膜72被蚀刻的晶片Q，经由转移模块11搬入工艺模块13的腔室内，下面与上述第二实施方式相同，将SiON膜72作为硬掩模，蚀刻非晶碳膜71，蚀刻该非晶碳膜71上的反射防止膜73以及SiON膜72、光致抗蚀剂膜74以及没有被堆积在光致抗蚀剂膜74开口部的沉积物76覆盖的部分，并且进行灰化处理，完成本处理。
在非晶碳膜71上形成与开口部75的开口宽度31nm对应的开口部。另外，对于具备非晶碳膜71的晶片Q，采用其它众所周知的方法实施蚀刻处理，制造具有目标图案尺寸的晶片Q，其中，该非晶碳膜71具有开口宽度被收缩的开口部75。
如果根据本实施方式，则将缩小开口部75开口宽度的收缩工序、蚀刻作为中间层的反射防止膜73和SiON膜72的蚀刻工序作为一个步骤法（收缩蚀刻步骤），从而，与上述第二实施方式相同，能够满足近年来半导体装置小型化的要求，并且提高晶片Q的生产率。
如果根据本实施方式，则由于使用各向异性蚀刻气体、即CF3I气体和H2气体的混合气体作为处理气体，使其流量比CF3I：H2为3：2，因此，CF3I气体的一部分与H2气体反应，成为CF3I气体的一部分F形成HF而被引出后的CF3I·H2反应生成气体。CF3I·H2反应生成气体与CF3I气体相比，F成分的比例相对减小，并且C成分的比例相对增大，作为沉积性气体起作用。即，CF3I气体为各向异性蚀刻气体，由于F成分的比例大，因此，无法发现沉积性，但通过在其中添加H2气体，使F成分形成HF而被引出，从而C成分相对增大，因此，可发现沉积物堆积功能。如上所述，通过并用易于使沉积物76堆积在开口部侧壁的CF3I·H2反应生成气体和难以沿着开口部的横方向扩散、但抑制沉积物堆积到底部并容易蚀刻底部的未反应的CF3I气体，缩小开口部75开口宽度的收缩工序；和蚀刻作为中间膜的反射防止膜73和SiON膜72的蚀刻工序可作为一个步骤法（收缩蚀刻步骤）进行。另外，通过使CF3I气体和H2气体反应，而从CF3I气体中引出F成分时生成的HF气体在系统外被废弃，因此，不会产生附着到腔室内的构成部件上的问题。
在本实施方式中，各向异性蚀刻气体包含溴（Br）或原子序数大于溴（Br）的卤素、碳及氟，其中，使用CF3I气体或CF3Br气体是理想的。与在现有技术中使用的CHF3气体/CF4气体相比，CF3I气体、CF3Br气体/H2气体的全球升温系数（GWP：Global Warming Potential）小。因而，根据本实施方式，与使用CHF3气体和CF4气体的混合气体作为处理气体的现有技术相比，能够大幅度减小环境负荷。
在本实施方式中，优选各向异性蚀刻气体和H2气体的混合比为4︰1～2︰3，更优选为2︰1～4︰3。如果H2气体流量小于各向异性蚀刻气体流量的1/4，则起到沉积气体作用的CF3I·H2反应生成气体不足，难以获得充分的收缩效果。另一方面，如果H2气体流量大于各向异性蚀刻气体流量的3/2，则未与H2气体反应的未反应的各向异性蚀刻气体量不足，反射防止膜73和SiON膜72的蚀刻变得不充分。另外，认为各向异性蚀刻气体和H2气体的最佳混合比依存于处理压力等。
在本实施方式中，进行蚀刻处理时的偏置电力为100W～500W。如果偏置电力小于100W，则开口部的底部的蚀刻效果不充分。另一方面，如果偏置电力大于500W，则由于溅射而使光致抗蚀剂膜65变得粗糙。
在本实施方式中，蚀刻处理时的腔室内压力为2.6Pa（20mTorr）～2×10Pa（150mTorr），优选为1×10Pa（75mTorr）～2×10Pa（150mTorr）。如果处理压力过低，则使基板表面变得粗糙。另一方面，如果处理压力过高，则磨损基板表面。另外，对蚀刻处理时的晶片Q的温度没有特别限定，为例如20～100℃。
在本实施方式中，将中间层设为反射防止膜73和作为含硅膜的SiON膜72，但除了SiON膜之外，含硅膜也可以是例如SiO2膜、SiN膜、SiC膜、SiOC膜或SiCN膜。另外，中间层并不限定于反射防止膜和含硅膜，也可以是下述膜：组合了反射防止膜和作为金属膜的例如Ti膜或TiN膜后的膜、或者在作为有机膜的BARC中添加了几十%的硅（Si）的具备反射防止膜功能的Si-ARC膜等。
另外，本实施方式中的处理对象层为下层抗蚀剂膜71，但处理对象层并不限定于此，也可以是例如SiO2膜、TiN膜。
在本实施方式中，蚀刻处理时间为0.5～3分钟。如果蚀刻时间少于0.5分钟，则难以获得充分的收缩效果，当处理时间为3分钟时，收缩收敛，完成中间层的蚀刻，因此，即使处理时间大于3分钟，也难以获得在此之上的效果。
在本实施方式中，可在同一腔室内连续实施下述步骤：缩小开口部75的开口宽度并且蚀刻中间层的收缩蚀刻步骤和蚀刻非晶碳膜71的蚀刻步骤。
（实施里17～19）和（比较例3～7）
对于具有最初开口宽度为60nm的光致抗蚀剂膜74、反射防止膜73及SiON膜72的晶片Q，使用CF3I气体和H2气体的混合气体作为处理气体，分别使腔室内压力、偏置电力、气体流量比以及处理时间变化，实施收缩蚀刻处理，观察处理后的光致抗蚀剂膜表面及灰化处理后的下层抗蚀剂层表面。
条件及观察结果如表2所示。
[表2]
Figure BDA00003361752200271
观察结果○表示获得良好的晶片，具有实用性。
观察结果△表示没有重大缺陷，可以实际使用。
观察结果×表示晶片状态不良，不能实际使用。
从表2得出以下结论。
从实施例17～19可看出，各向异性蚀刻气体、即CF3I气体和H2气体的流量比为4︰1～2︰3，腔室内压力为1×10Pa（75mTorr），偏置电力为300W，并且，处理时间分别为60、120以及150sec，由于各个条件都在本发明的范围内，所以能够获得充分的收缩效果，并且获得穿透反射防止膜73和SiON膜72的中间层的蚀刻效果。另外，在实施例18中，可以将初始状态下的平均60nm的开口部75的开口宽度收缩至平均31nm，使孔径的不均匀变得极小。
在比较例3中，CF3I气体为单一气体，可以看到蚀刻中间层的效果，但由于不是本发明规定的处理气体，因此，无法获得足够的收缩量。另外，在比较例4中，单独使用作为各向异性蚀刻气体的CF4气体作为处理气体，能够穿透中间层，但由于不是本发明规定的处理气体，因此，无法发挥收缩效果。
在比例较5～7中，虽然使用CF4气体和CHF3气体作为处理气体，随着增大CHF3气体流量相对于CF4气体流量的比例而产生收缩效果，但是，由于上述气体不是本发明所规定的处理气体，因此，开口部的顶部形状变得粗糙，并且，孔径的不均匀变大，经不起实际使用。
在上述各实施方式中，实施等离子体处理的基板并不限定于半导体装置用晶片，也可以是在包括LCD（Liquid Crystal Display）的FPD（Flat Panel Display）等中使用的各种基板、光掩模、CD基板、印刷基板等。
另外，向系统或装置提供存储介质，该系统或装置的计算机（或者CPU、MPU等）读出并执行在存储介质中存储的程序编码，其中，该存储介质存储有实现上述各实施方式的功能的软件的程序编码，从而可以达到本发明的目的。
这时，从存储介质读出的程序编码本身实现上述各实施方式的功能，该程序编码和存储有该程序编码的存储介质构成本发明。
另外，作为用于供给程序编码的存储介质，可以使用例如软盘（注册商标），硬盘，光磁盘，CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘，磁带，非易失性存储卡，ROM等。另外，也可以通过网络下载程序编码。
另外，也包括下述情况：通过执行由计算机读出的程序编码，不仅能够实现上述各实施方式的功能，还能够基于该程序编码的指示，由在计算机上运行的OS（operating system：操作系统）等进行部分或全部实际处理，通过该处理实现上述各实施方式的功能。
此外，还包括下述情况：将从存储介质读出的程序编码写入存储器，其中，该存储器设在插入计算机的功能扩充插件板或连接计算机的功能扩充单元上，之后，基于该程序编码的指示，在扩充插件板或扩充单元中具备该扩充功能的CPU等进行部分或全部实际处理，通过该处理实现上述各实施方式的功能。

Claims (8)

1.一种处理基板的基板处理方法，该基板依次层叠有处理对象层、中间层和掩模层，所述掩模层具有使所述中间层的一部分露出的开口部，所述基板处理方法的特征在于：
具有以一个步骤进行开口宽度缩小步骤和蚀刻步骤的收缩蚀刻步骤，其中，所述开口宽度缩小步骤是，通过由各向异性蚀刻气体和氢气的混合气体生成的等离子体，使沉积物堆积到所述掩模层的所述开口部的侧壁面，所述蚀刻步骤是，对形成所述开口部的底部的所述中间层进行蚀刻。
2.如权利要求1所述的基板处理方法，其特征在于：
所述各向异性蚀刻气体含有溴（Br）或原子序数大于溴（Br）的卤素、碳和氟。
3.如权利要求2所述的基板处理方法，其特征在于：
所述各向异性蚀刻气体为CF3I气体或CF3Br气体。
4.如权利要求1～3中任一项所述的基板处理方法，其特征在于：
所述收缩蚀刻步骤中的所述各向异性蚀刻气体与所述氢气的混合比为4︰1～2︰3。
5.如权利要求1～4中任一项所述的基板处理方法，其特征在于：
在所述收缩蚀刻步骤中，向所述基板施加100W～500W的偏置电力。
6.如权利要求1～5中任一项所述的基板处理方法，其特征在于：
在所述收缩蚀刻步骤中，将收容所述基板的腔室内压力调整为2.6Pa（20mTorr）～2×10Pa（150mTorr）。
7.如权利要求1～6中任一项所述的基板处理方法，其特征在于：
在所述收缩蚀刻步骤中，被蚀刻的所述中间层为层叠在所述掩模层的下方的反射防止膜和含硅膜、反射防止膜和金属膜或含硅有机膜。
8.如权利要求1～7中任一项所述的基板处理方法，其特征在于：
具有将所述中间层的开口部转印到所述处理对象层上的处理对象层蚀刻步骤，其中，所述中间层的开口部与通过所述收缩蚀刻步骤缩小所述开口宽度的所述掩模层的开口部对应。
CN201310240746.5A 2008-07-11 2009-07-13 基板处理方法 Active CN103400761B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-181729 2008-07-11
JP2008181729 2008-07-11
JP2009-026127 2009-02-06
JP2009026127A JP2010041028A (ja) 2008-07-11 2009-02-06 基板処理方法
CN200910159324A CN101625966A (zh) 2008-07-11 2009-07-13 基板处理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910159324A Division CN101625966A (zh) 2008-07-11 2009-07-13 基板处理方法

Publications (2)

Publication Number Publication Date
CN103400761A true CN103400761A (zh) 2013-11-20
CN103400761B CN103400761B (zh) 2016-06-22

Family

ID=41505536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310240746.5A Active CN103400761B (zh) 2008-07-11 2009-07-13 基板处理方法

Country Status (5)

Country Link
US (2) US8105949B2 (zh)
JP (1) JP2010041028A (zh)
KR (1) KR101549264B1 (zh)
CN (1) CN103400761B (zh)
TW (1) TWI478232B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128719A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 图案形成方法和用于制造半导体器件的方法
CN116207039A (zh) * 2023-04-28 2023-06-02 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5248902B2 (ja) 2007-10-11 2013-07-31 東京エレクトロン株式会社 基板処理方法
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
US9190289B2 (en) * 2010-02-26 2015-11-17 Lam Research Corporation System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5563860B2 (ja) * 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
JP2012028431A (ja) 2010-07-21 2012-02-09 Toshiba Corp 半導体装置の製造方法
US8916051B2 (en) * 2010-12-23 2014-12-23 United Microelectronics Corp. Method of forming via hole
JP5902529B2 (ja) * 2012-03-28 2016-04-13 株式会社ディスコ レーザ加工方法
JP6050944B2 (ja) * 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US8962221B2 (en) 2012-05-14 2015-02-24 United Microelectronics Corp. Mask and method of forming pattern by using the same
JP6008608B2 (ja) * 2012-06-25 2016-10-19 東京エレクトロン株式会社 レジストマスクの処理方法
CN103915321A (zh) * 2013-01-06 2014-07-09 中国科学院微电子研究所 半导体结构及其制造方法
JP6185305B2 (ja) 2013-06-28 2017-08-23 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
KR101539172B1 (ko) * 2014-01-20 2015-07-24 아주대학교산학협력단 플라즈마 식각을 이용한 원뿔형 나노 구조물 형성 방법 및 원뿔형 나노 구조물
US9202749B2 (en) 2014-02-06 2015-12-01 International Business Machines Corporation Process methods for advanced interconnect patterning
US9620417B2 (en) 2014-09-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of manufacturing fin-FET devices
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US9679850B2 (en) * 2015-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating semiconductor structure
JP2018022830A (ja) * 2016-08-05 2018-02-08 東京エレクトロン株式会社 被処理体を処理する方法
KR102372892B1 (ko) * 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
JP6925202B2 (ja) * 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10276378B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming funnel-like opening for semiconductor device structure
KR102376841B1 (ko) * 2017-11-02 2022-03-18 쇼와 덴코 가부시키가이샤 에칭 방법 및 반도체의 제조 방법
KR102504833B1 (ko) 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
JP2020009840A (ja) 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP2020088174A (ja) 2018-11-26 2020-06-04 東京エレクトロン株式会社 エッチング方法及び基板処理装置
US11398377B2 (en) * 2020-01-14 2022-07-26 International Business Machines Corporation Bilayer hardmask for direct print lithography
WO2022005716A1 (en) * 2020-07-02 2022-01-06 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications
JP2022055923A (ja) 2020-09-29 2022-04-08 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1663030A (zh) * 2002-06-27 2005-08-31 东京毅力科创株式会社 等离子体处理方法
JP2006032721A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN101061436A (zh) * 2004-10-27 2007-10-24 兰姆研究有限公司 包括具有氢流速渐变的光刻胶等离子体老化步骤的蚀刻方法
CN101154569A (zh) * 2002-06-27 2008-04-02 东京毅力科创株式会社 等离子体处理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
JP3115715B2 (ja) 1992-11-12 2000-12-11 三菱電機株式会社 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
JP4839506B2 (ja) * 2000-04-28 2011-12-21 ダイキン工業株式会社 ドライエッチング方法
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
US6890859B1 (en) * 2001-08-10 2005-05-10 Cypress Semiconductor Corporation Methods of forming semiconductor structures having reduced defects, and articles and devices formed thereby
ITMI20020931A1 (it) * 2002-05-02 2003-11-03 St Microelectronics Srl Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
TWI259531B (en) * 2004-04-12 2006-08-01 Taiwan Semiconductor Mfg Method of etching dual anti-reflection layer
US7410906B2 (en) * 2004-07-16 2008-08-12 Fujifilm Corporation Functional device and method for producing the same, and image pickup device and method for producing the same
JP2006156591A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
KR100632658B1 (ko) * 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP4522892B2 (ja) * 2005-03-09 2010-08-11 東京エレクトロン株式会社 微細パターン形成方法
KR100780944B1 (ko) 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1663030A (zh) * 2002-06-27 2005-08-31 东京毅力科创株式会社 等离子体处理方法
CN101154569A (zh) * 2002-06-27 2008-04-02 东京毅力科创株式会社 等离子体处理方法
JP2006032721A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN101061436A (zh) * 2004-10-27 2007-10-24 兰姆研究有限公司 包括具有氢流速渐变的光刻胶等离子体老化步骤的蚀刻方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128719A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 图案形成方法和用于制造半导体器件的方法
CN111128719B (zh) * 2018-10-31 2023-01-06 台湾积体电路制造股份有限公司 图案形成方法和用于制造半导体器件的方法
CN116207039A (zh) * 2023-04-28 2023-06-02 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Also Published As

Publication number Publication date
US20120094495A1 (en) 2012-04-19
CN103400761B (zh) 2016-06-22
KR101549264B1 (ko) 2015-09-01
US8557706B2 (en) 2013-10-15
TWI478232B (zh) 2015-03-21
US8105949B2 (en) 2012-01-31
KR20100007763A (ko) 2010-01-22
TW201017749A (en) 2010-05-01
JP2010041028A (ja) 2010-02-18
US20100009542A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
CN103400761A (zh) 基板处理方法
CN101661228B (zh) 基板处理方法
CN105190840B (zh) 用于多图案化应用的光调谐硬掩模
TWI479565B (zh) The formation of fine graphics
TWI479563B (zh) 基板處理方法
US8642483B2 (en) Substrate processing with shrink etching step
CN101770946B (zh) 基板处理方法
CN101625966A (zh) 基板处理方法
CN105210178A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
CN103594352B (zh) 基板处理方法
TW201117292A (en) Substrate processing method
TWI490941B (zh) Substrate processing methods and memory media
CN101673683B (zh) 基板处理方法
US20040256353A1 (en) Method and system for deep trench silicon etch
US7001835B2 (en) Crystallographic modification of hard mask properties

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant