JP7310608B2 - エッチング方法及び半導体の製造方法 - Google Patents

エッチング方法及び半導体の製造方法 Download PDF

Info

Publication number
JP7310608B2
JP7310608B2 JP2019551126A JP2019551126A JP7310608B2 JP 7310608 B2 JP7310608 B2 JP 7310608B2 JP 2019551126 A JP2019551126 A JP 2019551126A JP 2019551126 A JP2019551126 A JP 2019551126A JP 7310608 B2 JP7310608 B2 JP 7310608B2
Authority
JP
Japan
Prior art keywords
etching
silicon nitride
silicon oxide
hole
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019551126A
Other languages
English (en)
Other versions
JPWO2019087850A1 (ja
Inventor
陽祐 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2019087850A1 publication Critical patent/JPWO2019087850A1/ja
Application granted granted Critical
Publication of JP7310608B2 publication Critical patent/JP7310608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明はエッチング方法及び半導体の製造方法に関する。
半導体の製造工程においては、レジストや有機膜やカーボン膜をマスクとして、積層されたシリコン酸化物層とシリコン窒化物層とを有する積層膜を、エッチングガスを用いてエッチングすることにより、コンタクトホール等のホール（貫通孔）を形成する工程がある。このようなホールの形成においては、そのホールの入り口部分が閉塞する形状となるネッキングや、ホールの長さ方向中間部が樽型形状となるボーイングが生じやすい。
また、Ｓｉ－Ｎ結合はＳｉ－Ｏ結合に比べて結合エネルギーが弱いので、シリコン窒化物層のエッチング速度がシリコン酸化物層のエッチング速度よりも大きくなる傾向がある。そのため、高アスペクト比のホールを形成する深掘りエッチングを上記の積層膜に対して施した場合には、シリコン酸化物層が厚さ方向にエッチングされる速度よりも、シリコン窒化物層が厚さ方向に直交する面方向にエッチングされる速度の方が大きくなるので、シリコン窒化物層が面方向に過剰にエッチングされて、エッチング形状の異常が生じるおそれがあった。
さらに、高アスペクト比のホールでは、深部にエッチングガスが届きにくいために、エッチング速度が低下しやすい。
特に近年は、半導体装置の微細化に伴い、コンタクトホールの径はより小さくなり、そのアスペクト比は増大する傾向にある。よって、微細径、高アスペクト比のコンタクトホールを、エッチング速度を低下させることなく、略垂直でネッキングやボーイングの少ない良好な形状で形成する技術が求められている。
例えば特許文献１には、１，３，３，３－テトラフルオロプロペン（ＣＦ3ＣＨＣＨＦ）、炭素数２～５の不飽和パーフルオロカーボン、酸化性ガス、及び不活性ガスからなるエッチングガスを用いて、上記の積層膜をシリコン窒化物層とシリコン酸化物層とのエッチング速度を同等に制御しながらエッチングする方法が開示されている。
また、特許文献２には、ブロモトリフルオロメタン（ＣＦ3Ｂｒ）といった、原子番号が大きいハロゲン元素、炭素及びフッ素を有するガスをエッチングガスとして使用することで、異方性エッチングガスから生成されたプラズマをホールの底部に到達させることが記載されている。
さらに、特許文献３には、１－ブロモ－３，３，３－トリフルオロプロピン（ＣＦ3ＣＣＢｒ）といった、原子番号が大きいハロゲン元素、炭素及びフッ素と三重結合を有するガスをエッチングガスとして使用するエッチング方法が記載されている。
さらに、特許文献４には、ブロモトリフルオロエチレン（ＣＢｒＦＣＦ2）をシリコン酸化膜のエッチングに使用する方法が記載されている。しかしながら、ブロモトリフルオロエチレンをシリコン窒化膜のエッチングに使用した報告はない。
日本国特許公開公報 ２０１７年第５０５２９号 日本国特許公開公報 ２０１３年第７００９８号 日本国特許公開公報 ２０１１年第１７６２９３号 日本国特許公開公報 平成５年第１５２２５５号
しかしながら、上記の従来技術には、微細径、高アスペクト比のコンタクトホールを形成する場合には、そのコンタクトホールの深部においてエッチング速度が低下するという問題があった。また、堆積効果が弱いために、ホールの長さ方向中間部が樽型形状となるボーイングが生じやすいという問題があった。さらに、炭素数が少ないフッ素化プロピン類は安定性が低く取扱いが難しいという問題があった。
本発明は、シリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度を同程度に制御することができ、且つ、高アスペクト比のホールであっても高いエッチング速度で良好な形状に形成することができるエッチング方法及び半導体の製造方法を提供することを課題とする。
前記課題を解決するため、本発明の一態様は以下の［１］～［５］の通りである。
［１］ 積層されたシリコン酸化物層とシリコン窒化物層とを有する積層膜を備える被処理体を、化学式Ｃ2ＨxＦ(3-x)Ｂｒ（前記化学式中のｘは０、１、又は２である）で表される不飽和ハロンを含有するエッチングガスにより処理して、前記シリコン酸化物層と前記シリコン窒化物層との両方をエッチングするエッチング工程を備えるエッチング方法。
［２］ 前記不飽和ハロンがブロモトリフルオロエチレン、（Ｅ）－１－ブロモ－２－フルオロエチレン、及び１－ブロモ－１－フルオロエチレンからなる群より選ばれる少なくとも一つである［１］に記載のエッチング方法。
［３］ 前記エッチングガスが不活性ガスをさらに含有する［１］又は［２］に記載のエッチング方法。
［４］ 前記エッチング工程においては、前記エッチングガスをプラズマ化して得られるプラズマガスを用いてエッチングする［１］～［３］のいずれか一項に記載のエッチング方法。
［５］ ［１］～［４］のいずれか一項に記載のエッチング方法でエッチングを行うことを含む半導体の製造方法。
本発明のエッチング方法及び半導体の製造方法によって、積層されたシリコン酸化物層とシリコン窒化物層とを有する積層膜を備える被処理体をエッチングすれば、シリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度を同程度に制御することができ、且つ、高アスペクト比のホールであっても高いエッチング速度で良好な形状に形成することができる。
本発明の一実施形態に係るエッチング方法を説明する被処理体の断面図である。 実施例及び比較例に用いた試験片の構造を説明する模式図である。 エッチング速度の測定結果を示すグラフである。 エッチング速度比の測定結果を示すグラフである。 アスペクト比の測定結果を示すグラフである。 サイドエッチ率の測定結果を示すグラフである。
本発明の一実施形態について以下に説明する。なお、本実施形態は本発明の一例を示したものであって、本発明は本実施形態に限定されるものではない。また、本実施形態には種々の変更又は改良を加えることが可能であり、その様な変更又は改良を加えた形態も本発明に含まれ得る。
本実施形態のエッチング方法は、積層されたシリコン酸化物層（ＳｉＯｙ層）とシリコン窒化物層とを有する積層膜を備える被処理体を、化学式Ｃ2ＨxＦ(3-x)Ｂｒ（化学式中のｘは０、１、又は２である）で表される不飽和ハロンを含有するエッチングガスにより処理して、シリコン酸化物層とシリコン窒化物層との両方をエッチングするエッチング工程を備える。
本実施形態のエッチング方法によって、積層されたシリコン酸化物層とシリコン窒化物層とを有する積層膜を備える被処理体をエッチングすれば、エッチング条件等により、シリコン酸化物層のエッチング速度に対するシリコン窒化物層のエッチング速度の比（［シリコン窒化物層のエッチング速度］／［シリコン酸化物層のエッチング速度］）を０．８以上１．５未満の間で任意に制御することができる。よって、本実施形態のエッチング方法によれば、シリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度を同程度に制御することが可能であり、シリコン酸化物層のエッチング速度に対するシリコン窒化物層のエッチング速度の比は０．９以上１．２未満とすることが好ましい。
また、本実施形態のエッチング方法によれば、高アスペクト比のホールであっても、次に述べる堆積効果によって高いエッチング速度で良好な形状に形成することができる。
詳述すると、化学式Ｃ2ＨxＦ(3-x)Ｂｒで表される不飽和ハロンは、分子内に二重結合を有しているので、プラズマ中で重合して高分子化する。そして、生成した高分子がコンタクトホール等のホール（貫通孔）の側壁に堆積して、保護膜を形成する。この堆積効果によって等方的なエッチングが抑制されるので、略垂直でネッキングやボーイングの少ない良好な形状のホールを形成することができる。
また、化学式Ｃ2ＨxＦ(3-x)Ｂｒで表される不飽和ハロンは、分子内にフッ素原子よりも重い臭素原子を有するので、高アスペクト比のホールであってもエッチングガスがホールの深部まで到達しやすい。そのため、高アスペクト比のホールであってもエッチング速度の低下が起こりにくく、高いエッチング速度でのエッチングが可能である。
化学式Ｃ2ＨxＦ(3-x)Ｂｒで表される不飽和ハロンの種類は特に限定されるものではないが、ブロモトリフルオロエチレン（ＣＢｒＦＣＦ2）、（Ｅ）－１－ブロモ－２－フルオロエチレン（ＣＨＢｒＣＨＦ）、及び１－ブロモ－１－フルオロエチレン（ＣＢｒＦＣＨ2）からなる群より選ばれる少なくとも一つを用いることができる。
エッチングガスには、化学式Ｃ2ＨxＦ(3-x)Ｂｒで表される不飽和ハロンとともに不活性ガスを含有させてもよい。不活性ガスを共存させながらエッチングを行うことにより、マスクに対してシリコン酸化物層及びシリコン窒化物層を選択的に且つ高いエッチング速度でエッチングすることができる。不活性ガスの種類は特に限定されるものではないが、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、窒素（Ｎ２）があげられる。これら不活性ガスは１種を単独で使用してもよいし、２種以上を併用してもよい。これらの不活性ガスの中では、取扱いの容易性の観点でアルゴンが好ましい。また、不活性ガスを含有させて不飽和ハロンを希釈する場合には、希釈比率は、例えば、体積比で、前記不飽和ハロン：不活性ガス＝１：９９～８０：２０とすることができ、好ましくは５：９５～５０：５０とすることができ、さらに好ましくは５：９５～２０：８０とすることができる。
また、エッチング工程において採用されるエッチング方法は特に限定されるものではないが、エッチングガスをプラズマ化して得られるプラズマガスを用いてエッチングするプラズマエッチング法を採用することができる。
エッチングに使用されるプラズマには、プラズマ容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、電子サイクロトン共鳴プラズマ（ＥＣＰ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ Ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、マイクロ波励起表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）などがある。
このような本実施形態のエッチング方法は、例えば三次元ＮＡＮＤ型フラッシュメモリの製造過程中の一工程である、シリコン窒化物層とシリコン酸化物層が基板上に交互に多数積層された積層膜に対して厚さ方向に延びる貫通孔を形成する工程において使用可能である。
積層されたシリコン酸化物層とシリコン窒化物層とを有する積層膜を備える被処理体を、本実施形態のエッチング方法によりエッチングして、積層膜に貫通孔を形成する方法の一例を、図１を参照しながら説明する。
図１は、積層膜５に貫通孔９が形成された被処理体の断面図であるが、この被処理体は、シリコン窒化物層３とシリコン酸化物層２が交互に多数（図１の例では３層ずつ）積層された積層膜５が、半導体基板１の上に設けられて構成されている。なお、半導体基板１の直上には積層膜５のシリコン酸化物層２が積層されている。
積層膜５の最上層のシリコン窒化物層３の上には、パターンが形成されたマスク７が被覆されており、本実施形態のエッチング方法によりエッチングを行うと、マスク７から露出する積層膜５がエッチングされて貫通孔９が形成される。
本実施形態のエッチング方法は、シリコン窒化物層３のエッチング速度とシリコン酸化物層２のエッチング速度を同程度に制御することが可能であるので、積層膜５に貫通孔９を形成する際には、貫通孔９の内面に露出するシリコン窒化物層３が面方向（厚さ方向に直交する方向）に過剰にエッチングされることが抑制される。よって、アスペクト比２０を超えるような高アスペクト比の貫通孔９を形成する深掘りエッチングを積層膜５に対して施した場合でも、図１に示すように、積層膜５の積層構造の崩壊やエッチング形状異常を生じることなく貫通孔９を形成することができる。なおかつ、アスペクト比２０を超えるような高アスペクト比の貫通孔９を形成する深掘りエッチングを積層膜５に対して施した場合でも、高いエッチング速度を保ちながら良好な形状の貫通孔９を形成することができる。
以下に実施例及び比較例を示して、本発明をより詳細に説明する。
〔参考例１〕
図２を参照しつつ参考例１の試験片の製造方法を説明する。プラズマ化学気相成長法により、図示しないＳｉ基板上にシリコン窒化物からなるシリコン化合物層２１を成膜した。シリコン化合物層２１の膜厚は２０００ｎｍとした。次に、シリコン化合物層２１上にフォトレジストドットパターンマスク２３を形成して、試験片Ａを得た。ドットパターンの開口部２３ａの直径は５０ｎｍ～２００ｎｍとした。また、フォトレジストドットパターンマスク２３の膜厚は１０００ｎｍとした。
次に、シリコン窒化物からなるシリコン化合物層２１に代えてシリコン酸化物からなるシリコン化合物層２１をＳｉ基板上に成膜する点以外は上記と同様にして、試験片Ｂを得た。
これらの試験片Ａ、Ｂに対して誘導結合型プラズマエッチング（ＩＣＰエッチング）を施し、シリコン化合物層２１（シリコン窒化物層又はシリコン酸化物層）をエッチングしてホールを形成した。エッチング条件は以下の通りである。
エッチング装置：サムコ株式会社製のＩＣＰエッチング装置ＲＩＥ－２００ｉＰ
エッチング時間：１０分間
ＩＣＰ電力 ：５００Ｗ
バイアス電力 ：２００Ｗ
圧力 ：２Ｐａ
エッチングガス：ブロモトリフルオロエチレン（以下「ＢＴＦＥ」と記す）１体積部とアルゴン９体積部との混合ガス
エッチングガスの流量：１００ＳＣＣＭ
エッチングが終了したら、Ｓｉ基板、シリコン化合物層２１、及びフォトレジストドットパターンマスク２３の積層方向に沿う平面で試験片Ａ、Ｂをそれぞれ切断し、その断面を日本電子株式会社製の電界放出形走査電子顕微鏡（ＦＥ－ＳＥＭ装置）により観察した。そして、その観察結果から、シリコン化合物層２１（シリコン窒化物層及びシリコン酸化物層）のエッチング速度と、形成されたホールのアスペクト比及びサイドエッチ率とをそれぞれ測定した。
エッチング速度は、フォトレジストドットパターンマスク２３に被覆された被覆部と開口部２３ａとにおけるシリコン化合物層２１の膜厚差（すなわち、図２におけるエッチング深さｃ）とエッチング時間とから算出した。また、ホールのアスペクト比は、開口部２３ａの径ｂとエッチング深さｃの比ｃ／ｂである。さらに、ホールのサイドエッチ率は、ホールの側壁の削れ量ａと開口部２３ａの径ｂの比ａ／ｂである。なお、ホールの側壁の削れ量ａとは、図２に示すように、略垂直に延びるホールの側壁が削れてホールの長さ方向中間部が樽型形状となった場合に、削れた部分のホールの長さ方向に直交する方向の長さを意味する。
〔実施例２〕
エッチングガス中の不飽和ハロンをＢＴＦＥから１－ブロモ－１－フルオロエチレン（以下、「１Ｂ１ＦＥ」と記す）に代えた点以外は、参考例１と同様にしてエッチング及び顕微鏡観察を行い、シリコン化合物層２１（シリコン窒化物層及びシリコン酸化物層）のエッチング速度と、形成されたホールのアスペクト比及びサイドエッチ率とをそれぞれ測定した。
〔実施例３〕
エッチングガス中の不飽和ハロンをＢＴＦＥから（Ｅ）－１－ブロモ－２－フルオロエチレン（以下、「１Ｂ２ＦＥ」と記す）に代えた点以外は、参考例１と同様にしてエッチング及び顕微鏡観察を行い、シリコン化合物層２１（シリコン窒化物層及びシリコン酸化物層）のエッチング速度と、形成されたホールのアスペクト比及びサイドエッチ率とをそれぞれ測定した。
〔比較例１〕
エッチングガスを（Ｅ）－１，３，３，３－テトラフルオロプロペン（以下、「ＨＦＯ－１２３４ｚｅ」と記す）１体積部と酸素ガス１体積部とアルゴン８体積部との混合ガスに代えた点以外は、参考例１と同様にしてエッチング及び顕微鏡観察を行い、シリコン化合物層２１（シリコン窒化物層及びシリコン酸化物層）のエッチング速度と、形成されたホールのアスペクト比及びサイドエッチ率とをそれぞれ測定した。
〔比較例２〕
エッチングガスをＨＦＯ－１２３４ｚｅ１体積部とヘキサフルオロプロペン（Ｃ3Ｆ6）０．５体積部と酸素ガス０．６体積部とアルゴン７．９体積部との混合ガスに代えた点以外は、参考例１と同様にしてエッチング及び顕微鏡観察を行い、シリコン化合物層２１（シリコン窒化物層及びシリコン酸化物層）のエッチング速度と、形成されたホールのアスペクト比及びサイドエッチ率とをそれぞれ測定した。
〔比較例３〕
エッチングガスをブロモトリフルオロメタン（ＣＢｒＦ3）に代えた点以外は、参考例１と同様にしてエッチング及び顕微鏡観察を行い、シリコン化合物層２１（シリコン窒化物層及びシリコン酸化物層）のエッチング速度と、形成されたホールのアスペクト比及びサイドエッチ率とをそれぞれ測定した。
〔比較例４〕
エッチングガスを四フッ化炭素（ＣＦ4）に代えた点以外は、参考例１と同様にしてエッチング及び顕微鏡観察を行い、シリコン化合物層２１（シリコン窒化物層及びシリコン酸化物層）のエッチング速度と、形成されたホールのアスペクト比及びサイドエッチ率とをそれぞれ測定した。
Figure 0007310608000001
参考例１、実施例２、３及び比較例１～４の結果を、表１及び図３～６のグラフに示す。表１及び図３～６のグラフから明らかなように、ＦとＢｒとを有するエチレン誘導体を含有するエッチングガスを使用してエッチングを行った参考例１、実施例２、３は、比較例１～４に比べて、高アスペクト比のホールを高いエッチング速度で形成できており、且つ、サイドエッチ率が低く良好な形状のホールを形成できている。さらに、参考例１、実施例２、３は、シリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度が同程度に制御されている。
比較例１は、サイドエッチ率は低かったものの、高アスペクト比のホールを形成する際のエッチング速度が十分ではなかった。また、シリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度との差が大きかった。
比較例２は、サイドエッチ率が低く、比較例１に比べるとシリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度とが同程度になってはいるものの、高アスペクト比のホールを形成する際のエッチング速度が十分ではなかった。
比較例３は、シリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度が同程度に制御されており、高アスペクト比のホールを形成する際のエッチング速度も良好なレベルであったものの、サイドエッチ率が高かった。
比較例４は、シリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度との差が大きく、サイドエッチ率も高かった。
１ 半導体基板
２ シリコン酸化物層
３ シリコン窒化物層
５ 積層膜
７ マスク
９ 貫通孔
２１ シリコン化合物層
２３ フォトレジストドットパターンマスク
２３ａ 開口部

Claims (4)

  1. 積層されたシリコン酸化物層とシリコン窒化物層とを有する積層膜を備える被処理体を、（Ｅ）－１－ブロモ－２－フルオロエチレン及び１－ブロモ－１－フルオロエチレンからなる群より選ばれる少なくとも一つである不飽和ハロンを含有するエッチングガスにより処理して、前記シリコン酸化物層と前記シリコン窒化物層との両方を、前記シリコン酸化物層のエッチング速度に対する前記シリコン窒化物層のエッチング速度の比が０．８以上１．５未満となるようにエッチングするエッチング工程を備えるエッチング方法。
  2. 前記エッチングガスが不活性ガスをさらに含有する請求項１に記載のエッチング方法。
  3. 前記エッチング工程においては、前記エッチングガスをプラズマ化して得られるプラズマガスを用いてエッチングする請求項１又は請求項２に記載のエッチング方法。
  4. 請求項１～３のいずれか一項に記載のエッチング方法でエッチングを行うことを含む半導体の製造方法。
JP2019551126A 2017-11-02 2018-10-22 エッチング方法及び半導体の製造方法 Active JP7310608B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017212871 2017-11-02
JP2017212871 2017-11-02
PCT/JP2018/039220 WO2019087850A1 (ja) 2017-11-02 2018-10-22 エッチング方法及び半導体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019087850A1 JPWO2019087850A1 (ja) 2020-09-24
JP7310608B2 true JP7310608B2 (ja) 2023-07-19

Family

ID=66331838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019551126A Active JP7310608B2 (ja) 2017-11-02 2018-10-22 エッチング方法及び半導体の製造方法

Country Status (9)

Country Link
US (1) US11114305B2 (ja)
EP (1) EP3706158A4 (ja)
JP (1) JP7310608B2 (ja)
KR (1) KR102376841B1 (ja)
CN (1) CN111213224B (ja)
IL (1) IL274331B2 (ja)
SG (1) SG11202003151VA (ja)
TW (1) TWI713920B (ja)
WO (1) WO2019087850A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113784776B (zh) * 2019-08-06 2024-03-19 株式会社力森诺科 气体处理方法和气体处理装置
US20240038546A1 (en) * 2020-08-31 2024-02-01 Showa Denko K.K. Plasma etching method and method for manufacturing semiconductor element
WO2023100476A1 (ja) * 2021-12-02 2023-06-08 株式会社レゾナック デポジション膜の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038864A (ja) 2010-08-05 2012-02-23 Toshiba Corp 半導体装置の製造方法
JP2017103388A (ja) 2015-12-03 2017-06-08 東京エレクトロン株式会社 プラズマエッチング方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US176293A (en) 1876-04-18 Improvement in grain-binders
US152255A (en) 1874-06-23 Improvement in transplanters
JPH01304731A (ja) * 1988-06-01 1989-12-08 Matsushita Electric Ind Co Ltd エッチング方法とエッチドミラーとエッチング装置
JP3160961B2 (ja) 1991-10-02 2001-04-25 ソニー株式会社 ドライエッチング方法
US6660643B1 (en) * 1999-03-03 2003-12-09 Rwe Schott Solar, Inc. Etching of semiconductor wafer edges
CN101625966A (zh) 2008-07-11 2010-01-13 东京毅力科创株式会社 基板处理方法
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
SG173283A1 (en) 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
JP2014041849A (ja) 2010-06-24 2014-03-06 Nippon Zeon Co Ltd プラズマ反応用ガス及びその利用
US20150357200A1 (en) * 2012-12-27 2015-12-10 Zeon Corporation Dry etching method
JP6788177B2 (ja) * 2015-05-14 2020-11-25 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
JP6327295B2 (ja) 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038864A (ja) 2010-08-05 2012-02-23 Toshiba Corp 半導体装置の製造方法
JP2017103388A (ja) 2015-12-03 2017-06-08 東京エレクトロン株式会社 プラズマエッチング方法

Also Published As

Publication number Publication date
US11114305B2 (en) 2021-09-07
TWI713920B (zh) 2020-12-21
EP3706158A1 (en) 2020-09-09
IL274331A (en) 2020-06-30
CN111213224B (zh) 2023-12-19
CN111213224A (zh) 2020-05-29
WO2019087850A1 (ja) 2019-05-09
KR20200044974A (ko) 2020-04-29
IL274331B (en) 2022-12-01
KR102376841B1 (ko) 2022-03-18
IL274331B2 (en) 2023-04-01
JPWO2019087850A1 (ja) 2020-09-24
EP3706158A4 (en) 2021-01-06
TW201930648A (zh) 2019-08-01
SG11202003151VA (en) 2020-05-28
US20210217627A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
CN107924837B (zh) 干式蚀刻方法
US9728422B2 (en) Dry etching method
JP7310608B2 (ja) エッチング方法及び半導体の製造方法
KR101763782B1 (ko) 드라이 에칭 방법
JP5850043B2 (ja) エッチングガスおよびエッチング方法
WO2020090451A1 (ja) ドライエッチング方法
JP7261159B2 (ja) エッチング方法
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
TWI677919B (zh) 電漿蝕刻方法
WO2023100476A1 (ja) デポジション膜の形成方法
CN118266061A (en) Method for forming deposited film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20230131

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20230201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230216

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230307

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230313

C092 Termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C092

Effective date: 20230314

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230619

R151 Written notification of patent or utility model registration

Ref document number: 7310608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350