TWI479565B - The formation of fine graphics - Google Patents

The formation of fine graphics Download PDF

Info

Publication number
TWI479565B
TWI479565B TW099100130A TW99100130A TWI479565B TW I479565 B TWI479565 B TW I479565B TW 099100130 A TW099100130 A TW 099100130A TW 99100130 A TW99100130 A TW 99100130A TW I479565 B TWI479565 B TW I479565B
Authority
TW
Taiwan
Prior art keywords
pattern
film
forming
gas
trimming
Prior art date
Application number
TW099100130A
Other languages
English (en)
Other versions
TW201123299A (en
Inventor
Takashi Sone
Eiichi Nishimura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201123299A publication Critical patent/TW201123299A/zh
Application granted granted Critical
Publication of TWI479565B publication Critical patent/TWI479565B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

微細圖形之形成方法
本發明係關於一種被用在半導體製程之微細圖形的形成方法，特別是形成曝光裝置解析限度以下的圖形時，不會增加製程成本且可精確度地調整圖形尺寸之微細圖形的形成方法。
伴隨著半導體元件的高集積化，製造過程中所要求之配線或分離寬度愈來愈微細化。一般來說，微細圖形係藉由利用光微影技術來形成光阻圖形，並以光阻圖形作為蝕刻遮罩來蝕刻下方的各種薄膜而形成。因此，光微影技術對形成微細圖形極為重要，但近年來半導體元件微細化已要求要達到光微影技術解析限度以下的程度。特別是現在為主流的ArF浸液曝光技術的解析限度被認為在4xnm世代已達到極限，因此，在更加微細的3xnm世代中，係藉由二次圖形(Double Pattering；DP)曝光技術的微細化技術來達成，而現在二次圖形曝光技術的開發則非常地盛行。
此種解析限度以下的圖形形成技術例如記載於專利文獻1。
專利文獻1中係形成第1感光膜圖形(以下稱為「第1圖形」)並將第1圖形烘烤後，在第1圖形上形成氧化膜。之後，在第1圖形與第1圖形之間形成第2感光膜圖形(以下稱為「第2圖形」)，並利用第1圖形及第2圖形作為蝕刻遮罩來蝕刻下方的薄膜以形成微細圖形。
專利文獻1係利用2個曝光遮罩來形成微細圖形，因此和利用1個曝光遮罩來形成微細圖形的情況相比，可得到2倍以上的分解能量。因此，可形成解析限度以下的微細圖形。
SWT(Side Wall Transfer；側壁轉移)、LELE(光微影-蝕刻-光微影-蝕刻；Lithography Etching Lithography Etching)、LLE(Lithography Lithography Etching；雙重光微影蝕刻)為可形成上述解析限度以下的微細圖形的形成方法而受到矚目。LELE係在實施第1次曝光(第1圖形)後進行第1次的蝕刻，實施第2次曝光(第2圖形)後進行第2次的蝕刻。LLE係在實施第1次曝光(第1圖形)、第2次曝光(第2圖形)後進行蝕刻。因此，LLE相較於交互地進行各2次曝光與蝕刻之LELE，可利用減少1次蝕刻步驟來降低製造成本。
如此地利用LLE來進行圖形化方法時，為了在形成有第1圖形之基板上形成第2圖形而塗佈第2光阻膜時，為了防止第1圖形因第2光阻膜所含有的有機溶劑等溶劑而溶解，必須將第1圖形加以保護(光阻凍結；Resist freezing)。保護第1圖形的技術有一種於第1圖形上形成作為保護膜之矽氧化膜的技術，例如記載於專利文獻2。
專利文獻2中雖未記載解析限度以下之微細圖形的成膜方法，但記載了藉由在光阻圖形上形成氧化膜，可防止光阻圖形的薄型化現象，並防止所形成的微細圖形產生條紋(striation)或波浪(wiggling)之技術。
專利文獻1：日本特許第2757983號公報
專利文獻2：日本特開2004-080033號公報
然而，在LLE中，為了保護第1圖形而在第1圖形上形成矽氧化膜時，有以下的問題。
矽氧化膜的形成製程係在用以形成矽氧化膜之成膜裝置中，將包含有有機矽之第1氣體與包含有經活性化的氧種之第2氣體供給至基板上來進行成膜之製程。因此會有步驟數增加且製程條件複雜之問題。
特別是，利用LLE來進行微細圖形的形成方法中之第1圖形及第2圖形的形成步驟時，必須將第1圖形的CD值(極限尺寸：Critical Dimension)與第2圖形的CD值控制在相同的尺寸。然而，雖然可在第1圖形上形成矽氧化膜，但會有無法使第1圖形的CD值與第2圖形的CD值為相同之問題。
具體而言，在第1圖形上形成矽氧化膜時，由於第1圖形對在形成第2圖形時所使用之有機溶劑及顯影液的耐受性很差，因此在第2圖形形成時第1圖形的形狀會改變，而有無法使第1圖形的CD值與第2圖形的CD值為相同的尺寸之問題。
再者，利用所形成之第1圖形及第2圖形作為蝕刻遮罩來蝕刻其下層的被蝕刻層時，由於被蝕刻層相對於蝕刻遮罩本身的蝕刻率比(選擇比)在第1圖形與第2圖形之間有所差異，因此會有無法使轉印有第1圖形之被蝕刻層的圖形CD值與轉印有第2圖形之被蝕刻層的圖形CD值為相同的尺寸之問題。
本發明有鑑於上述問題點，則提供一種微細圖形的形成方法，係在利用LLE製程來形成微細圖形之際，可削減步驟數，並縮小第1圖形與第2圖形之CD值差異，且可縮小轉印有第1圖形之被蝕刻層的圖形CD值與轉印有第2圖形之被蝕刻層的圖形CD值的差異。
為解決上述課題，本發明之特徵在於以下所述各方法。
本發明之第1發明為一種微細圖形的形成方法，係具有第1形狀加工步驟、第2形狀加工步驟與蝕刻步驟，而對形成於基板上之薄膜進行微細加工，其中該第1形狀加工步驟具有：第1圖形形成步驟，係於該薄膜上形成以第1間距排列配置而由第1光阻膜所構成的圖形；第1修邊(trimming)步驟，係針對該第1光阻膜所構成的圖形進行修邊處理；以及保護膜沉積步驟，係在經修邊處理後之該第1光阻膜所構成的圖形上沉積蝕刻氣體之反應生成物所構成的保護膜而加工成第1圖形；該第2形狀加工步驟具有：第2圖形形成步驟，係於該保護膜上，以和該第1間距大致相等的第2間距排列配置，且約略錯開該第1間距的一半而與該第1圖形交互地排列配置來形成由第2光阻膜所構成的圖形；以及第2修邊步驟，係針對該第2光阻膜所構成的圖形進行修邊處理而加工成第2圖形；該蝕刻步驟中，係利用加工成該第1圖形之該第1光阻膜及加工成該第2圖形之該第2光阻膜來對該薄膜進行蝕刻處理。
本發明之第2發明係根據第1發明之微細圖形的形成方法，其中該第1圖形形成步驟中，係於利用硬遮罩膜所覆蓋之該薄膜上形成有由第1光阻膜所構成的圖形；該蝕刻步驟中，係利用加工成該第1圖形之該第1光阻膜及加工成該第2圖形之該第2光阻膜來對該硬遮罩膜進行蝕刻處理後，再利用加工成由該第1圖形及該第2圖形所構成的第3圖形之該硬遮罩膜來對該薄膜進行蝕刻處理。
本發明之第3發明係根據第1或第2發明之微細圖形的形成方法，其中該保護膜沉積步驟中，係於蝕刻裝置內供給蝕刻氣體來沉積保護膜。
本發明之第4發明係根據第3發明之微細圖形的形成方法，其中該第1修邊步驟中，係於該蝕刻裝置內進行修邊處理；該保護膜沉積步驟中，係於該蝕刻裝置內接著沉積保護膜。
本發明之第5發明係根據第1至第4發明任一者之微細圖形的形成方法，其中該第1圖形形成步驟中，係透過反射防止膜而形成由第1光阻膜所構成的圖形。
本發明之第6發明係根據第1至第5發明任一者之微細圖形的形成方法，其係藉由控制該第1修邊步驟的修邊處理時間與該保護膜沉積步驟的保護膜沉積時間，來加工成具有特定線寬之該第1圖形；並控制該第2修邊步驟的修邊處理時間，以使該第2圖形的線寬與該特定的線寬相等。
本發明之第7發明係根據第1至第6發明任一者之微細圖形的形成方法，其中該薄膜為SiN、SiO2 、非晶矽、多晶矽中至少其中一者。
本發明之第8發明係根據第5發明之微細圖形的形成方法，其中該反射防止膜為非晶碳、多酚、光阻中至少其中一者。
本發明之第9發明係根據第1至第6發明任一者之微細圖形的形成方法，其中該蝕刻氣體係包含有氟碳化合物。
本發明之第10發明係根據第1至第6發明任一者之微細圖形的形成方法，其中該蝕刻氣體係包含有含鹵素氣體。
本發明之第11發明係根據第9發明之微細圖形的形成方法，其中該氟碳化合物係CH3 F、CHF3 、CF4 中至少其中一者。
本發明之第12發明係根據第10發明之微細圖形的形成方法，其中該含鹵素氣體係HBr、SF6 中至少其中一者。
本發明之第13發明係根據第1至第6發明任一者之微細圖形的形成方法，其中該第1修邊步驟中，係利用含氧氣體電漿或臭氧氣體來進行修邊處理。
本發明之第14發明係根據第13發明之微細圖形的形成方法，其中該含氧氣體電漿係將O2 氣體、NO氣體、N2 O氣體、H2 O氣體、O3 氣體中至少其中一者電漿化者。
本發明在利用LLE製程來形成微細圖形之際，可削減步驟數，並縮小第1圖形與第2圖形之CD值差異，且可縮小轉印有第1圖形之被蝕刻層的圖形CD值與轉印有第2圖形之被蝕刻層的圖形CD值的差異。
接下來，例示本發明最佳實施形態之第1實施形態及第2實施形態並配合圖式加以說明。
本發明之微細圖形的形成方法中，可在加工成微細圖形的薄膜上層設置硬遮罩膜，抑或不設置亦可。因此，本發明之第1實施形態及第2實施形態分別為相當於未設置有硬遮罩膜及設置有硬遮罩膜的情況。
(第1實施形態)
參照圖1~圖7，針對本發明第1實施形態之微細圖形的形成方法及成膜裝置加以說明。
首先，參照圖1~圖2C詳細說明本發明第1實施形態之微細圖形的形成方法。
圖1係用以說明本實施形態之微細圖形形成方法的各步驟順序之流程圖。圖2A~圖2C係用以說明本實施形態之微細圖形形成方法的圖式，係概要地顯示各步驟中的微細圖形結構之剖面圖。又，圖1中步驟S11至步驟S19各步驟進行後的微細圖形結構係對應於圖2A(a)至圖2C(i)中的各剖面圖所顯示之結構。
本實施形態之微細圖形的形成方法如圖1所示，係具有第1形狀加工步驟、第2形狀加工步驟及蝕刻步驟，而對形成於基板上的薄膜進行微細加工之微細圖形的形成方法。首先，進行第1形狀加工步驟。第1形狀加工步驟係包含有薄膜及反射防止膜的形成步驟、第1光阻膜形成步驟、第1圖形形成步驟、第1修邊步驟以及保護膜沉積步驟。在實施第1形狀加工步驟後進行第2形狀加工步驟。第2形狀加工步驟係包含有第2光阻膜形成步驟、第2圖形形成步驟以及第2修邊步驟。在實施第2形狀加工步驟後進行對薄膜進行蝕刻處理之蝕刻步驟。薄膜及反射防止膜的形成步驟係包含步驟S11，第1光阻膜形成步驟係包含步驟S12，第1圖形形成步驟係包係步驟S13，第1修邊步驟係包含步驟S14，保護膜沉積步驟係包含步驟S15，第2光阻膜形成步驟係包含步驟S16，第2圖形形成步驟係包含步驟S17，第2修邊步驟係包含步驟S18，對薄膜進行蝕刻處理之蝕刻步驟係包含步驟S19。
此外，如圖1所示，步驟S14與步驟S15係在相同的反應室(處理容器)內進行連續處理。
步驟S11係於半導體基板上形成薄膜及反射防止膜之步驟。圖2A(a)係顯示步驟S11進行後的微細圖形結構之剖面圖。
步驟S11中，如圖2A(a)所示，係於半導體基板101上形成薄膜102。薄膜102為之後加工成微細圖形的膜。接下來，在薄膜102上塗佈反射防止材料，而形成反射防止膜(BARC；Bottom Anti-Reflecting Coating)103。
又，半導體基板101並非僅指半導體(例如矽基板)，而是定義為包含形成有與半導體基板內或半導體基板上所形成之半導體元件或積體電路圖形相對應的導電膜或使該等絕緣的層間絕緣膜之結構體。
薄膜102的材質未特別限制，可利用例如SiN、SiO2 等絕緣膜、非晶矽、多晶矽之導電膜。本實施形態中係例示SiN所構成的薄膜102。又，薄膜102的厚度未特別限制，可為例如20~200nm。
反射防止膜(BARC)103的材質未特別限制，可利用包含有藉由例如化學氣相沉積法(CVD；Chemical Vapor Deposition)所成膜之非晶碳、利用旋轉塗佈法所成膜之多酚化合物或i線光阻等光阻的廣泛有機系材料。又，反射防止膜(BARC)103的厚度未特別限制，可為例如30~300nm。
接下來，進行步驟S12及步驟S13之第1次光微影。
步驟S12為形成第1光阻膜104之步驟。圖2A(b)係顯示步驟S12進行後的微細圖形結構之剖面圖。
如圖2A(b)所示，在反射防止膜(BARC)103上塗佈光阻而形成第1光阻膜104。
第1光阻膜104的材質可利用例如ArF光阻。又，光阻膜104的厚度未特別限制，可為例如50~200nm。
接下來，進行包含步驟S13之第1圖形形成步驟。步驟S13係將所成膜之第1光阻膜104曝光、顯影以形成由第1光阻膜構成的圖形104a之步驟。又，圖2A(c)係顯示步驟S13進行後的微細圖形結構之剖面圖。
如圖2A(c)所示，係利用光微影技術來將第1光阻膜104加工成具有第1間距p1之第1光阻膜所構成的圖形104a。因此，由第1光阻膜所構成的圖形104a係以第1間距p1排列配置。又，本實施形態中，係以第1光阻膜所構成的圖形104a為範例，來以第1間距p1為曝光裝置的解析限度。
接下來，進行包含步驟S14之第1修邊步驟。步驟S14係對第1光阻膜所構成的圖形104a進行修邊處理(第1次修邊處理)，以形成由第1光阻膜所構成的圖形104b之步驟。又，圖2A(d)係顯示步驟S14進行後的微細圖形結構之剖面圖。
此外，修邊處理係相當於在本發明之各形狀加工步驟的各修邊步驟中將形狀加以加工之處理，亦稱為微細化(sliming)處理或收縮(shrink)處理。
修邊處理的方法未特別限制，修邊處理條件的一例為在含有氧自由基或臭氧氣體之環境氣體中，溫度為室溫~100℃。又，如圖2A(c)及圖2A(d)所示，經修邊處理所形成之第1光阻膜所構成的圖形104b的線寬相較於進行修邊處理前之第1光阻膜所構成的圖形104a的線寬會變得較細。
本實施形態中，步驟S14係利用含氧氣體電漿或臭氧氣體，而在蝕刻裝置的處理容器內進行。又，含氧氣體電漿可利用將O2 氣體、NO氣體、N2 O氣體、H2 O氣體、O3 氣體中的至少其中一者電漿化者。
接下來，在步驟S14後接連著於蝕刻裝置之處理容器內進行包含步驟S15之保護膜沉積步驟。步驟S15係對蝕刻裝置之處理容器內供給蝕刻氣體，並在經修邊處理後之第1光阻膜所構成的圖形104b及反射防止膜(BARC)103上沉積蝕刻氣體之反應生成物所構成的保護膜105，以進行保護膜沉積處理(光阻凍結處理或硬化處理)而加工成第1圖形104c之保護膜沉積步驟。又，圖2B(e)係顯示步驟S15進行後的微細圖形結構之剖面圖。
將包含有氟碳化合物氣體或含鹵素氣體之蝕刻氣體供給至蝕刻裝置的處理容器內，則蝕刻氣體會單獨或與第1光阻膜所構成的圖形104b或反射防止膜(BARC)103表面發生反應並產生反應生成物而沉積保護膜105。其結果為，如圖2B(e)所示，包含形成有第1光阻膜所構成的圖形104b的部分(線寬；Line)及未形成有第1光阻膜所構成的圖形104b的部分(線距；Space)，會在基板整面沉積有蝕刻氣體之反應生成物所構成的保護膜105。藉由沉積保護膜105，則第1光阻膜所構成的圖形104b會如圖2B(e)所示般被加工成第1圖形104c。
氟碳化合物氣體未特別限制，可利用例如CH3 F、CHF3 、CF4 、C4 F8 、CH2 F2 、Cl2 中至少其中一者。又，含鹵素氣體未特別限制，可利用例如HBr、SF6 、Cl2 、HCl中至少其中一者。又，可添加Ar氣體或氧氣來進行。抑或可利用如CF4 /N2 或C4 F8 /N2 之原料氣體之混合氣體。
接下來，進行步驟S16及步驟S17之第2次光微影。
步驟S16係形成第2光阻膜107之步驟。圖2B(f)係顯示步驟S16進行後的微細圖形結構之剖面圖。
如圖2B(f)所示，在保護膜105上塗佈光阻，而形成第2光阻膜107。
此外，在步驟S15進行後，欲進行步驟S16時，亦可在保護膜105上再次塗佈反射防止材料而形成反射防止膜(BARC)，之後再進行步驟S16。此時係在形成有反射防止膜(BARC)之保護膜105上塗佈光阻而形成第2光阻膜107。
接下來，進行包含步驟S17之第2圖形形成步驟。步驟S17係將所形成之第2光阻膜107曝光、顯影而形成具有第2間距p2之第2光阻膜所構成的圖形107a之步驟。又，圖2B(g)係顯示步驟S17進行後的微細圖形結構之剖面圖。此時，第2光阻膜所構成的圖形107a的間距為第2間距p2。又，本實施形態中，第2光阻膜所構成的圖形107a係與在第1次光微影經修邊處理之第1光阻膜所構成的圖形104a為相同線寬與線距(Line and Space)之圖形。因此，第2光阻膜所構成的圖形107a係以和第1間距p1大約相等的第2間距p2排列配置。再者，第2光阻膜所構成的圖形107a係設置於加工後之第1圖形104c的線寬間，而將第1圖形104c與第2光阻膜所構成的圖形107a加工成交互配置狀。亦即，第2光阻膜所構成的圖形107a係大約錯開第1間距p1的一半而與第1圖形104c交互地排列配置。
接下來，進行包含步驟S18之第2修邊步驟。步驟S18係對第2光阻膜所構成的圖形107a進行修邊處理，而加工成第2圖形107b之步驟(第2次修邊處理)。又，圖2B(h)係顯示步驟S18進行後的微細圖形結構之剖面圖。此處，修邊處理的方法亦未特別限制，修邊處理條件的一例為在包含有氧自由基或臭氧氣體之氣氛中，溫度為室溫~100℃。
藉由第2次修邊處理來形成第1圖形104c及第2圖形107所構成的光阻圖形。該光阻圖形係第1圖形104c與第2圖形107為交互地設置之圖形，因此其間距p3係較間距p1及p2要更狹窄之間距，在本實施形態中，為間距p1及p2的大約1/2之間距。如此地，藉由交互設置所分別形成之第1圖形104c與第2圖形107b，來形成間距為解析限度以下之光阻圖形。
之後，進行步驟S19的步驟。如圖2C(i)所示，以加工成第1圖形104c之第1光阻膜及加工成第2圖形107b之第2光阻膜作為蝕刻遮罩，來對反射防止膜(BARC)103、保護膜105及薄膜102進行蝕刻處理，以將薄膜102加工成所期望的微細圖形。加工後薄膜102的間距p4係與第1圖形104c及第2圖形107b所構成的圖形的間距p3大約相同，因此，可使薄膜102所構成的微細圖形的間距p4為解析限度以下。如此地，在本實施形態中，便可形成具有解析限度以下的間距之微細圖形。
接下來，參照圖3，詳細說明本實施形態之微細圖形的形成方法所使用之蝕刻裝置。
圖3係概要地顯示本實施形態之微細圖形形成方法所使用的蝕刻裝置結構之縱剖面圖。
如圖3所示，蝕刻裝置20係具有處理容器(反應室)22、設置於反應室22內之晶圓W的載置台23、在反應室22上方與載置台23對向地設置之簇射頭24、將反應室22內的氣體等排氣之TMP(Turbo Molecular Pump)25、設置於反應室22及TMP25之間而控制反應室22內的壓力之作為可變式蝶閥的APC(Adaptive Pressure Control)閥26。
載置台23係透過匹配器(Matcher)28而連接有高頻電源27，高頻電源27係將高頻電功率供給至載置台23。藉此，載置台23可作為下部電極而發揮功能。又，匹配器28係減少來自載置台23之高頻電功率的反射，而使對載置台23之高頻電功率的供給效率為最大。載置台23係將高頻電源27所供給之高頻電功率施加至處理空間S。
簇射頭24係由圓板狀下部氣體供給部29及圓板狀上部氣體供給部30所構成，下部氣體供給部29上重疊有上部氣體供給部30。又，下部氣體供給部29及上部氣體供給部30分別為具有第1緩衝室31及第2緩衝室32。第1緩衝室31及第2緩衝室32係分別透過氣體透氣孔33、34而連通至反應室22內。
首先，說明用以進行修邊處理的裝置結構及動作。
在進行修邊處理時，第1緩衝室31係連接於含氧氣體供給系統(未圖示)。含氧氣體供給系統係將含氧氣體供給至第1緩衝室31。所供給之含氧氣體係經由氣體透氣孔33而被供給至反應室22。又，第2緩衝室32係連接於非活性氣體供給系統(未圖示)。非活性氣體供給系統係將非活性氣體供給至第2緩衝室32。所供給之非活性氣體係經由氣體透氣孔34而被供給至反應室22內。
此時，起動高頻電源27以形成高頻電場，利用該高頻電場來將含氧氣體及非活性氣體電漿化。然後，將利用上述方式所電漿化之含氧氣體及非活性氣體供給至處理容器22內。藉此，藉由對形成光阻圖形之光阻進行灰化處理來減少光阻圖形的寬度及高度而進行修邊處理。該處理時間係例示60~600sec的範圍。又，含氧氣體流量會依半導體晶圓W的載置片數而不同，此處係例示100~20000mL/min(sccm)，非活性氣體流量亦會依半導體晶圓W的載置片數而不同，此處係例示100~20000mL/min(sccm)。又，高頻電源27的頻率係例示13.56MHz，電功率係使用5~1000W。又，此時處理容器22內的壓力係例示13.3~665Pa。
作為含氧氣體可利用O2 氣體、NO氣體、N2 O氣體、H2 O氣體、O3 氣體，以高頻電場來將該等氣體電漿化而加以使用。只要是氧自由基，可不限於含氧氣體電漿，但較佳地係形成含氧氣體電漿，其中較佳係O2 電漿。藉由利用氧自由基，特別是含氧氣體電漿來作為氧化劑，可使進行修邊處理時的基板溫度為300℃以下，更進一步地為100℃以下，理想上即使是室溫亦可進行修邊處理。又，非活性氣體可利用Ar氣體、N2 氣體。
抑或利用含有CO2 之混合氣體來取代含氧氣體亦可。此時，將含有CO2 之混合氣體供給至蝕刻裝置的處理容器內，而從含有CO2 之混合氣體來產生電漿。利用含有CO2 之混合氣體所產生電漿的生成物來進行修邊處理。生成物中係包含有如O2 + 之離子或如O或O2 * (準穩定原子)之中性原子。
利用含有CO2 之混合氣體時，含有CO2 之混合氣體較佳係至少含有25%的CO2 。又，含有CO2 之混合氣體更佳係至少含有50%的CO2 。再者，含有CO2 之合氣體最佳係至少含有75%的CO2 。例如，含有CO2 之混合氣體可例舉有CO2 +O2 、CO2 +CO、CO2 +CO+O2 、CO2 +H2 O+O2 、CO2 +CO+H2 O、CO2 +N2 及CO2 +H2 之組合。亦可對該等混合物或CO2 添加各種非活性氣體。
利用含有CO2 之混合氣體時，修邊處理較佳係在0.1~600mTorr之間的反應室壓力下進行。又，修邊處理更佳係在1~200mTorr之間的反應室壓力下進行。再者，修邊處理最佳係在5~100mTorr之間的反應室壓力下進行。
利用含有CO2 之混合氣體時，修邊處理較佳係以10~2000W之間的輸入電功率來實施。又，修邊處理更佳係以50~1200 W之間的輸入電功率來實施。再者，修邊處理最佳係以100~1000W之間的輸入電功率來實施。
簇射頭24係透過匹配器36而連接有高頻電源35，高頻電源35係將高頻電功率供給至簇射頭24。藉此，簇射頭24可作為上部電極而發揮功能。又，匹配器36係具有與匹配器28相同的功能。簇射頭24將係高頻電源35所供給之高頻電功率施加至處理空間S。
該蝕刻裝置20之反應室22內，如上所述，藉由從載置台23及簇射頭24將高頻電功率施加至處理空間S，可使從簇射頭24被供給至處理空間S的處理氣體為高密度電漿以產生離子或自由基，而藉由該離子或自由基來對晶圓W進行蝕刻處理。
又，簇射頭24係設置有具有從載置台23所載置之晶圓W上方觀測，而檢測出晶圓W的蝕刻終點的電子顯微鏡之終點測量裝置(未圖示)。
接下來，針對用以進行保護膜沉積步驟或蝕刻步驟的裝置結構及動作加以說明。
進行保護膜沉積步驟或蝕刻步驟時，第1緩衝室31係連接於氟碳化合物氣體供給系統(未圖示)。氟碳化合物氣體供給系統係向第1緩衝室31供給氟碳化合物氣體。所供給之氟碳化合物氣體係經由氣體透氣孔33而被供給至反應室22。又，第2緩衝室32係連接於含鹵素氣體供給系統(未圖示)。含鹵素氣體供給系統係向第2緩衝室32供給含鹵素氣體。所供給之含鹵素氣體係經由氣體透氣孔34而被供給至反應室22內。氟碳化合物氣體及含鹵素氣體係相當於本發明之蝕刻氣體。
此時，起動高頻電源27以形成高頻電場，利用該高頻電場來將氟碳化合物氣體或含鹵素氣體電漿化。然後，將上述方式電漿化之氟碳化合物氣體或含鹵素氣體供給至處理容器22內。藉此，會沉積有保護膜，抑或被蝕刻層會被蝕刻。
本實施形態中，包含有氟碳化合物氣體或含鹵素氣體之蝕刻氣體不是為了將被處理層蝕刻，而是為了沉積蝕刻氣體本身或與被蝕刻層反應而產生之反應生成物所構成的保護層而被加以使用。該保護層的沉積時間會依半導體晶圓W的載置片數或期望的保護層厚度目標值而不同，此處係例示60~600sec的範圍。又，包含有氟碳化合物氣體或含鹵素氣體之蝕刻氣體的流量會依氟碳化合物氣體或含鹵素氣體的種類抑或半導體晶圓W的載置片數而不同，此處係例示100~20000mL/min(sccm)。又，高頻電源27的頻率係例示13.56MHz，電功率係使用5~1000W。又，此時的處理容器22內的壓力係例示13.3~665Pa。
此外，高頻電源27、35兩者亦可具有27MHz~60MHz的電源與2MHz的電源。可利用各種組合來將多種頻率的高頻電源供給至載置台23、簇射頭24。
如上所述，氟碳化合物氣體可利用例如CH3 F、CHF3 、CF4 、C4 F8 、CH2 F2 、Cl2 ，含鹵素氣體可利用例如HBr、SF6 、Cl2 、HCl，利用高頻電場來將該等氣體電漿化而加以使用。
此外，本實施形態係在相同的反應室22進行第1修邊步驟與保護膜沉積步驟，但亦可將二個反應室鄰接設置，而將反應室之間透過轉移模組、閘閥等氣密地連接，將在其中一個反應室之第1修邊步驟結束後的晶圓W移送至另一反應室，接著進行保護膜沉積步驟。
又，亦可藉由設置複數個反應室、轉移模組、閘閥等，並組合未圖示之裝載模組、加載互鎖模組、晶圓載置台、晶圓匣盒來構成基板處理系統，操作者可利用具備未圖示之LCD(Liquid Crystal Display)所構成的顯示部之操作面板等來控制該等各模組。
接下來，參照圖4及圖5，針對藉由進行本實施形態之微細圖形形成方法的保護膜沉積步驟而可削減步驟之作用效果加以說明。
圖4係用以說明本實施形態之微細圖形形成方法的圖式，係概要地顯示第1修邊步驟及保護膜沉積步驟中的微細圖形結構之剖面圖。圖5係用以說明本實施形態之微細圖形形成方法的圖式，係以習知方法來進行保護膜沉積步驟時的第1修邊步驟及保護膜沉積步驟中的微細圖形結構之剖面圖。圖4(a)、圖4(b)、圖4(c)係對應於圖2A(c)、圖2A(d)、圖2B(e)，圖5(a)、圖5(b)、圖5(d)係對應於圖2A(c)、圖2A(d)、圖2B(e)。
本實施形態之微細圖形的形成方法中，在圖2A(c)所示之第1圖形形成步驟進行後，第1光阻膜104被加工成第1光阻膜所構成的圖形104a的半導體晶圓W如圖4(a)所示，係被導入至蝕刻裝置20內。接下來，如圖4(b)所示，於蝕刻裝置20內進行第1修邊步驟，其係利用含氧氣體電漿或臭氧氣體來將第1光阻膜所構成的圖形104a的形狀加工成第1光阻膜所構成的圖形104b。接下來，如圖4(c)所示，於蝕刻裝置20內接著進行保護膜沉積步驟，其係將包含有氟碳化合物氣體或含鹵素氣體之蝕刻氣體供給至藉由第1修邊步驟來將形狀加工後的第1光阻膜所構成的圖形104b及反射防止膜(BARC)103上，來進行沉積蝕刻氣體之反應生成物所構成的保護膜105之保護膜沉積處理(光阻凍結處理或硬化處理)。之後，將晶圓W從蝕刻裝置搬出，並進行圖2B(f)所示之第2光阻膜107的形成步驟。
另一方面，習知如圖5所示，在圖2A(c)所示之第1圖形形成步驟進行後，第1光阻膜104被加工成第1光阻膜所構成的圖形104a之半導體晶圓W如圖5(a)所示，係被導入至光阻塗佈裝置20a。接下來，如圖5(b)所示，於光阻塗佈裝置20a內進行第1修邊步驟，其係利用光微影技術來將第1光阻膜所構成之圖形104a的形狀加工成第1光阻膜所構成的圖形104b。第1光阻膜104被加工成第1光阻膜所構成的圖形104b之半導體晶圓W如圖5(c)所示，係被導入至成膜裝置40內。接下來，如圖5(d)所示，於成膜裝置40內進行成膜步驟，其係在藉由第1修邊步驟來將形狀加工之第1光阻膜所構成的圖形104b及反射防止膜(BARC)103上，利用胺基矽烷系前驅物與含氧氣體電漿或臭氧氣體來形成SiO2 膜105a。成膜步驟係相當於進行本實施形態的保護膜沉積處理(光阻凍結處理或硬化處理)之保護膜沉積步驟。之後，將半導體晶圓W導入至蝕刻裝置，並進行圖2B(f)所示之第2光阻膜107的形成步驟。
比較圖4(a)~圖4(c)、圖5(a)~圖5(a)的步驟，圖5所示習知微細圖形形成方法的步驟係較圖4所示本實施形態微細圖形形成方法的步驟要多。亦即，習知在光阻塗佈裝置進行第1修邊步驟，但本實施形態之微細圖形形成方法係藉由利用具有能供給包含有含氧氣體電漿或臭氧氣體加上氟碳化合物氣體或含鹵素氣體之蝕刻氣體的供給機構之蝕刻裝置來連續進行第1修邊步驟與保護膜沉積步驟，因此可削減步驟。
此外，圖5所示之習知方法的範例係顯示利用光阻塗佈裝置來進行第1修邊步驟的情況。然而，習知方法亦有利用灰化裝置來取代光阻塗佈裝置、利用含氧氣體電漿來取代光微影技術而進行的情況，此情況下，本實施形態之微細圖形的形成方法亦可較習知方法要更削減步驟數。
接下來，根據本實施形態針對實際上微細圖形的形成結果加以說明。
首先，實施例1係一邊將含氧氣體供給至蝕刻裝置內一邊進行第1光阻膜所構成的圖形之修邊處理(第1修邊步驟)。將修邊處理時的修邊條件顯示於表1。
【表1】
表1係顯示修邊處理進行時之蝕刻裝置的處理容器內壓力、上部電極的電功率、下部電極的電功率、O2 氣體流量、Ar氣體流量、處理時間之修邊條件。此處，含氧氣體係利用O2 氣體及Ar氣體的混合氣體。O2 氣體及Ar氣體流量分別為50mL/min(sccm)、200mL/min(sccm)，蝕刻裝置的處理容器內壓力為2.66Pa(20mTorr)。施加在上部電極的偏壓為200W，而未對下部電極施加偏壓(0W)。處理時間為20sec。
接著，於蝕刻裝置內進行保護膜沉積處理(光阻凍結處理或硬化處理)，係供給蝕刻氣體來沉積蝕刻氣體之反應生成物所構成的保護膜。將保護膜沉積處理(光阻凍結處理或硬化處理)時的保護膜沉積條件顯示於表2之實施例1。
表2係顯示保護膜沉積處理進行時之蝕刻裝置的處理容器內壓力、上部電極的電功率、下部電極的電功率、蝕刻氣體流量、處理時間。實施例1中，蝕刻氣體係利用CH3 F氣體及HBr氣體的混合氣體。CH3 F氣體及HBr氣體流量分別為100mL/min(sccm)、100mL/min(sccm)，蝕刻裝置的處理容器內壓力為2.66Pa(20mTorr)。施加在上部電極及下部電極的偏壓分別為600W及200W。處理時間為55sec。
以上述方式來進行在第1光阻膜所構成的圖形104b及BARC103上沉積蝕刻氣體之反應生成物所構成的保護膜，將第1光阻膜所構成的圖形被加工成第1圖形之基板從蝕刻裝置的處理容器取出，並進行浸漬於有機溶劑之有機溶劑浸漬處理或浸漬於顯影液之顯影液浸漬處理。有機溶劑係利用丙酮系稀釋劑((PGME；Propylene Glycol Methyl Ether；丙二醇甲醚)及(PGMEA；Propylene Glycol Methyl Ether Acetate；丙二醇甲醚醋酸酯)為80：20的混合液(產品名稱：OK82，東京應化工業公司製))。在上述有機溶劑浸漬處理或顯影液浸漬處理的前後，利用CD-SEM(Critical Dimension-Scanning Electron Microscope)來進行第1圖形所構成的微細圖形的CD值尺寸長度測量。圖6係顯示在實施例1中利用SEM所攝得沉積保護膜時的微細圖形剖面形狀之照片。圖6係分別顯示保護膜沉積後立即(進行顯影液浸漬處理前(圖6(a))，及之後所進行之顯影液浸漬處理後(圖6(b))的微細圖形剖面形狀之照片及用以說明照片之圖式。如圖6(a)及圖6(b)所示，以第1圖形寬度尺寸為CD值，以第1圖形的高度與BARC膜厚的總合為H。將實施例1進行後所獲得的CD值及H顯示於表3之實施例1。
表3係顯示在浸漬處理前、有機溶劑浸漬處理後、顯影液浸漬處理後的3個情況來測量第1圖形的CD值、高度H之結果。有關有機溶劑浸漬處理後、顯影液浸漬處理後的CD值、H，如數式(1)所示，係以浸漬處理前的數值為基準而將變化率以百分比來表示。
【數式1】
例如，於表3之實施例1，顯影液浸漬處理後的CD值變化率6.7%係由浸漬處理前的CD值為60nm、顯影液浸漬處理後的CD值為64nm，而由(64-60)/60×100=6.7來求得。
接下來，實施例2係在與實施例1相同的修邊處理條件下進行修邊後(將修邊處理時之製程條件顯示於表1)，接著於蝕刻裝置的處理容器內進行保護膜沉積處理(光阻凍結處理或硬化處理)，其係供給不同的蝕刻氣體來沉積蝕刻氣體之反應生成物所構成的保護膜。將保護膜沉積處理(光阻凍結處理或硬化處理)時的保護膜沉積條件顯示於表2之實施例2。
實施例2中，蝕刻氣體係利用HBr氣體。HBr氣體的流量為500mL/min(sccm)，蝕刻裝置的處理容器內壓力為13.3Pa(100mTorr)。施加在上部電極及下部電極的偏壓分別為800W及0W。處理時間為60sec。之後，與實施例1同樣地將沉積有保護膜之基板從蝕刻裝置的處理容器取出，並進行浸漬於有機溶劑之有機溶劑浸漬處理或浸漬於顯影液之顯影液浸漬處理。在有機溶劑浸漬處理或顯影液浸漬處理前後對第1圖形的CD值尺寸進行長度測量。將進行實施例2後所獲得的圖形寬度尺寸及高度尺寸顯示於表3之實施例2。
如表3所示，比較顯影液浸漬處理前後的圖形寬度尺寸變化，利用CH3 F氣體及HBr氣體的混合氣體的情況和利用HBr氣體的情況相比，發現圖形寬度尺寸的增加部分較少。顯影液浸漬處理後圖形寬度尺寸增加係指因顯影液浸漬處理使得第1圖形溶解等而造成形狀惡化的意思。因此，利用CH3 F氣體及HBr氣體的混合氣體的情況和利用HBr氣體的情況相比，第1圖形不容易因溶解等而造成形狀惡化。
接下來，比較顯影液浸漬處理前後的圖形高度尺寸變化，利用CH3 F氣體及HBr氣體的混合氣體的情況和利用HBr氣體的情況相比，發現圖形高度尺寸的增加部分較少。顯影液浸漬處理後圖形高度尺寸增加係指因顯影液浸漬處理使得第1圖形的下層BARC溶解等而造成形狀惡化的意思。因此，利用CH3 F氣體及HBr氣體的混合氣體的情況和利用HBr氣體的情況相比，第1圖形不容易因溶解等而造成形狀惡化。
又，進行浸漬於有機溶劑之處理時，於顯影液浸漬處理前後利用CH3 F氣體及HBr氣體的混合氣體時，第1圖形的形狀幾乎沒有變化，但利用HBr氣體時發現第1圖形會溶解剝離。
從以上可知，蝕刻氣體包含有CH3 F的情況和未包含有CH3 F的情況相比，在第2圖形形成之際進行有機溶劑浸漬處理及顯影液浸漬處理時，可維持第1圖形的形狀幾乎沒有變化。
再者，接下來，實施例3係在與實施例1相同的修邊處理條件下進行修邊後(將修邊處理時之製程條件顯示於表1)，接著於蝕刻裝置的處理容器內進行保護膜沉積處理(光阻凍結處理或硬化處理)，其係進一步供給不同的蝕刻氣體來沉積蝕刻氣體之反應生成物所構成的保護膜。將保護膜沉積處理(光阻凍結處理或硬化處理)時的保護膜沉積條件顯示於表2之實施例3。
實施例3中，蝕刻氣體係利用CHF3 氣體及SF6 氣體的混合氣體。CHF3 氣體及SF6 氣體的流量分別為200mL/min(sccm)、300mL/mih(sccm)，蝕刻裝置的處理容器內壓力為2.66Pa(20mTorr)。施加在上部電極及下部電極的偏壓分別為600W及100W。處理時間為35sec。之後，與實施例1同樣地將沉積有保護膜之基板從蝕刻裝置的處理容器取出，並進行浸漬於有機溶劑之有機溶劑浸漬處理或浸漬於顯影液之顯影液浸漬處理。在有機溶劑浸漬處理或顯影液浸漬處理前後對第1圖形的CD值尺寸進行長度測量。將進行實施例3後所獲得的圖形寬度尺寸及高度尺寸顯示於表3之實施例3。
如表3所示，有關顯影液浸漬處理前後的圖形寬度尺寸變化，比較實施例3與實施例1後發現利用CH3 F氣體及HBr氣體的混合氣體的情況和利用CHF3 氣體及SF6 氣體的混合氣體的情況皆顯示幾乎相同的結果。另一方面，比較顯影液浸漬處理前後的高度尺寸變化時，利用CH3 F氣體及HBr氣體的混合氣體的情況和利用CHF3 氣體及SF6 氣體的混合氣體的情況相比，利用CHF3 氣體及SF6 氣體的混合氣體的情況係較利用CH3 F氣體及HBr氣體的混合氣體的情況，顯示了H減少量較多且有溶解的情況。
因此，蝕刻氣體包含有HBr的情況和未包含有HBr的情況相比，在第2圖形形成之際進行有機溶劑浸漬處理及顯影液浸漬處理時，可維持第1圖形的形狀幾乎沒有變化。
從上述發現於第1光阻膜所構成的圖形上沉積有蝕刻氣體發生反應所產生之反應生成物所構成的保護膜而加工成第1圖形時，可提高第1圖形對有機溶劑及顯影液的耐受性。又，發現以CH3 F/HBr的混合氣體作為蝕刻氣體來加以使用時，可最提高耐受性。
接下來，針對藉由進行本實施形態之微細圖形形成方法的保護膜沉積步驟，使得將利用LLE製程所形成之微細圖形形狀的第1圖形轉印後的圖形與第2圖形轉印後的圖形形狀為相同之作用效果加以說明。
如上所述，藉由在經形狀加工後之第1光阻膜所構成的圖形沉積保護膜所加工成之第1圖形，即使在之後浸漬於有機溶劑或顯影液時，會包含含有CD值或BARC膜厚的第1圖形高度(H)，而形狀變化較少。因此，沉積保護膜所加工成之第1圖形在形成第2圖形時，形狀不會惡化。因此，不使用矽氧化膜即可確保保護膜沉積處理(光阻凍結處理或硬化處理)的作用效果。
再者，沉積蝕刻氣體之反應生成物所構成的保護膜時，藉由以蝕刻氣體之反應生成物所構成的保護膜來加以覆蓋所加工之第1圖形的蝕刻率係與第2圖形的蝕刻率大致相同。亦即，藉由以蝕刻氣體之反應生成物所構成的保護膜來加以覆蓋所加工之第1圖形的蝕刻率與第2圖形的蝕刻率的差，由於反應生成物所構成的保護膜為包含有C、F、H、O等之膜，因此和矽氧化膜所構成的保護膜為包含有Si、O等情況之第1圖形的蝕刻率與第2圖形的蝕刻率的差相比係較小。因此，蝕刻下層的例如SiN所構成的薄膜時，可更加縮小第1圖形轉印後的圖形形狀與第2圖形轉印後的圖形形狀差異。
再者，藉由於第1光阻膜所構成的圖形沉積蝕刻氣體之反應生成物所構成的保護膜而加工成第1圖形時，可利用保護膜的沉積厚度來控制第1圖形的CD值。表4係顯示第1圖形形成步驟後，於第1修邊步驟後以及實施例1之條件中改變沉積時間後之各沉積時間經過後的CD值。此處，CD變化量為各沉積時間經過後的CD值減掉第1修邊步驟後的CD值之值。
又，圖7係用以說明本實施形態之微細圖形形成方法的圖式，係顯示實施例1之條件中改變沉積時間後，沉積時間與CD變化量的關係之線性圖。亦即，圖7係將表4的CD變化量資料作成線性圖。
根據表4所示之30sec、55sec、60sec的3種沉積時間經過後的CD變化量資料作成3點線性圖，將CD變化量與沉積時間的關係假設為直線關係而進行回歸計算後的結果，如圖7所示，以沉積時間為x，CD變化量為y，相關係數為R時，y=0.5871×x-2.7097，則可獲得R2 =0.9968的結果。從-2.7097的值接近於0，R2 的值接近1，可知沉積時間與CD變化量之間有約略通過原點之直線關係。亦即，可藉由調整沉積時間來任意地控制CD值。
因此，藉由調整保護膜的沉積時間可容易地控制第1圖形的CD值。又，藉由調整第2圖形的修邊處理時間可容易地控制第2圖形的CD值。又，藉由對第1光阻膜所構成的圖形進行保護膜沉積處理(光阻凍結處理或硬化處理)而加工成第1圖形，可使第1圖形的CD值在第2圖形的修邊處理期間不會變化。因此，可將第1圖形與第2圖形的CD值控制在大致相同，更進一步地可使第1圖形轉印後的圖形形狀與第2圖形轉印後的圖形形狀為大致相同。
再者，本實施形態中，由於第1修邊步驟與保護膜沉積步驟係在蝕刻裝置相同的反應室內進行，因此可削減步驟數。又，保護膜沉積步驟中可利用蝕刻裝置的蝕刻氣體，故不需設置新的氣體供給系統。
接下來，參照如圖10，針對本實施形態之微細圖形的形成方法中，可將第1圖形與第2圖形的線寬控制在相等這一點加以說明。
圖10係用以說明將本實施形態之微細圖形形成方法與習知方法相比較之圖式。圖10(a)係用以說明本實施形態之微細圖形形成方法之圖式，圖10(b)係用以說明習知方法之圖式。
本實施形態之微細圖形形成方法的特徵在於藉由控制第1修邊步驟的修邊處理時間與保護膜沉積步驟的保護膜沉積時間，來控制第2修邊步驟的修邊處理時間，以加工成具有特定線寬之第1圖形，並使第2圖形的線寬與特定線寬相等。
本實施形態之微細圖形的形成方法中，如圖10(a)所示，可將第2圖形的線寬控制為與具有特定線寬之第1圖形的該特定線寬相等。
首先，進行第1圖形形成步驟。以第1圖形形成步驟所形成之圖形線寬為TM1。
接下來，進行第1修邊步驟。以第1修邊步驟的修邊處理時間為ts1。又，第1光阻膜所構成的圖形線寬兩側會因修邊處理而總計減少ΔTS1。其結果為，在第1修邊步驟後，經修邊處理後的第1光阻膜所構成的圖形線寬會變成TM1-ΔTS1。
接下來，進行保護膜沉積步驟。以保護膜沉積步驟的保護膜沉積時間為td1。又，第1光阻膜所構成的圖形線寬兩側會因保護膜的沉積而總計增加ΔTD1。其結果為，在保護膜沉積步驟後，經加工所獲得1圖形線寬會變成的特定寬度(TM1-ΔTS1+ΔTD1)。
接下來，進行第2圖形形成步驟。以第2圖形形成步驟所形成之圖形線寬為TM2。
接下來，進行第2修邊步驟。以第2修邊步驟的修邊處理時間為ts2。又，第2光阻膜所構成的圖形線寬兩側會因修邊處理而總計減少ΔTS2。其結果為，在第2修邊步驟後，經修邊處理所加工之第2圖形的線寬會變成TM2-ΔTS2。
此處，利用習知的微細圖形形成方法時，在保護膜沉積步驟中，並非沉積蝕刻氣體之反應生成物所構成的保護膜，而是利用例如胺基矽烷系前驅物與含氧氣體電漿抑或臭氧氣體與來形成SiO2 膜。以SiO2 膜作為保護膜來成膜時，在保護膜沉積步驟中，會有形成速度不穩定的情況時，如圖10(b)所示，在保護膜沉積步驟，會有第1圖形的線寬相對於時間為非直線變化的情況。
又，在第2修邊步驟中，有針對SiO2 膜所構成的保護膜利用修邊處理來進行修邊的情況，如圖10(b)所示，第2修邊步驟進行後，第1圖形的線寬會變成TM1-ΔTS1+ΔTD1-ΔTP1。如此地，由於第1圖形的線寬會在第2修邊步驟進行期間從特定的線寬發生改變，因此第2圖形的線寬會變得難以控制成與從特定的線寬發生改變之第1圖形的線寬相等。又，亦有SiO2 膜所構成之保護膜的線寬經修邊處理而變細的速度有較第2圖形的線寬經修邊處理而變細的速度更大的情況，當第2圖形最初的線寬較大時，即使加長修邊處理的時間ts2，也無法將第2圖形的線寬控制為與從特定線寬發生改變之第1圖形的線寬相等。
另一方面，利用本實施形態之微細圖形形成方法時，如圖10(a)所示，在保護膜沉積步驟中，第1圖形的線寬會相對於時間呈直線變化。因此，藉由控制第1修邊步驟的修邊處理時間ts1、保護膜沉積步驟的保護膜沉積時間td1，可較易將第1圖形的線寬控制在特定寬度TM1-ΔTS1+ΔTD1。
又，在第2修邊步驟中，構成第1圖形之蝕刻氣體的反應生成物所構成的保護膜未經修邊處理。亦即，即使在第2修邊步驟進行後，如圖10(a)所示，第1圖形的寬度仍維持在特定寬度TM1-ΔTS1+ΔTD1。因此，藉由控制第2修邊步驟的修邊處理時間ts2，可較易控制第2圖形的線寬，再者，亦可將第2圖形的線寬控制在等同於特定寬度TM1-ΔTS1+ΔTD1。
此外，有關詳細的時間控制係依下述方式進行。
預先測量第1圖形或第2圖形的圖形寬度(初始值)。接下來，在相同條件下實施本實施形態之修邊處理或保護膜沉積處理，並在適當的時間停止處理，此時測量圖形寬度來求得所測量之圖形寬度與初始值的差。然後，從圖形寬度的差與處理時間來計算修邊處理或保護膜沉積處理中第1圖形或第2圖形的圖形寬度增加率或減少率(圖10(a)中的線傾斜)。
以上，本實施形態可削減第1修邊步驟至保護膜沉積步驟的步驟數，並縮小第1圖形CD值與第2圖形CD值的差，及縮小第1圖形轉印後之被蝕刻層圖形CD值與第2圖形轉印後之被蝕刻層圖形CD值的差。
(第2實施形態)
接下來，參照圖8~圖9C，針對本發明第2實施形態的微細圖形形成方法加以說明。
圖8係用以說明本實施形態之微細圖形形成方法的各步驟順序之流程圖。圖9A~圖9C係用以說明本實施形態之微細圖形形成方法的圖式，係概要地顯示各步驟中的微細圖形結構之剖面圖。又，圖8中步驟S21至步驟S31各步驟進行後的微細圖形結構係對應於圖9A(a)至圖9C(k)的各剖面圖所示之結構。
本實施形態之微細圖形的形成方法在薄膜上沉積一層硬遮罩膜該點係與不具有硬遮罩膜之第1實施形態有所不同。
亦即，本實施形態之微細圖形的形成方法如圖8所示，係具有第1形狀加工步驟、第2形狀加工步驟及蝕刻步驟，而對形成於基板上的薄膜進行微細加工之微細圖形的形成方法。首先，進行第1形狀加工步驟。第1形狀加工步驟係包含有薄膜、硬遮罩膜及反射防止膜的形成步驟、第1光阻膜形成步驟、第1圖形形成步驟、第1修邊步驟以及保護膜沉積步驟。在實施第1形狀加工步驟後進行第2形狀加工步驟。第2形狀加工步驟係包含有第2光阻膜形成步驟、第2圖形形成步驟以及第2修邊步驟。在實施第2形狀加工步驟後進行對反射防止膜、保護膜、硬遮罩膜及薄膜進行蝕刻處理之蝕刻步驟。薄膜、硬遮罩膜及反射防止膜的形成步驟係包含步驟S21，第1光阻膜形成步驟係包含步驟S22，第1圖形形成步驟係包係步驟S23，第1修邊步驟係包含步驟S24，保護膜沉積步驟係包含步驟S25，第2光阻膜形成步驟係包含步驟S26，第2圖形形成步驟係包含步驟S27，第2修邊步驟係包含步驟S28，蝕刻步驟係包含步驟S29至步驟S31。
此外，如圖8所示，步驟S24與步驟S25係在相同的反應室(處理容器)內進行連續處理。
步驟S21係於基板上形成薄膜、硬遮罩膜及反射防止膜之步驟。圖29(a)係顯示步驟S21進行後的微細圖形結構之剖面圖。
步驟S21中，如圖9A(a)所示，係於半導體基板151上形成薄膜152及硬遮罩膜152a。薄膜152為之後加工成微細圖形的膜，硬遮罩膜152a係為了將薄膜152進行蝕刻成微細圖形而作為蝕刻遮罩之膜，係由與薄膜152不同且相對於薄膜152具有蝕刻選擇比之膜所構成。例如，薄膜152為導電性多晶矽膜時，硬遮罩膜152a可選擇例如SiN或SiO2 之絕緣膜，接下來，在硬遮罩膜152a上塗佈反射防止材料，而形成反射防止膜(BARC)153。
接下來，進行步驟S22及步驟S23之第1次光微影。
步驟S22為形成第1光阻膜154之步驟。圖9A(b)係顯示步驟S22進行後的微細圖形結構之剖面圖。
如圖9A(b)所示，在反射防止膜(BARC)153上塗佈光阻而形成第1光阻膜154。
接下來，進行包含步驟S23之第1圖形形成步驟。
步驟S23係將所成膜之第1光阻膜154曝光、顯影以形成由第1光阻膜構成的圖形154a之步驟。又，圖9A(c)係顯示步驟S23進行後的微細圖形結構之剖面圖。
圖9A(c)所示，係利用光微影技術來將第1光阻膜154加工成具有第1間距p1之第1光阻膜所構成的圖形154a。因此，由第1光阻膜所構成的圖形154a係以第1間距p1排列配置。又，本實施形態中，係以第1光阻膜所構成的圖形154a為範例，來以第1間距p1為曝光裝置的解析限度。
接下來，進行包含步驟S24之第1修邊步驟。步驟S24係對光阻膜所構成的圖形154a進行修邊處理(第1次修邊處理)，以形成由第1光阻膜所構成的圖形154b之步驟。又，圖9A(d)係顯示步驟S24進行後的微細圖形結構之剖面圖。修邊處理的方法未特別限定，可在與第1實施形態相同的條件下進行。
又，本實施形態中，步驟S24係利用含氧氣體電漿或臭氧氣體而在蝕刻裝置的處理容器內進行。
接下來，在步驟S24後接連著於蝕刻裝置之處理容器內進行包含步驟S25之保護膜沉積步驟。步驟S25為對蝕刻裝置之處理容器內供給蝕刻氣體，並在經修邊處理後之第1光阻膜所構成的圖形154b及反射防止膜(BARC)153上沉積蝕刻氣體之反應生成物所構成保護膜155，以進行保護膜沉積處理(光阻凍結處理或硬化處理)而加工成第1圖形154c之保護膜沉積步驟。又，圖9B(e)係顯示步驟S25進行後的微細圖形結構之剖面圖。
將包含有氟碳化合物氣體或含鹵素氣體之蝕刻氣體供給至蝕刻裝置的處理容器內，則蝕刻氣體會單獨或與第1光阻膜所構成的圖形154b或反射防止膜(BARC)153表面發生反應並產生反應生成物以沉積保護膜155而與第1實施型態相同。
接下來，進行步驟S26及步驟S27之第2次光微影。
步驟S26係形成第2光阻膜157之步驟。圖9B(f)係顯示步驟S25進行後的微細圖形結構之剖面圖。
如圖9B(f)所示，在保護膜155上塗佈光阻，而形成第2光阻膜157。
此外，在步驟S25進行後而進行步驟S26時，亦可在保護膜155上再次塗佈反射防止材料而形成反射防止膜(BARC)，之後再進行步驟S26。此時係在形成有反射防止膜(BARC)之保護膜155上塗佈光阻而形成第2光阻膜157。
接下來，進行包含步驟S27之第2圖形形成步驟。步驟S27係將所形成之第2光阻膜157曝光、顯影而形成具有第2間距p2之第2光阻膜所構成的圖形157a之步驟。又，圖9B(g)係顯示步驟S27進行後的微細圖形結構之剖面圖。此時，第2光阻膜所構成的圖形157a的間距為第2間距p2。又，本實施形態中，第2光阻膜所構成的圖形157a係與在第1次光微影經修邊處理之第1光阻膜所構成的圖形154a為相同線寬與線距(Line and Space)之圖形。因此，第2光阻膜所構成的圖形157a係以和第1間距p1大約相等的第2間距p2排列配置。再者，第2光阻膜所構成的圖形157a係設置於加工後之第1圖形154c的線寬間，而將第1圖形154c與第2光阻膜所構成的圖形157a加工成交互配置狀。亦即，第2光阻膜所構成的圖形157a係大約錯開第1間距p1的一半而與第1圖形154c交互地排列配置。
接下來，進行包含步驟S28之第2修邊步驟。步驟S28係對第2光阻膜所構成的圖形157a進行修邊處理，而加工成第2圖形157b之步驟(第2次修邊處理)。又，圖9B(h)係顯示步驟S28進行後的微細圖形結構之剖面圖。此處，修邊處理的方法亦未特別限制，修邊處理條件的一例為在包含有氧自由基或臭氧氣體之氣氛中，溫度為室溫~100℃。
藉由第2次修邊處理來形成第1圖形154c及第2圖形157b所構成的光阻圖形。該光阻圖形係第1圖形154c與第2圖形157b為交互地設置之圖形，因此其間距p3為較間距p1及p2要更狹窄之間距，在本實施形態中，為間距p1及p2的大約1/2之間距。如此地，藉由交互設置所分別形成之第1圖形154c與第2圖形157b，來形成間距為解析限度以下之光阻圖形。
之後，進行步驟S29至S31的蝕刻步驟。步驟S29為對反射防止膜(BARC)153及保護膜155進行蝕刻處理之步驟。如圖9C(i)所示，以加工成第1圖形154c之第1光阻膜及加工成第2圖形157b之第2光阻膜作為蝕刻遮罩，來對反射防止膜(BARC)153及保護膜155進行蝕刻處理。步驟S30係對硬遮罩膜152a進行蝕刻處理之步驟，如圖9C(j)所示，係利用加工成之第1圖形154c之第1光阻膜、加工成之第2圖形157b之第2光阻膜以及反射防止膜(BARC)153及保護膜155所構成的圖形作為蝕刻的遮罩，來對硬遮罩膜152a進行蝕刻處理。硬遮罩膜152a係具有第1圖形154c及第2圖形157b所構成的第3圖形。步驟S31係對薄膜152進行蝕刻處理之步驟，如圖9C(k)所示，係於將反射防止膜(BARC)153、保護膜155、加工成第1圖形154c之第1光阻膜及加工成第2圖形157b之第2光阻膜去除後，以加工成第3圖形之硬遮罩膜152a作為蝕刻遮罩來對薄膜152進行蝕刻，而將薄膜152加工成期望的微細圖形。硬遮罩膜152a的間距p3' 係與第1圖形154c及第2圖形157b所構成的圖形間距p3大致相同，而為解析限度以下。因此，以硬遮罩膜152a作為蝕刻遮罩而被蝕刻後的薄膜152的間距p4會成為解析限度以下。如此地，本實施形態中可形成間距為解析限度以下之微細圖形。
又，本實施形態中，藉由針對硬遮罩膜152a而利用相對於薄膜152具有高選擇比的材料，可較第1實施形態更加提高轉印至薄膜152的形狀精確度。再者，可削減第1修邊步驟至保護膜沉積步驟的步驟數，並縮小第1圖形CD值與第2圖形CD值的差，這一點係與第1實施形態相同。因此，在為了蝕刻薄膜(被蝕刻層)而使用進一步地層積硬遮罩膜構造的情況，可更加縮小第1圖形轉印後被蝕刻層圖形的CD值與第2圖形轉印後的被蝕刻層圖形的CD值的差。
以上，已針對本發明較佳實施形態加以說明，但本發明不限定於特定實施形態，可在申請專利範圍所揭示之本發明要旨的範圍內做各種變形、改變。
W．．．半導體晶圓
p1、p2、p3、p3' 、p4．．．間距
20．．．蝕刻裝置
20a．．．光阻塗佈裝置
22．．．處理容器(反應室)
23．．．迴轉台
24．．．沖淋器
25．．．TMP
26．．．APC閥
27、35．．．高頻電源
28、36．．．匹配器
29．．．下部氣體供給部
30．．．上部氣體供給部
31．．．第1緩衝室
32．．．第2緩衝室
33、34．．．氣體透氣孔
40．．．成膜裝置
101、151．．．半導體基板
102、152．．．薄膜
152a．．．硬遮罩膜
103、153．．．反射防止膜(BARC)
104、154．．．第1光阻膜
104a、104b、154a、154．．．第1光阻膜所構成的圖形
104c、154c‧‧‧第1圖形
105、155‧‧‧保護膜
105a‧‧‧SiO2 膜
107、157‧‧‧第2光阻膜
107a、157a‧‧‧第2光阻膜所構成的圖形
107b、157b‧‧‧第2圖形
圖1係用以說明本發明第1實施形態之微細圖形形成方法的各步驟順序之流程圖。
圖2A係用以說明本發明第1實施形態之微細圖形形成方法的圖式，係概要地顯示各步驟中的微細圖形結構之剖面圖(其1)。
圖2B係用以說明本發明第1實施形態之微細圖形形成方法的圖式，係概要地顯示各步驟中的微細圖形結構之剖面圖(其2)。
圖2C係用以說明本發明第1實施形態之微細圖形形成方法的圖式，係概要地顯示各步驟中的微細圖形結構之剖面圖(其3)。
圖3係概要地顯示本發明第1實施形態之微細圖形形成方法所使用的蝕刻裝置結構之縱剖面圖。
圖4係用以說明本發明第1實施形態之微細圖形形成方法的圖式，係概要地顯示第1修邊步驟及保護膜沉積步驟中的微細圖形結構之剖面圖。
圖5係用以說明本發明第1實施形態之微細圖形形成方法的圖式，係以習知方法來進行保護膜沉積步驟時的第1修邊步驟及保護膜沉積步驟中的微細圖形結構之剖面圖。
圖6係用以說明本發明第1實施形態之微細圖形形成方法的圖式，係以照片及說明該照片之圖來顯示實施例1中沉積有保護膜時的微細圖形剖面形狀之圖式。
圖7係用以說明本發明第1實施形態之微細圖形形成方法的圖式，係顯示在實施例1之條件中，改變沉積時間後的沉積時間與CD變化量的關係之線性圖。
圖8係用以說明本發明第2實施形態之微細圖形形成方法的各步驟順序之流程圖。
圖9A係用以說明本發明第2實施形態之微細圖形形成方法的圖式，係概要地顯示各步驟中的微細圖形結構之剖面圖(其1)。
圖9B係用以說明本發明第2實施形態之微細圖形形成方法的圖式，係概要地顯示各步驟中的微細圖形結構之剖面圖(其2)。
圖9C係用以說明本發明第2實施形態之微細圖形形成方法的圖式，係概要地顯示各步驟中的微細圖形結構之剖面圖(其3)。
圖10係用以說明將本發明第1實施形態之微細圖形形成方法與習知的方法相比較之圖式。
S11．．．於基板上形成薄膜及反射防止膜
S12．．．於薄膜上形成第1光阻膜
S13．．．形成以第1間距排列配置且由第1光阻膜所構成的圖形
S14．．．對第1光阻膜所構成的圖形進行修邊處理
S15．．．在經修邊處理後之第1光阻膜所構成的圖形上沉積蝕刻氣體之反應生成物所構成的保護膜而加工成第1圖形
S16．．．於保護膜上形成第2光阻膜
S17．．．形成以和第1間距大致相等的第2間距排列配置，且與第1間距的約略一半錯開而與第1圖形交互地排列配置之第2光阻膜所構成的圖形
S18．．．針對第2光阻膜所構成的圖形進行修邊處理而加工成第2圖形
S19．．．利用加工成第1圖形之第1光阻膜及加工成第2圖形之第2光阻膜來對薄膜進行蝕刻處理

Claims (10)

  1. 一種微細圖形的形成方法，係具有第1形狀加工步驟、第2形狀加工步驟與蝕刻步驟，而對形成於基板上之薄膜進行微細加工，其特徵在於：該第1形狀加工步驟具有：第1圖形形成步驟，係於該薄膜上形成以第1間距排列配置而由第1光阻膜所構成的圖形；第1修邊步驟，係針對該第1光阻膜所構成的圖形進行修邊處理；以及保護膜沉積步驟，係在經修邊處理後之該第1光阻膜所構成的圖形上沉積蝕刻氣體之反應生成物所構成的保護膜而加工成第1圖形；該第2形狀加工步驟具有：第2圖形形成步驟，係於該保護膜上，以和該第1間距大致相等的第2間距排列配置，且約略錯開該第1間距的一半而與該第1圖形交互地排列配置來形成由第2光阻膜所構成的圖形；以及第2修邊步驟，係針對該第2光阻膜所構成的圖形進行修邊處理而加工成第2圖形；該蝕刻步驟中，係利用加工成該第1圖形之該第1光阻膜及加工成該第2圖形之該第2光阻膜來對該薄膜進行蝕刻處理；其中由蝕刻氣體之反應生成物所構成之保護膜係對氧自由基及臭氧氣體具有耐性者，沉積時間 係以時間為函數而能藉由一次函數來容易地加以控制。
  2. 如申請專利範圍第1項之微細圖形的形成方法，其中該第1圖形形成步驟中，係於利用硬遮罩膜所覆蓋之該薄膜上形成有由第1光阻膜所構成的圖形；該蝕刻步驟中，係利用加工成該第1圖形之該第1光阻膜及加工成該第2圖形之該第2光阻膜來對該硬遮罩膜進行蝕刻處理後，再利用加工成由該第1圖形及該第2圖形所構成的第3圖形之該硬遮罩膜來對該薄膜進行蝕刻處理。
  3. 如申請專利範圍第2項之微細圖形的形成方法，其中該保護膜沉積步驟中，係於蝕刻裝置內供給蝕刻氣體來沉積保護膜。
  4. 如申請專利範圍第3項之微細圖形的形成方法，其中該第1修邊步驟中，係於該蝕刻裝置內進行修邊處理；該保護膜沉積步驟中，係於該蝕刻裝置內接著沉積保護膜。
  5. 如申請專利範圍第4項之微細圖形的形成方法，其中該第1圖形形成步驟中，係透過反射防止膜而形成由第1光阻膜所構成的圖形。
  6. 如申請專利範圍第5項之微細圖形的形成方法，其係藉由控制該第1修邊步驟的修邊處理時間與該保護膜沉積步驟的保護膜沉積時間，來加工成具有 特定線寬之該第1圖形；並控制該第2修邊步驟的修邊處理時間，以使該第2圖形的線寬與該特定的線寬相等。
  7. 如申請專利範圍第1至6項任一項之微細圖形的形成方法，其中該薄膜為SiN、SiO2 、非晶矽、多晶矽中至少其中一者。
  8. 如申請專利範圍第5項之微細圖形的形成方法，其中該反射防止膜為非晶碳、多酚、光阻中至少其中一者。
  9. 如申請專利範圍第1至6項任一項之微細圖形的形成方法，其中該蝕刻氣體係包含有氟碳化合物。
  10. 如申請專利範圍第1至6項任一項之微細圖形的形成方法，其中該蝕刻氣體係包含有含鹵素氣體。
TW099100130A 2009-01-07 2010-01-06 The formation of fine graphics TWI479565B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009001745A JP2010161162A (ja) 2009-01-07 2009-01-07 微細パターンの形成方法

Publications (2)

Publication Number Publication Date
TW201123299A TW201123299A (en) 2011-07-01
TWI479565B true TWI479565B (zh) 2015-04-01

Family

ID=42311039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099100130A TWI479565B (zh) 2009-01-07 2010-01-06 The formation of fine graphics

Country Status (4)

Country Link
US (1) US8273258B2 (zh)
JP (1) JP2010161162A (zh)
KR (1) KR101080861B1 (zh)
TW (1) TWI479565B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110093495A (ko) * 2010-02-12 2011-08-18 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
US8382997B2 (en) 2010-08-16 2013-02-26 Tokyo Electron Limited Method for high aspect ratio patterning in a spin-on layer
EP2423796B1 (en) 2010-08-24 2019-10-02 LG Electronics Inc. Mobile terminal and displaying method thereof
US8764999B2 (en) 2010-11-23 2014-07-01 Tokyo Electron Limited Sidewall image transfer pitch doubling and inline critical dimension slimming
JP5682290B2 (ja) 2010-12-20 2015-03-11 東京エレクトロン株式会社 炭素含有薄膜のスリミング方法及び酸化装置
US8298953B2 (en) * 2010-12-20 2012-10-30 Infineon Technologies Ag Method for defining a separating structure within a semiconductor device
US8334083B2 (en) 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
JP2013058688A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置の製造方法
WO2013085290A1 (ko) * 2011-12-07 2013-06-13 주식회사 테스 반도체소자 제조방법
KR101305904B1 (ko) * 2011-12-07 2013-09-09 주식회사 테스 반도체소자 제조방법
EP2833204B1 (fr) * 2013-08-02 2017-06-14 Rolex Sa Procede de traitement d'une couche de resine photosensible et procede de fabrication d'un composant metallique
US9099400B2 (en) 2013-09-30 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device manufacturing methods
US9343308B2 (en) * 2013-10-28 2016-05-17 Asm Ip Holding B.V. Method for trimming carbon-containing film at reduced trimming rate
KR102107227B1 (ko) * 2013-12-02 2020-05-07 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
CN103779232B (zh) 2014-01-28 2016-08-17 北京京东方光电科技有限公司 一种薄膜晶体管的制作方法
KR102265271B1 (ko) 2015-01-14 2021-06-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US9673055B2 (en) 2015-02-04 2017-06-06 Globalfoundries Inc. Method for quadruple frequency FinFETs with single-fin removal
KR101657076B1 (ko) * 2015-06-25 2016-09-20 주식회사 네패스 미세 패턴의 형성 방법
US10319613B2 (en) * 2016-12-13 2019-06-11 Tokyo Electron Limited Method of selectively etching first region made of silicon nitride against second region made of silicon oxide
US10359699B2 (en) * 2017-08-24 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US11329089B1 (en) 2019-06-07 2022-05-10 Gigajot Technology, Inc. Image sensor with multi-patterned isolation well
JPWO2020100339A1 (ja) * 2019-06-26 2021-02-15 株式会社日立ハイテク プラズマ処理方法
CN113035694B (zh) * 2019-12-25 2024-09-10 中微半导体设备(上海)股份有限公司 刻蚀方法
CN116639883B (zh) * 2023-05-30 2024-05-24 郑州恒昊光学科技有限公司 一种雾凇状冰花效果手机玻璃后壳的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030148224A1 (en) * 1999-06-25 2003-08-07 Lam Research Corporation Methods for controlling and reducing profile variation in photoresist trimming
US20080153287A1 (en) * 2006-12-20 2008-06-26 Eun-Soo Jeong Method for patterning a semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919004B2 (ja) * 1990-07-12 1999-07-12 沖電気工業株式会社 パターン形成方法
KR100206597B1 (ko) 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
JPH09270419A (ja) * 1996-04-01 1997-10-14 Sony Corp プラズマエッチング方法
JPH1063001A (ja) * 1996-08-14 1998-03-06 Sony Corp レジスト・パターン形成方法
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP2006276869A (ja) * 2006-04-14 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
US7491343B2 (en) * 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
KR101073858B1 (ko) * 2007-06-08 2011-10-14 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP4560066B2 (ja) * 2007-06-11 2010-10-13 株式会社東芝 パターン形成方法
US8039399B2 (en) * 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030148224A1 (en) * 1999-06-25 2003-08-07 Lam Research Corporation Methods for controlling and reducing profile variation in photoresist trimming
US20080153287A1 (en) * 2006-12-20 2008-06-26 Eun-Soo Jeong Method for patterning a semiconductor device

Also Published As

Publication number Publication date
TW201123299A (en) 2011-07-01
KR101080861B1 (ko) 2011-11-07
US8273258B2 (en) 2012-09-25
JP2010161162A (ja) 2010-07-22
US20100170871A1 (en) 2010-07-08
KR20100081916A (ko) 2010-07-15

Similar Documents

Publication Publication Date Title
TWI479565B (zh) The formation of fine graphics
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
JP6280030B2 (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
US6924191B2 (en) Method for fabricating a gate structure of a field effect transistor
TWI620246B (zh) 於抗反射塗佈層蝕刻期間使用氫以改良粗糙度及提升選擇性的方法
JP4638550B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US8815495B2 (en) Pattern forming method and manufacturing method of semiconductor device
KR101048009B1 (ko) 기판 처리 방법
US7888267B2 (en) Method for etching silicon-containing ARC layer with reduced CD bias
JP5577530B2 (ja) 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法
JP5638413B2 (ja) マスクパターンの形成方法
US7858270B2 (en) Method for etching using a multi-layer mask
US7998872B2 (en) Method for etching a silicon-containing ARC layer to reduce roughness and CD
WO2012048108A2 (en) Radiation patternable cvd film
US20100216310A1 (en) Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
WO2003085172A2 (en) Method of etching a magnetic material and for fabricating a mram device
US20090246713A1 (en) Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias
US20070161255A1 (en) Method for etching with hardmask
KR20190127585A (ko) 라인 폭 거칠기 및 라인 에지 거칠기를 최소화하도록 설계된 임계 치수 트리밍 방법
US9280051B2 (en) Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer
US20050009342A1 (en) Method for etching an organic anti-reflective coating (OARC)
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
Nishimura et al. Precise CD control techniques for double patterning and sidewall transfer
JP5236716B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2004228376A (ja) 集積回路を製造するパターン化方法