KR20080085280A - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR20080085280A
KR20080085280A KR1020070026517A KR20070026517A KR20080085280A KR 20080085280 A KR20080085280 A KR 20080085280A KR 1020070026517 A KR1020070026517 A KR 1020070026517A KR 20070026517 A KR20070026517 A KR 20070026517A KR 20080085280 A KR20080085280 A KR 20080085280A
Authority
KR
South Korea
Prior art keywords
hard mask
semiconductor device
pattern formation
formation method
etching
Prior art date
Application number
KR1020070026517A
Other languages
English (en)
Inventor
선준협
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070026517A priority Critical patent/KR20080085280A/ko
Publication of KR20080085280A publication Critical patent/KR20080085280A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 본 발명에 의한 방법은 피식각층 상에 코팅 방식의 탄소를 함유하는 제1 하드마스크를 형성하는 단계; 상기 제1 하드마스크 상에 코팅 방식의 실리콘을 함유하는 제2 하드마스크를 형성하는 단계; 상기 제2 하드마스크를 산화시키는 단계; 산화된 상기 제2 하드마스크 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 상기 제2 하드마스크를 식각하는 단계; 적어도 식각된 상기 제2 하드마스크를 식각 베리어로 상기 제1 하드마스크를 식각하는 단계; 및 적어도 식각된 상기 제1 하드마스크를 식각 베리어로 상기 피식각층을 식각하는 단계를 포함하고, 그에 따라 피식각층과 포토레지스트 사이에 코팅 방식을 통하여 탄소를 함유하는 하드마스크 및 실리콘을 함유하는 하드마스크를 개재시키되, 특히, 하드마스크들 간의 식각 선택비를 증가시킴으로써, 식각 마진 확보 및 공정 비용 감소가 가능하다.
하드마스크, 다기능 하드마스크, O2 플라즈마 처리, 코팅

Description

반도체 소자의 패턴 형성 방법{METHOD FOR FORMING PATTERN IN SEMICONDUCTOR DEVICE}
도1a 내지 도1c는 종래 기술에 따른 반도체 소자의 패턴 형성 방법을 도시한 공정 단면도.
도2a 내지 도2e는 본 발명의 일실시예에 따른 반도체 소자의 패턴 형성 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 기판 21 : 피식각층
22 : 제1 하드마스크 23 : 제2 하드마스크
24 : 반사 방지막 25 : 포토레지스트 패턴
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 패 턴 형성 방법에 관한 것이다.
반도체 소자의 고집적화와 이에 따른 디자인룰(design rule)의 감소는 포토 리소그라피(photo lithography) 공정에서의 해상도 증가를 지속적으로 요구하고 있다. 이에 대응하여, ArF 광원에 반응하는 포토레지스트(이하, ArF 포토레지스트)를 이용하여 70nm급 이하의 소자를 제조하는 데까지 해상도가 확장되었다. 그러나, ArF 포토레지스트를 이용한 패턴 형성 기술은 다음과 같은 한계에 부딪히고 있다. 즉, 패터닝을 위한 포토레지스트의 두께가 계속적으로 얇아지면서 포토레지스트가 후속 식각 공정을 위한 마스크로서의 기능을 담당하지 못하고 있다.
이러한 문제를 해결하기 위하여, 피식각층과 포토레지스트의 사이에 비정질 탄소막(amourphous carbon) 및 얇은 두께(예를 들어, 400Å 이하)의 SiON막이 적층된 하드마스크를 형성한 후, 포토레지스트를 이용하여서는 SiON막만을 식각하고 식각된 SiON막을 식각 베리어로 비정질 탄소막을 식각하고 있다. 이때, SiON막과 비정질 탄소막 간의 식각 선택비가 우수하기 때문에 충분한 식각 마진 확보가 가능하다. 그러나, 이러한 방법에서 비정질 탄소막 및 SiON막은 CVD(Chemical Vapor Deposition) 방식에 의해 증착되기 때문에 공정 비용이 증가하는 문제점이 있다.
한편, 최근에는 피식각층과 포토레지스트 사이에 탄소를 함유하는 제1 하드마스크 및 실리콘을 함유하는 제2 하드마스크를 순차적으로 형성하되, 코팅(coating) 방식으로 형성함으로써 공정 비용을 감소시킬 수 있는 기술이 연구되고 있다. 이하, 도1a 내지 도1c를 참조하여 간략히 설명하기로 한다.
도1a 내지 도1c는 종래 기술에 따른 반도체 소자의 패턴 형성 방법을 도시한 공정 단면도이다.
도1a에 도시된 바와 같이, 기판(10) 상에 피식각층(11)을 형성한다.
이어서, 피식각층(11) 상에 탄소를 함유하는 폴리머층과 실리콘을 함유하는 폴리머층을 순차적으로 코팅한 후 베이크(bake)를 통해 경화시킴으로써, 탄소를 함유하는 제1 하드마스크(12) 및 실리콘을 함유하는 제2 하드마스크(13)를 형성한다. 이와 같이, 증착 방식이 아닌 코팅 방식으로 제1 하드마스크(12) 및 제2 하드마스크(13)를 형성하면 공정 비용을 감소시킬 수 있다.
이어서, 제2 하드마스크(13) 상부에 반사 방지막(14)을 형성한 후, 반사 방지막(14) 상에 ArF 포토레지스트를 코팅하고 노광 및 현상 공정으로 포토레지스트 패턴(15)을 형성한다.
도1b에 도시된 바와 같이, 포토레지스트 패턴(15)을 식각 마스크로 반사 방지막(14) 및 제2 하드마스크(13)를 식각한다.
도1c에 도시된 바와 같이, 적어도 식각된 제2 하드마스크(13)를 식각 베리어로 제1 하드마스크(12)를 식각한다.
이어서, 본 도면에는 도시되지 않았으나 후속 공정으로, 적어도 식각된 제1 하드마스크(12)를 식각 베리어로 피식각층(11)을 식각함으로써 원하는 피식각층(11) 패턴을 형성할 수 있다.
그러나, 도1a 내지 도1c의 공정에 있어서는, 실리콘을 함유하는 제2 하드마스크(13)와 탄소를 함유하는 제1 하드마스크(12) 간의 식각 선택비를 확보하기 어려운 문제가 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 피식각층과 포토레지스트 사이에 코팅 방식을 통하여 탄소를 함유하는 하드마스크 및 실리콘을 함유하는 하드마스크를 개재시키되, 특히, 하드마스크들 간의 식각 선택비를 증가시킴으로써, 식각 마진 확보 및 공정 비용 감소가 가능한 반도체 소자의 패턴 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 패턴 형성 방법은, 피식각층 상에 코팅 방식의 탄소를 함유하는 제1 하드마스크를 형성하는 단계; 상기 제1 하드마스크 상에 코팅 방식의 실리콘을 함유하는 제2 하드마스크를 형성하는 단계; 상기 제2 하드마스크를 산화시키는 단계; 산화된 상기 제2 하드마스크 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 상기 제2 하드마스크를 식각하는 단계; 적어도 식각된 상기 제2 하드마스크를 식각 베리어로 상기 제1 하드마스크를 식각하는 단계; 및 적어도 식각된 상기 제1 하드마스크를 식각 베리어로 상기 피식각층을 식각하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2a 내지 도2e는 본 발명의 일실시예에 따른 반도체 소자의 패턴 형성 방법을 도시한 공정 단면도이다.
도2a에 도시된 바와 같이, 기판(20) 상에 피식각층(21)을 형성한다. 피식각층(21)은 질화막으로 이루어질 수 있다.
이어서, 피식각층(21) 상에 탄소를 함유하는 폴리머층을 코팅한 후 베이크를 실시하여 탄소를 함유하는 제1 하드마스크(22)를 형성한다. 이와 같이 코팅 방식으로 제1 하드마스크(22)를 형성하면 증착 방식에 비하여 공정 비용의 감소가 가능하다. 제1 하드마스크(22)의 두께는 1000~10000Å 정도가 됨이 바람직하다.
이어서, 제1 하드마스크(22) 상에 실리콘을 함유하는 폴리머층을 코팅한 후 베이크를 실시하여 실리콘을 함유하는 제2 하드마스크(23)를 형성한다. 이때, 제2 하드마스크(23)는 식각 베리어로서의 역할 뿐 아니라 반사 방지막의 역할도 동시에 수행하는 다기능 하드마스크(multifunction hardmask)로서, 예를 들어 BARC(bottom anti coating layer)막에 실리콘을 함유시켜 형성할 수 있다. 이와 같이, 제1 하드마스크(22) 상에 코팅 방식으로 제2 하드마스크(23)를 형성하면 증착 방식에 비하여 공정 비용의 감소가 가능할 뿐만 아니라, 별도의 반사막 코팅 과정을 생략할 수 있어 공정 과정의 단순화도 가능하다. 제2 하드마스크(23)의 두께는 제1 하드마스크(22)의 두께의 약 1/5 이하로 얇은 것이 바람직하다. 또한, 제2 하드마스크(23)의 실리콘 함유량은 후속 실리콘 산화막 형성을 통하여 제1 하드마스크(22)에 대한 식각 선택비를 확보할 수 있도록 20~50% 정도가 됨이 바람직하다.
여기서, 상기 탄소를 함유하는 폴리머층의 코팅 및 상기 실리콘을 함유하는 폴리머층의 코팅 후 각각 EBR(Edge Bead Removal) 처리를 더 수행할 수도 있다.
도2b에 도시된 바와 같이, 제2 하드마스크(23)를 O2 플라즈마 처리하여 제2 하드마스크(23)에 함유된 실리콘이 산소와 반응하게 함으로써 제2 하드마스크(23)의 일부 또는 전부를 산화시킨다. 이때, 산화된 제2 하드마스크(23)를 이하, 실리콘 산화막(SiO2, 23a)이라 한다. 실리콘 산화막(23a)을 베리어로 후속 제1 하드마스크(22)의 식각시 제1 하드마스크(22)에 대한 식각 선택비 확보가 가능하다. 여기서, O2 플라즈마 처리는, 하부막의 데미지(damage)를 최소화하기 위하여 바이어스 파워(bias power) 인가 없이 소스 파워(source power)만을 인가하고, 열에 취약한 제1 하드마스크(22)의 특성상 척(chuck)의 온도를 50℃ 이하로 유지하고, 수십~수천sccm 유량의 O2 가스를 플로우하는 조건으로 수행된다. 또한, O2 플라즈마 처리시, ICP(Inductively Coupled Plasma) 플라즈마 소스 또는 ECR(Electron Cyclotron Resonance) 플라즈마 소스를 이용하거나, PR(Photo Resist) 스트리퍼(stripper)를 사용하여 다운 스트림(down stream) 방식의 플라즈마 소스를 이용할 수 있다.
도2c에 도시된 바와 같이, 실리콘 산화막(23a) 상에 코팅 방식으로 반사 방지막(24)을 형성한 후, 반사 방지막(24) 상에 ArF 포토레지스트를 코팅하고 노광 및 현상 공정으로 포토레지스트 패턴(25)을 형성한다.
도2d에 도시된 바와 같이, 포토레지스트 패턴(25)을 식각 마스크로 반사 방지막(24) 및 실리콘 산화막(23a)를 식각한다. 여기서, 반사 방지막(24) 및 실리콘 산화막(23a)의 식각은 CF4 베이스(base)의 플라즈마 식각으로 수행되며, FICD(Final Inspection Critical Dimension)의 조절을 위해 O2 가스를 더 첨가할 수도 있다.
도2e에 도시된 바와 같이, 적어도 식각된 실리콘 산화막(23a)을 식각 베리어로 제1 하드마스크(22)를 식각한다. 여기서, 제1 하드마스크(22)의 식각은 H2/N2 가스를 이용하여 수행된다. 따라서 실리콘 산화막(23a)에 대한 식각 선택비 확보가 가능함과 동시에 O2/N2 가스를 이용한 식각시 발생되는 스트라이에이션(striation) 및 패턴 씨닝(pattern thining) 등의 패턴 불량을 방지할 수 있다.
이어서, 본 도면에는 도시되지 않았으나 후속 공정으로, 적어도 식각된 제1 하드마스크(22)를 식각 베리어로 피식각층(21)을 식각함으로써 원하는 피식각층(21) 패턴을 형성할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 반도체 소자의 패턴 형성 방법은, 피식각층과 포토레지스트 사이에 코팅 방식을 통하여 탄소를 함유하는 하드마스크 및 실리콘을 함유하는 하드마스크를 개재시키되, 특히, 하드마스크들 간의 식각 선택비를 증가시킴 으로써, 식각 마진 확보 및 공정 비용 감소가 가능하다.

Claims (18)

  1. 피식각층 상에 코팅 방식의 탄소를 함유하는 제1 하드마스크를 형성하는 단계;
    상기 제1 하드마스크 상에 코팅 방식의 실리콘을 함유하는 제2 하드마스크를 형성하는 단계;
    상기 제2 하드마스크를 산화시키는 단계;
    산화된 상기 제2 하드마스크 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 상기 제2 하드마스크를 식각하는 단계;
    적어도 식각된 상기 제2 하드마스크를 식각 베리어로 상기 제1 하드마스크를 식각하는 단계; 및
    적어도 식각된 상기 제1 하드마스크를 식각 베리어로 상기 피식각층을 식각하는 단계
    를 포함하는 반도체 소자의 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 제1 하드마스크 형성 단계는,
    상기 피식각층 상에 탄소를 함유하는 폴리머층을 코팅하는 단계; 및
    베이크를 실시하는 단계를 포함하는
    반도체 소자의 패턴 형성 방법.
  3. 제2항에 있어서,
    상기 폴리머층 코팅 단계 후에,
    EBR 처리를 수행하는 단계를 더 포함하는
    반도체 소자의 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 제1 하드마스크의 두께는 1000~10000Å 정도인
    반도체 소자의 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 제2 하드마스크는 반사 방지막의 기능을 갖는 다기능 하드마스크인
    반도체 소자의 패턴 형성 방법.
  6. 제1항 또는 제5항에 있어서,
    상기 제2 하드마스크 형성 단계는,
    상기 제1 하드마스크 상에 실리콘을 함유하는 폴리머층을 코팅하는 단계; 및
    베이크를 실시하는 단계를 포함하는
    반도체 소자의 패턴 형성 방법.
  7. 제6항에 있어서,
    상기 폴리머층 코팅 단계 후에,
    EBR 처리를 수행하는 단계를 더 포함하는
    반도체 소자의 패턴 형성 방법.
  8. 제1항 또는 제4항에 있어서,
    상기 제2 하드마스크의 두께는 상기 제1 하드마스크 두께의 약 1/5 이하인
    반도체 소자의 패턴 형성 방법.
  9. 제1항에 있어서,
    상기 제2 하드마스크의 실리콘 함유량은 20~50% 정도인
    반도체 소자의 패턴 형성 방법.
  10. 제1항 또는 제9항에 있어서,
    상기 제2 하드마스크를 산화시키는 단계는,
    상기 제2 하드마스크를 O2 플라즈마 처리하여 수행되는
    반도체 소자의 패턴 형성 방법.
  11. 제10항에 있어서,
    상기 02 플라즈마 처리는,
    바이어스 파워 없이 소스 파워만을 인가하는 제1 조건, 척의 온도가 50℃ 이하로 유지되는 제2 조건 또는 플로우되는 O2 가스의 유량이 수십~수천sccm인 제3 조건 중 선택된 하나 이상의 조건으로 수행되는
    반도체 소자의 패턴 형성 방법.
  12. 제10항에 있어서,
    상기 O2 플라즈마 처리는 ICP 플라즈마 소스 또는 ECR 플라즈마 소스를 이용하여 수행되는
    반도체 소자의 패턴 형성 방법.
  13. 제10항에 있어서,
    상기 O2 플라즈마 처리는 PR 스트리퍼를 사용하여 다운 스트림 방식의 플라즈마 소스를 이용하여 수행되는
    반도체 소자의 패턴 형성 방법.
  14. 제1항에 있어서,
    상기 포토레지스트 패턴은 ArF 포토레지스트로 형성되는
    반도체 소자의 패턴 형성 방법.
  15. 제1항에 있어서,
    상기 포토레지스트 패턴의 하부에는 반사 방지막이 개재되는
    반도체 소자의 패턴 형성 방법.
  16. 제1항에 있어서,
    상기 제2 하드마스크 식각 단계는,
    CF4 베이스의 플라즈마 식각으로 수행되는
    반도체 소자의 패턴 형성 방법.
  17. 제16항에 있어서,
    상기 제2 하드마스크 식각 단계는,
    O2 가스를 더 포함하여 수행되는
    반도체 소자의 패턴 형성 방법.
  18. 제1항에 있어서,
    상기 제1 하드마스크 식각 단계는,
    H2/N2 가스를 이용하여 수행되는
    반도체 소자의 패턴 형성 방법.
KR1020070026517A 2007-03-19 2007-03-19 반도체 소자의 패턴 형성 방법 KR20080085280A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070026517A KR20080085280A (ko) 2007-03-19 2007-03-19 반도체 소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070026517A KR20080085280A (ko) 2007-03-19 2007-03-19 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20080085280A true KR20080085280A (ko) 2008-09-24

Family

ID=40025033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026517A KR20080085280A (ko) 2007-03-19 2007-03-19 반도체 소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20080085280A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237266A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 半导体制造工艺中减少柱状缺陷的方法
WO2020014179A1 (en) * 2018-07-09 2020-01-16 Applied Materials, Inc. Patterning scheme to improve euv resist and hard mask selectivity

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237266A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 半导体制造工艺中减少柱状缺陷的方法
WO2020014179A1 (en) * 2018-07-09 2020-01-16 Applied Materials, Inc. Patterning scheme to improve euv resist and hard mask selectivity
KR20210018548A (ko) * 2018-07-09 2021-02-17 어플라이드 머티어리얼스, 인코포레이티드 Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식
CN112424693A (zh) * 2018-07-09 2021-02-26 应用材料公司 提高euv光刻胶及硬掩模选择性的图案化方案
US11437238B2 (en) 2018-07-09 2022-09-06 Applied Materials, Inc. Patterning scheme to improve EUV resist and hard mask selectivity
TWI821329B (zh) * 2018-07-09 2023-11-11 美商應用材料股份有限公司 改善euv阻劑及硬遮罩選擇性的圖案化方案

Similar Documents

Publication Publication Date Title
US7354847B2 (en) Method of trimming technology
US11437238B2 (en) Patterning scheme to improve EUV resist and hard mask selectivity
US20060205223A1 (en) Line edge roughness reduction compatible with trimming
US7846843B2 (en) Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern
KR101322112B1 (ko) 마스크 패턴의 형성 방법
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
KR101164690B1 (ko) 유기 ａｒｃ를 구비하는 반도체 장치 및 그것을 위한 방법
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
KR20090027430A (ko) 반도체 소자의 미세패턴 형성방법
JP2009094279A (ja) ホールパターンの形成方法および半導体装置の製造方法
JP2007300125A (ja) 半導体素子の微細パターンの形成方法
US20070161255A1 (en) Method for etching with hardmask
US7371695B2 (en) Use of TEOS oxides in integrated circuit fabrication processes
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
KR100862315B1 (ko) 마스크 리워크 방법
US20100151685A1 (en) Methods of removing multi-layered structure and of manufacturing semiconductor device
CN110858541B (zh) 半导体结构及其形成方法
TWI525659B (zh) 一種接觸孔形成方法
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
KR100744089B1 (ko) 반도체 소자 제조 방법
KR20080079494A (ko) 비정질 탄소막 형성방법 및 비정질 탄소막을 이용한반도체소자의 패턴 형성방법
KR20090044878A (ko) 반도체 소자의 미세패턴 형성방법
KR20080085286A (ko) 반도체 소자의 패턴 형성 방법
KR20100076305A (ko) 반도체 소자의 패턴 형성 방법
KR20080051642A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination