CN110858541B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN110858541B CN110858541B CN201810973529.XA CN201810973529A CN110858541B CN 110858541 B CN110858541 B CN 110858541B CN 201810973529 A CN201810973529 A CN 201810973529A CN 110858541 B CN110858541 B CN 110858541B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- organic
- organic mask
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 181
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 488
- 239000011241 protective layer Substances 0.000 claims abstract description 88
- 238000005530 etching Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 125
- 239000007789 gas Substances 0.000 claims description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 64
- 229910052710 silicon Inorganic materials 0.000 claims description 64
- 239000010703 silicon Substances 0.000 claims description 64
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 37
- 239000001301 oxygen Substances 0.000 claims description 37
- 229910052760 oxygen Inorganic materials 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000009832 plasma treatment Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 238000004381 surface treatment Methods 0.000 claims description 15
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000011282 treatment Methods 0.000 claims description 8
- 229910003910 SiCl4 Inorganic materials 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 claims 2
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 claims 2
- 238000002203 pretreatment Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 26
- 230000009286 beneficial effect Effects 0.000 abstract description 19
- 230000002829 reductive effect Effects 0.000 description 42
- 239000006117 anti-reflective coating Substances 0.000 description 19
- 238000012546 transfer Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000011368 organic material Substances 0.000 description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底上形成有待刻蚀层；在所述待刻蚀层上形成图形化的有机掩膜层；在所述有机掩膜层的表面形成无机保护层，所述无机保护层和所述有机掩膜层用于构成掩膜结构层；以所述掩膜结构层为掩膜，刻蚀所述待刻蚀层。本发明通过所述无机保护层，提高了所述掩膜结构层的耐刻蚀性，后续以所述掩膜结构层为掩膜刻蚀所述待刻蚀层时，能够减缓刻蚀所述待刻蚀层的工艺对所述有机掩膜层的损耗，防止所述有机掩膜层过早地被完全消耗，使所述有机掩膜层能够在刻蚀所述待刻蚀层的过程中起到应有的掩膜作用，从而有利于提高图形化工艺的工艺稳定性和工艺效果。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体集成电路制造工艺中，会采用一系列的工序，例如淀积、光刻、刻蚀和平坦化工艺等，从而形成半导体结构。其中，光刻和刻蚀是半导体制造过程中主要的图形化手段。
光刻工艺通常是在一个基底上形成光敏材料层(例如：光刻胶层)，然后将掩膜板(mask)上的图形通过曝光转移至光敏材料层上，从而在所述光敏材料层内形成图形，以形成图形化的掩膜层，定义出待刻蚀区域；而刻蚀工艺通常是以所述掩膜层为掩膜，对待刻蚀层中的待刻蚀区域进行刻蚀，从而将所述掩膜层内的图形转移至待刻蚀层中，进而在所述待刻蚀层内形成所需的结构。
随着超大集成电路的不断发展，半导体器件的关键尺寸(critical dimension，CD)不断减小，光刻工艺对器件性能的影响越来越明显。因此，在关键尺寸越来越小的情况下，如何提高图形转移的精准度和稳定性成为业界的研究热点。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高图形化工艺的工艺稳定性和工艺效果。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有待刻蚀层；在所述待刻蚀层上形成图形化的有机掩膜层；在所述有机掩膜层的表面形成无机保护层，所述无机保护层和所述有机掩膜层用于构成掩膜结构层；以所述掩膜结构层为掩膜，刻蚀所述待刻蚀层。
可选的，所述有机掩膜层的材料为光刻胶、Si-ARC材料、DARC材料、BARC材料、DUO材料或ODL材料。
可选的，所述无机保护层为含硅层。
可选的，所述无机保护层为硅氧化物层。
可选的，所述无机保护层的材料为SiO。
可选的，在所述有机掩膜层表面形成无机保护层的步骤包括：采用硅源气体和氧源气体，对所述有机掩膜层表面进行等离子体处理。
可选的，所述硅源气体为SiCl4，所述氧源气体包括SO2、CO、CO2、O2和COS中的一种或多种。
可选的，采用硅源气体和氧源气体，对所述有机掩膜层表面进行等离子体处理的步骤包括：对所述有机掩膜层进行多次表面处理；所述表面处理的步骤包括：采用所述硅源气体进行预处理；在所述预处理后，采用所述氧源气体进行固化处理。
可选的，在所述表面处理的步骤中，所述硅源气体的气体流量为20标准毫升/分钟至200标准毫升/分钟，所述氧源气体的气体流量为20标准毫升/分钟至200标准毫升/分钟，所述预处理的工艺时间为1秒至10秒，所述固化处理的工艺时间为1秒至10秒。
可选的，对所述有机掩膜层表面进行等离子体处理的步骤中，所述表面处理的次数为1次至20次。
可选的，在所述有机掩膜层表面形成无机保护层的步骤中，所述无机保护层的厚度为5nm至30nm。
可选的，所述待刻蚀层上形成图形化的有机掩膜层的步骤包括：在所述待刻蚀层上形成有机掩膜材料层；采用光刻工艺，图形化所述有机掩膜材料层，图形化后的剩余有机掩膜材料层作为所述有机掩膜层。
可选的，所述有机掩膜层的材料为光刻胶，所述待刻蚀层包括：功能材料层、位于所述功能材料层上的硬掩膜层、位于所述硬掩膜层上的硬掩膜覆盖层、以及位于所述硬掩膜覆盖层上的抗反射涂层。
相应的，本发明实施例还提供一种半导体结构，包括：基底；待刻蚀层，位于所述基底上；图形化的掩膜结构层，位于所述待刻蚀层上，所述掩膜结构层包括有机掩膜层、以及位于所述有机掩膜层表面的无机保护层。
可选的，所述有机掩膜层的材料为光刻胶、Si-ARC材料、DARC材料、BARC材料、DUO材料或ODL材料。
可选的，所述无机保护层为含硅层。
可选的，所述无机保护层为硅氧化物层。
可选的，所述无机保护层的材料为SiO。
可选的，所述无机保护层的厚度为5nm至30nm。
可选的，所述有机掩膜层的材料为光刻胶，所述待刻蚀层包括：功能材料层、位于所述功能材料层上的硬掩膜层、位于所述硬掩膜层上的硬掩膜覆盖层、以及位于所述硬掩膜覆盖层上的抗反射涂层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在所述待刻蚀层上形成图形化的有机掩膜层后，在所述有机掩膜层的表面形成无机保护层，所述无机保护层和所述有机掩膜层用于构成掩膜结构层；通过所述无机保护层，提高了所述掩膜结构层的耐刻蚀性，所述保护层能够对所述有机掩膜层起到保护作用，后续以所述掩膜结构层为掩膜刻蚀所述待刻蚀层时，能够减缓刻蚀所述待刻蚀层的工艺对所述有机掩膜层的损耗，防止所述有机掩膜层过早地被完全消耗，使所述有机掩膜层能够在刻蚀所述待刻蚀层的过程中起到应有的掩膜作用，从而有利于提高图形化工艺的工艺稳定性和工艺效果。
可选方案中，在所述有机掩膜层表面形成无机保护层的步骤包括：采用硅源气体和氧源气体，对所述有机掩膜层表面进行等离子体处理；在所述等离子体处理的过程中，硅能够附着在所述有机掩膜层表面，氧能够使硅固化在所述有机掩膜层表面并与硅实现化学键的结合，从而形成所述无机保护层，而且氧源气体还能消耗部分厚度的有机掩膜层，从而减小所述掩膜结构层的线宽尺寸和所述等离子体处理之前所述有机掩膜层的线宽尺寸的差值；此外，通过消耗部分厚度的有机掩膜层，相应还能减小所述掩膜结构层的线边缘粗糙度(line edge roughness，LER)和线宽粗糙度(line width roughness，LWR)，从而进一步提高图形化工艺的工艺稳定性和工艺效果。
附图说明
图1至图6是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前图形化工艺的工艺稳定性和工艺效果仍有待提高。分析其工艺稳定性和工艺效果有待提高的原因在于：
在图形化工艺中，所采用的掩膜层材料通常为有机材料(例如：光刻胶)，且随着半导体器件的关键尺寸的不断减小，有机掩膜层的厚度也相应减小。
由于所述有机掩膜层的厚度逐渐变小，在图形转移的过程中，所述有机硬掩膜层容易被消耗，因此，为了保证图形化工艺的工艺效果，相应会增加后续刻蚀工艺的刻蚀难度；此外，还容易出现还未完成图形的转移，所述有机掩膜层就已经被完全消耗的情况，从而降低图形化工艺的工艺稳定性和工艺效果，难以在待刻蚀层内形成所需的目标结构。
而且，在形成图形化的有机掩膜层后，还会对所述有机掩膜层的侧壁进行光滑处理(例如：显影后的坚膜处理)，以改善所述有机掩膜层的线边缘粗糙度和线宽粗糙度。但是，在所述光滑处理的过程中，通常会对所述有机掩膜层进行各向同性刻蚀，这容易导致有机掩膜层厚度和尺寸进一步减小，相应会减小后续刻蚀工艺的工艺窗口，从而进一步降低图形化工艺的工艺稳定性和工艺效果。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有待刻蚀层；在所述待刻蚀层上形成图形化的有机掩膜层；在所述有机掩膜层的表面形成无机保护层，所述无机保护层和所述有机掩膜层用于构成掩膜结构层；以所述掩膜结构层为掩膜，刻蚀所述待刻蚀层。
本发明实施例在有机掩膜层的表面形成无机保护层，所述无机保护层和所述有机掩膜层用于构成掩膜结构层；通过所述无机保护层，提高了所述掩膜结构层的耐刻蚀性，所述保护层能够对所述有机掩膜层起到保护作用，后续以所述掩膜结构层为掩膜刻蚀所述待刻蚀层时，能够减缓刻蚀所述待刻蚀层的工艺对所述有机掩膜层的损耗，防止所述有机掩膜层过早地被完全消耗，使所述有机掩膜层能够在刻蚀所述待刻蚀层的过程中起到应有的掩膜作用，从而有利于提高图形化工艺的工艺稳定性和工艺效果。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图6是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底100，所述基底100上形成有待刻蚀层200。
所述基底100为后续工艺提供工艺操作平台。
本实施例中，根据实际工艺情况，所述基底100为衬底。
本实施例中，所述基底100为硅衬底。在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述基底的材料可以是适宜于工艺需要或易于集成的材料。
在另一些实施例中，所述基底内还可以形成有功能结构，例如：所述基底内可以形成有MOS场效应晶体管等半导体器件、电阻结构等，所述基底内还可以形成有金属互连结构。
所述待刻蚀层200包括功能材料层215，后续图形化所述功能材料层215后，以形成目标结构。本实施例中，以所述方法用于形成栅极结构为例，所述功能材料层215为栅极材料层。在其他实施例中，根据实际工艺情况，所述功能材料层还可以为其他类型的材料层，例如金属层间介质层(inter metal dielectric，IMD)。
本实施例中，所形成的栅极结构为多晶硅栅结构(poly gate)，因此，所述功能材料层215(即所述栅极材料层)的材料为多晶硅。在其他实施例中，所述栅极材料层的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳等其他材料。
继续参考图1，并结合参考图2，在所述待刻蚀层200上形成图形化的有机掩膜层310(如图2所示)。
所述图形化的有机掩膜层310用于作为后续刻蚀所述待刻蚀层200的掩膜。
所述有机掩膜层310的材料可以为光刻胶、Si-ARC(基于Si的抗反射涂层)材料、DARC(介电抗反射涂层)材料、BARC(底部抗反射涂层)材料、DUO(深紫外光吸收氧化层)材料或ODL(有机介电层)材料。本实施例中，所述有机掩膜层310的材料为光刻胶。
光刻胶是光刻工艺中常用的掩膜材料，通过曝光显影工艺，即可将掩膜板上的图形转移至光刻胶材料层上，从而为后续图形的转移提供工艺基础，有利于降低工艺复杂度。
相应的，在所述待刻蚀层200上形成图形化的有机掩膜层310的步骤包括：在所述待刻蚀层200上形成有机掩膜材料层300(如图1所示)；采用光刻工艺，图形化所述有机掩膜材料层300，图形化后的剩余有机掩膜材料层300作为所述有机掩膜层310。
需要说明的是，在实际工艺过程中，根据后续所形成目标结构的类型、线宽尺寸和厚度，合理设定所述有机掩膜层310的厚度。
本实施例中，在形成所述有机掩膜层310后，所述有机掩膜层310的延伸方向为第一方向，垂直于所述第一方向和基底100表面法线方向的为第二方向(如图2中XX1方向所示)，所述有机掩膜层310沿所述第二方向具有第一线宽尺寸W1。
还需要说明的是，如图1所示，在所述基底100上形成所述功能材料层215后，形成所述有机掩膜材料层300之前，还包括：在所述功能材料层215上由下至上依次形成硬掩膜(hard mask，HM)层220、硬掩膜覆盖(HM cap)层230和抗反射涂层240。
相应的，本实施例中，所述待刻蚀层200还包括所述硬掩膜层220、硬掩膜覆盖层230和抗反射涂层240。
随着半导体器件的关键尺寸不断减小，对图形转移的精准度和稳定性的要求也越来越高，为了增强图形的转移精度，一般先将所述有机掩膜层310中的图形转移至所述硬掩膜层220中，然后以图形化的硬掩膜层220为掩膜，将所述硬掩膜层220中的图形转移至所述功能材料层215中。图形化的硬掩膜层215和所述有机掩膜层310结合使用，从而在减小所述有机掩膜层310厚度的情况下，满足对图形的转移精度的要求。
也就是说，后续图形化的硬掩膜层220用于作为刻蚀所述功能材料层215的掩膜。
本实施例中，所述硬掩膜层220的材料为氮化硅。氮化硅的硬度和致密度较高，有利于提高后续图形化的硬掩膜层220的刻蚀掩膜效果，而且氮化硅是半导体工艺中常用的介电材料，具有较高的工艺兼容性。在另一些实施例中，所述硬掩膜层的材料还可以为无定形碳等。在其他实施例中，在金属互连结构的制程中，所述硬掩膜层的材料还可以为金属材料，例如：TiN。
后续刻蚀所述硬掩膜覆盖层230后，图形化的硬掩膜覆盖层230用于作为刻蚀所述硬掩膜层220的掩膜，通过以图形化的硬掩膜覆盖层230为刻蚀掩膜，有利于提高刻蚀后剩余硬掩膜层220的侧壁形貌，有利于使形成于所述硬掩膜层220内的图形开口具有垂直侧壁。
本实施例中，所述硬掩膜覆盖层230为旋涂碳(spin on carbon，SOC)层。旋涂碳层通过旋涂工艺所形成，工艺成本较低；而且，通过采用旋涂碳层，有利于提高所述硬掩膜覆盖层230的表面平整度，从而为后续膜层的形成提供良好的界面态，有利于提高后续膜层的表面平整度。在其他实施例中，所述硬掩膜覆盖层的材料还可以为氧化硅。
所述抗反射涂层240用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，所述抗反射涂层240为Si-ARC层，Si-ARC层有利于增加光刻工艺过程中的曝光景深(DOF)，有利于提高曝光均匀性，而且，Si-ARC层中富含硅，因此有利于提高所述抗反射涂层240的硬度，从而有利于进一步提高图形的转移精度。
在其他实施例中，根据待形成目标结构的类型，所述待刻蚀层不仅限于所述功能材料层、硬掩膜层、硬掩膜覆盖层和抗反射涂层。
参考图3，在所述有机掩膜层310的表面形成无机保护层320，所述无机保护层320和所述有机掩膜层310用于构成掩膜结构层330。
所述无机保护层320用于和所述有机掩膜层310共同作为刻蚀所述待刻蚀层200的掩膜，即所述掩膜结构层330用于作为刻蚀所述待刻蚀层200的掩膜。
与有机材料相比，无机材料的硬度和致密度更大，因此通过所述无机保护层320，提高了所述掩膜结构层330的耐刻蚀性，所述无机保护层320能够对所述有机掩膜层310起到保护作用，后续以所述掩膜结构层330为掩膜刻蚀所述待刻蚀层200时，能够减缓刻蚀所述待刻蚀层200的工艺对所述有机掩膜层310的损耗，防止所述有机掩膜层310过早地被完全消耗，使所述有机掩膜层310能够在刻蚀所述待刻蚀层200的过程中起到应有的掩膜作用，从而有利于提高图形化工艺的工艺稳定性和工艺效果。
本实施例中，所述无机保护层320为含硅层。含硅层是半导体工艺常见的无机层(例如：氧化硅、氮化硅等)，因此通过选取含硅材料作为所述无机保护层320的材料，有利于提高工艺兼容性、降低工艺风险。
本实施例中，所述无机保护层320为硅氧化物(SiOx)层，且0.5≤x＜3。
通过采用所述硅氧化物层，不仅能够保障所述无机保护层320的工艺兼容性，而且，使所述无机保护层320的致密度能够满足工艺需求，此外，还有利于减小所述无机保护层320对所述有机掩膜层310造成的应力。
具体地，所述无机保护层320的材料为SiO。硅氧化物层中的氧含量越低，所述无机保护层320的致密度则越低，相应的，所述无机保护层320更易于被去除。因此，通过选取SiO材料，在保证所述无机保护层320足以保护所述有机掩膜层310的情况下，能够降低后续去除所述无机保护层320的难度，有利于减小对后续工艺流程的影响。
所述无机保护层320的厚度T不宜过小，也不宜过大。如果所述无机保护层320的厚度T过小，则相应降低了所述无机保护层320对所述有机掩膜层310的保护效果，在后续刻蚀所述待刻蚀层200的过程中，所述有机掩膜层310过早地被完全消耗的概率较高，容易降低后续图形化工艺的工艺稳定性和工艺效果，从而对目标结构的形成产生不良影响；如果所述无机保护层320的厚度T过大，则容易增加后续去除所述无机保护层320的工艺难度，还容易导致所述掩膜结构层320的线宽尺寸W3过大，且导致所述掩膜结构层320的线宽尺寸W3难以控制。为此，本实施例中，所述无机保护层320的厚度T为5nm至30nm。
需要说明的是，在实际工艺过程中，根据半导体器件的关键尺寸的设定，可以合理设定所述无机保护层320的厚度T，半导体器件的关键尺寸越小，所述无机保护层320的厚度T相应越小。
本实施例中，在所述有机掩膜层310表面形成所述无机保护层320的步骤包括：采用硅源气体和氧源气体，对所述有机掩膜层表面310进行等离子体处理(plasmatreatment)305。
所述等离子体处理305通过刻蚀设备进行，因此在所述等离子体处理305后，可直接在同一刻蚀设备中进行后续刻蚀工艺，有利于简化工艺步骤、降低工艺成本，而且，还能防止所述无机保护层320和所述待刻蚀层200与空气相接触，有利于降低工艺风险。
此外，当有机材料层进入沉积(deposition)设备时，容易引起污染(contamination)问题，且沉积设备还容易对有机材料层造成严重的破坏。因此，与采用沉积工艺形成所述无机保护层的方案相比，通过采用等离子体处理305的方式，能够避免污染的问题，且有利于防止形成所述无机保护层320的工艺对所述有机掩膜层310的质量产生不良影响。
在所述等离子体处理305的过程中，在激励源的激励下电离所述硅源气体和氧源气体，将硅源气体和氧源气体等离子体化以产生等离子体，游离态的硅能够附着在所述有机掩膜层310表面，氧对硅进行氧化，从而与硅实现化学键的结合并使硅固化在所述有机掩膜层310表面，从而形成所述无机保护层320；而且氧源气体还能消耗部分厚度的有机掩膜层310，从而减小所述掩膜结构层320的线宽尺寸W3和所述等离子体处理305之前所述有机掩膜层310的线宽尺寸的差值；此外，通过消耗部分厚度的有机掩膜层310，相应还能减小所述掩膜结构层330的线边缘粗糙度和线宽粗糙度，从而进一步提高图形化工艺的工艺稳定性和工艺效果。
其中，所述等离子体处理305之前所述有机掩膜层310的线宽尺寸即为所述第一线宽尺寸W1(如图2所示)；由于氧源气体会消耗部分厚度的有机掩膜层310，因此在所述等离子体处理305之后，所述有机掩膜层310沿所述第二方向(如图2中XX1方向所示)的线宽尺寸减小为第二线宽尺寸W2，所述掩膜结构层320的线宽尺寸W3即为所述第二线宽尺寸W2、以及位于所述有机掩膜层310侧壁上的无机保护层320沿垂直于所述有机掩膜层310侧壁方向的厚度T之和。
具体地，采用硅源气体和氧源气体，对所述有机掩膜层310表面进行等离子体处理305的步骤包括：对所述有机掩膜层310进行多次表面处理；其中，所述表面处理的步骤包括：采用所述硅源气体进行预处理；在所述预处理后，采用所述氧源气体进行固化处理。
在所述等离子体处理305的过程中，向所述等离子体处理305的腔室内交替通入硅源气体和氧源气体，在第一次表面处理后，能够在所述有机掩膜层310表面形成第一含硅层，……，在第N次表面处理后，在所述第N-1含硅层表面形成第N含硅层；因此，通过进行多次表面处理，在所述有机掩膜层310表面形成多层含硅层，所述多层含硅层用于构成所述无机保护层320。
其中，通过向所述等离子体处理305的腔室内交替通入硅源气体和氧源气体的方式，使得每一次表面处理中的硅实现固化后，再进行下一次的表面处理，从而有利于防止在腔室侧壁上甚至在设备的通气管路出气孔处形成所述无机保护层320。
本实施例中，所述硅源气体为SiCl4。SiCl4是半导体工艺常用的硅源气体，且SiCl4的稳定性较高，有利于提高制造安全性。
根据所形成无机保护层320的材料，所述氧源气体包括SO2、CO、CO2、O2和COS(羰基硫)中的一种或多种。
本实施例中，所述无机保护层320的材料为CO，因此所述氧源气体为CO。CO的氧含量较低，因此能够减缓对所述有机掩膜层310的损耗，使剩余有机掩膜层310能够为所述无机保护层320的形成提供良好的界面态，使剩余有机掩膜层310足以为所述无机保护层320提供支撑，相应提高了所形成无机保护层320的形貌质量；而且，碳的原子序数较小，碳具有易挥发的特性，因此碳容易和SiCl4中的氯相结合形成易挥发的副产物，这不仅易于实现硅和氧的结合，还能降低出现副产物残留问题的概率。
所述硅源气体的气体流量不宜过小，也不宜过大。如果所述硅源气体的气体流量过小，则等离子体的密度较低，不仅容易导致所形成无机保护层320的厚度T难以满足工艺需求，且还容易降低所述无机保护层320的厚度T均一性；如果所述硅源气体的气体流量过大，则容易降低工艺稳定性，且还容易降低等离子体的分布均匀性，相应也会降低所述无机保护层320的厚度T均一性，此外，还容易导致附着的硅过多，部分硅无法实现固化，从而导致所形成的无机保护层320的致密度下降、表面粗糙度增加。为此，本实施例中，所述硅源气体的气体流量为20标准毫升/分钟至200标准毫升/分钟。
所述预处理的工艺时间不宜过短，也不宜过长。如果所述预处理的工艺时间过短，也容易导致所形成无机保护层320的厚度T难以满足工艺需求，且还容易降低所述无机保护层320的厚度T均一性；如果所述预处理的工艺时间过长，容易导致附着的硅过多，部分硅无法实现固化，从而导致所述无机保护层320的致密度下降、表面粗糙度增加。为此，本实施例中，所述预处理的工艺时间为1秒至10秒。
所述氧源气体的气体流量不宜过小，也不宜过大。如果所述氧源气体的气体流量过小，则容易降低氧对硅的固化效果，从而容易导致所形成无机保护层320的厚度T难以满足工艺需求，且还容易降低所述无机保护层320的厚度T均一性和致密度、增加所述无机保护层320的表面粗糙度，此外，还容易降低对线边缘粗糙度和线宽粗糙度的改善效果；如果所述氧源气体的气体流量过大，则容易导致氧对有机掩膜层310的损耗过大，从而容易降低所述等离子体处理305后有机掩膜层310的形貌质量、导致所述有机掩膜层310的厚度和第二线宽尺寸W2过小，且还容易对所述无机保护层320的形成质量产生不良影响。为此，本实施例中，所述氧源气体的气体流量为20标准毫升/分钟至200标准毫升/分钟。
所述固化处理的工艺时间不宜过短，也不宜过长。如果所述固化处理的工艺时间过短，也容易导致所形成无机保护层320的厚度T难以满足工艺需求、降低所述无机保护层320的厚度T均一性，以及降低对线边缘粗糙度和线宽粗糙度的改善效果；如果所述固化处理的工艺时间过长，则容易导致氧对有机掩膜层310的损耗过大。为此，本实施例中，所述固化处理的工艺时间为1秒至10秒。
所述表面处理的次数越多，所形成无机保护层320的厚度T则越大。为此，本实施例中，在所述等离子体处理305的步骤中，根据所述无机保护层320的厚度T需求，所述表面处理的次数为1次至20次。
需要说明的是，在实际工艺过程中，通过合理设定硅源气体的气体流量、氧源气体的气体流量、所述预处理的工艺时间、所述固化处理的工艺时间和所述表面处理的次数，并将所述等离子体处理305的各个参数相互搭配，从而在使所述无机保护层320的厚度T和形貌质量满足工艺需求的同时，减小副作用的产生。
结合参考图4至图6，以所述掩膜结构层330(如图3所示)为掩膜，刻蚀所述待刻蚀层200(如图3所示)。
通过刻蚀所述待刻蚀层200，从而获得目标结构。
本实施例中，所述待刻蚀层200包括功能材料层215(如图4所示)，且所述功能材料层215为栅极材料层，因此后续刻蚀所述功能材料层215后，形成栅极结构210(如图6所示)，即所形成的目标结构为所述栅极结构210。
需要说明的是，为了提高所述栅极结构210的形貌质量和线宽尺寸精准度，一般先将所述有机掩膜层310中的图形转移至所述硬掩膜层220中，然后以图形化的硬掩膜层220为掩膜，将所述硬掩膜层220中图形转移至所述功能材料层215中。
因此，本实施例中，形成所述栅极结构210的步骤包括：如图4所示，以所述掩膜结构层330(如图3所示)为掩膜，依次刻蚀所述抗反射涂层240、硬掩膜覆盖层230和硬掩膜层220；如图5所示，依次刻蚀所述抗反射涂层240、硬掩膜覆盖层230和硬掩膜层220后，去除剩余抗反射涂层240和硬掩膜覆盖层230；如图6所示，去除剩余抗反射涂层240和硬掩膜覆盖层230后，以图形化的硬掩膜层220为掩膜，刻蚀所述功能材料层215(如图5所示)，刻蚀后的剩余功能材料层215用于作为栅极结构210。
所述掩膜结构层330用于作为刻蚀所述抗反射涂层240、硬掩膜覆盖层230和硬掩膜层220的掩膜，且刻蚀所述抗反射涂层240、硬掩膜覆盖层230和硬掩膜层220的工艺通常还会对所述掩膜结构层330造成损耗；但是，由于所述无机保护层320能够提高所述掩膜结构层330的耐刻蚀性，因此在完成对所述旋硬掩膜覆盖层230的刻蚀之前，剩余所述掩膜结构层330仍能起到刻蚀掩膜的作用。
还需要说明的是，所述抗反射涂层240、硬掩膜覆盖层230和硬掩膜层220的总厚度一般较大，因此在刻蚀所述功能材料层215之前，所述掩膜结构层330通常可以完全被消耗，因此无需采用额外的工艺以去除所述有机掩膜层310(如图3所示)和无机保护层320(如图3所示)，所述无机保护层320的形成对工艺流程的影响较小。
在其他实施例中，根据所述待刻蚀层的膜层类型和构成，在完成对所述硬掩膜层220的刻蚀后，若所述掩膜结构层仍有残留，则所述形成方法相应还包括：去除所述掩膜结构层。具体地，所述有机掩膜层的材料为光刻胶，所述无机保护层的材料为SiO，因此，采用湿法刻蚀工艺，去除所述无机保护层，所述湿法刻蚀工艺所采用的溶液包括氢氟酸和硝酸的混合溶液；去除所述无机保护层后，采用灰化或湿法去胶的方式去除所述有机掩膜层。
相应的，本发明实施例还提供一种半导体结构。继续参考图3，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底100；待刻蚀层200，位于所述基底100上；图形化的掩膜结构层330，位于所述待刻蚀层200上，所述掩膜结构层330包括有机掩膜层310、以及位于所述有机掩膜层310表面的无机保护层320。
本实施例中，根据实际工艺情况，所述基底100为衬底。
本实施例中，所述基底100为硅衬底。在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述基底的材料可以是适宜于工艺需要或易于集成的材料。
在另一些实施例中，所述基底内还可以形成有功能结构，例如：所述基底内可以形成有MOS场效应晶体管等半导体器件、电阻结构等，所述基底内还可以形成有金属互连结构。
本实施例中，所述待刻蚀层200包括功能材料层215，后续图形化所述功能材料层215后，以形成目标结构。本实施例中，以所述目标结构为栅极结构为例，所述功能材料层215为栅极材料层。在其他实施例中，根据实际工艺情况，所述功能材料层还可以为其他类型的材料层，例如金属层间介质层。
本实施例中，后续所形成的栅极结构为多晶硅栅结构，因此，所述功能材料层215(即所述栅极材料层)的材料为多晶硅。在其他实施例中，所述栅极材料层的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳等其他材料。
所述图形化的掩膜结构层330用于作为刻蚀所述待刻蚀层200的掩膜。
本实施例中，所述掩膜结构层330包括有机掩膜层310、以及位于所述有机掩膜层310表面的无机保护层320。
所述有机掩膜层310的材料可以为光刻胶、Si-ARC材料、DARC材料、BARC材料、DUO材料或ODL材料。本实施例中，所述有机掩膜层310的材料为光刻胶。
光刻胶是光刻工艺中常用的掩膜材料，通过曝光显影工艺，即可将掩膜板上的图形转移至光刻胶材料层上，从而为后续图形的转移提供工艺基础，有利于降低工艺复杂度。
与有机材料相比，无机材料的硬度和致密度更大，因此通过所述无机保护层320，提高了所述掩膜结构层330的耐刻蚀性，所述保护层320能够对所述有机掩膜层310起到保护作用，以所述掩膜结构层330为掩膜刻蚀所述待刻蚀层200时，能够减缓刻蚀所述待刻蚀层200的工艺对所述有机掩膜层310的损耗，防止所述有机掩膜层310过早地被完全消耗，使所述有机掩膜层310能够在刻蚀所述待刻蚀层200的过程中起到应有的掩膜作用，从而有利于提高图形化工艺的工艺稳定性和工艺效果。
本实施例中，所述无机保护层320为含硅层。含硅层是半导体工艺常见的无机层，因此通过选取含硅材料作为所述无机保护层320的材料，有利于提高工艺兼容性、降低工艺风险。
本实施例中，所述无机保护层320为硅氧化物(SiOx)层，且0.5≤x＜3。
通过采用所述硅氧化物层，不仅能够保障所述无机保护层320的工艺兼容性，而且，使所述无机保护层320的致密度能够满足工艺需求，此外，还有利于减小所述无机保护层320对所述有机掩膜层310造成的应力。
具体地，所述无机保护层320的材料为SiO。硅氧化物层中的氧含量越低，所述无机保护层320的致密度则越低，相应的，所述无机保护层320更易于被去除。因此，通过选取SiO材料，在保证所述无机保护层320足以保护所述有机掩膜层310的情况下，能够降低后续去除所述无机保护层320的难度，有利于减小对工艺流程的影响。
需要说明的是，在实际工艺过程中，根据后续所形成目标结构的类型、线宽尺寸和厚度，合理设定所述有机掩膜层310的厚度。
还需要说明的是，所述有机掩膜层310的延伸方向为第一方向，垂直于所述第一方向和基底100表面法线方向的为第二方向(如图2中XX1方向所示)，所述图形化的掩膜结构层330用于作为刻蚀所述待刻蚀层200的掩膜，因此所述掩膜结构层330沿所述第二方向的线宽尺寸W3根据目标结构沿所述第二方向的预设线宽尺寸而定。其中，所述掩膜结构层320沿所述第二方向的线宽尺寸W3即为所述有机掩膜层310沿所述第二方向的线宽尺寸、以及位于所述有机掩膜层310侧壁上的无机保护层320沿垂直于所述有机掩膜层310侧壁方向的厚度T之和。
所述无机保护层320的厚度T不宜过小，也不宜过大。如果所述无机保护层320的厚度T过小，则相应降低了所述无机保护层320对所述有机掩膜层310的保护效果，在后续刻蚀所述待刻蚀层200的过程中，所述有机掩膜层310过早地被完全消耗的概率较高，容易降低后续图形化工艺的工艺稳定性和工艺效果，对目标结构的形成产生不良影响；如果所述无机保护层320的厚度T过大，则容易增加后续去除所述无机保护层320的工艺难度，还容易导致所述掩膜结构层320的线宽尺寸W3过大，且导致所述掩膜结构层320的线宽尺寸W3难以控制。为此，本实施例中，所述无机保护层320的厚度T为5nm至30nm。
本实施例中，所述半导体结构还包括：由下至上依次位于所述栅极材料层215上的硬掩膜层220、硬掩膜覆盖层230和抗反射涂层240，所述掩膜结构层330相应位于所述抗反射涂层240上。
为此，本实施例中，所述待刻蚀层200还包括所述硬掩膜层220、硬掩膜覆盖层230和抗反射涂层240。
随着半导体器件的关键尺寸不断减小，对图形转移的精准度和稳定性的要求也越来越高，为了增强图形的转移精度，一般先将所述掩膜结构层330中的图形转移至所述硬掩膜层220中，然后以图形化的硬掩膜层220为掩膜，将所述硬掩膜层220中的图形转移至所述功能材料层215中。图形化的硬掩膜层215和所述有机掩膜层310结合使用，从而在减小所述有机掩膜层310厚度的情况下，满足对图形的转移精度的要求。
本实施例中，所述硬掩膜层220的材料为氮化硅。氮化硅的硬度和致密度较高，有利于提高后续图形化的硬掩膜层220的刻蚀掩膜效果，而且氮化硅是半导体工艺中常用的介电材料，具有较高的工艺兼容性。在另一些实施例中，所述硬掩膜层的材料还可以为无定形碳。在其他实施例中，在金属互连结构的制程中，所述硬掩膜层的材料还可以为金属材料，例如：TiN。
后续刻蚀所述硬掩膜覆盖层230后，图形化的硬掩膜覆盖层230用于作为刻蚀所述硬掩膜层220的掩膜，通过以图形化的硬掩膜覆盖层230为刻蚀掩膜，有利于提高刻蚀后剩余硬掩膜层220的侧壁形貌，有利于使形成于所述硬掩膜层220内的图形开口具有垂直侧壁。
本实施例中，所述硬掩膜覆盖层230为旋涂碳层。旋涂碳层通过旋涂工艺所形成，工艺成本较低；而且，通过采用旋涂碳层，有利于提高所述硬掩膜覆盖层230的表面平整度，从而为后续膜层的形成提供良好的界面态，有利于提高后续膜层的表面平整度。在其他实施例中，所述硬掩膜覆盖层的材料还可以为氧化硅。
所述有机掩膜层310的材料为光刻胶，所述有机掩膜层310通过光刻工艺所形成，所述抗反射涂层240用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，所述抗反射涂层240为Si-ARC层，Si-ARC层有利于增加光刻工艺过程中的曝光景深，有利于提高曝光均匀性，而且，Si-ARC层中富含硅，因此有利于提高所述抗反射涂层240的硬度，从而有利于进一步提高图形的转移精度。
在其他实施例中，根据待形成目标结构的类型，所述待刻蚀层不仅限于栅极材料层、硬掩膜层、硬掩膜覆盖层和抗反射涂层。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有待刻蚀层；
在所述待刻蚀层上形成图形化的有机掩膜层；
在所述有机掩膜层的表面通过消耗部分厚度的有机掩膜层形成无机保护层，所述无机保护层和所述有机掩膜层用于构成掩膜结构层；
以所述掩膜结构层为掩膜，刻蚀所述待刻蚀层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述有机掩膜层的材料为光刻胶、Si-ARC材料、DARC材料、BARC材料、DUO材料或ODL材料。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述无机保护层为含硅层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述无机保护层为硅氧化物层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述无机保护层的材料为SiO。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述有机掩膜层表面形成无机保护层的步骤包括：采用硅源气体和氧源气体，对所述有机掩膜层表面进行等离子体处理。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述硅源气体为SiCl4，所述氧源气体包括SO2、CO、CO2、O2和COS中的一种或多种。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，采用硅源气体和氧源气体，对所述有机掩膜层表面进行等离子体处理的步骤包括：对所述有机掩膜层进行多次表面处理；
所述表面处理的步骤包括：采用所述硅源气体进行预处理；在所述预处理后，采用所述氧源气体进行固化处理。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述表面处理的步骤中，所述硅源气体的气体流量为20标准毫升/分钟至200标准毫升/分钟，所述氧源气体的气体流量为20标准毫升/分钟至200标准毫升/分钟，所述预处理的工艺时间为1秒至10秒，所述固化处理的工艺时间为1秒至10秒。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，对所述有机掩膜层表面进行等离子体处理的步骤中，所述表面处理的次数为1次至20次。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述有机掩膜层表面形成无机保护层的步骤中，所述无机保护层的厚度为5nm至30nm。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述待刻蚀层上形成图形化的有机掩膜层的步骤包括：在所述待刻蚀层上形成有机掩膜材料层；采用光刻工艺，图形化所述有机掩膜材料层，图形化后的剩余有机掩膜材料层作为所述有机掩膜层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述有机掩膜层的材料为光刻胶，所述待刻蚀层包括：功能材料层、位于所述功能材料层上的硬掩膜层、位于所述硬掩膜层上的硬掩膜覆盖层、以及位于所述硬掩膜覆盖层上的抗反射涂层。
14.一种半导体结构，其特征在于，包括：
基底；
待刻蚀层，位于所述基底上；
图形化的掩膜结构层，位于所述待刻蚀层上，所述掩膜结构层包括有机掩膜层、以及位于所述有机掩膜层表面的无机保护层，所述无机保护层通过消耗部分厚度的有机掩膜层形成。
15.如权利要求14所述的半导体结构，其特征在于，所述有机掩膜层的材料为光刻胶、Si-ARC材料、DARC材料、BARC材料、DUO材料或ODL材料。
16.如权利要求14所述的半导体结构，其特征在于，所述无机保护层为含硅层。
17.如权利要求15所述的半导体结构，其特征在于，所述无机保护层为硅氧化物层。
18.如权利要求16所述的半导体结构，其特征在于，所述无机保护层的材料为SiO。
19.如权利要求14所述的半导体结构，其特征在于，所述无机保护层的厚度为5nm至30nm。
20.如权利要求14所述的半导体结构，其特征在于，所述有机掩膜层的材料为光刻胶，所述待刻蚀层包括：功能材料层、位于所述功能材料层上的硬掩膜层、位于所述硬掩膜层上的硬掩膜覆盖层、以及位于所述硬掩膜覆盖层上的抗反射涂层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810973529.XA CN110858541B (zh) | 2018-08-24 | 2018-08-24 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810973529.XA CN110858541B (zh) | 2018-08-24 | 2018-08-24 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110858541A CN110858541A (zh) | 2020-03-03 |
| CN110858541B true CN110858541B (zh) | 2022-05-10 |
Family
ID=69636240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810973529.XA Active CN110858541B (zh) | 2018-08-24 | 2018-08-24 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110858541B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112054A (zh) * | 2019-03-22 | 2019-08-09 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
| CN117558624A (zh) * | 2023-11-13 | 2024-02-13 | 粤芯半导体技术股份有限公司 | 接触沟槽形成方法和半导体器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101300667A (zh) * | 2005-10-31 | 2008-11-05 | 东京毅力科创株式会社 | 蚀刻方法以及蚀刻装置 |
| CN101728245A (zh) * | 2008-10-21 | 2010-06-09 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN101944483A (zh) * | 2010-08-11 | 2011-01-12 | 上海集成电路研发中心有限公司 | 提高光刻胶抗刻蚀能力的方法 |
| CN102779741A (zh) * | 2011-05-11 | 2012-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种栅极刻蚀方法 |
| JP2015070232A (ja) * | 2013-09-30 | 2015-04-13 | 株式会社東芝 | 半導体装置の製造方法及び半導体製造装置 |
| CN105990108A (zh) * | 2015-03-20 | 2016-10-05 | 朗姆研究公司 | 超薄原子层沉积膜厚度的精密控制 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4836363B2 (ja) * | 2000-08-11 | 2011-12-14 | 和之 杉田 | レジストパターンの形成方法 |
| JP4078875B2 (ja) * | 2002-05-08 | 2008-04-23 | ソニー株式会社 | 有機膜パターンの形成方法及び固体撮像素子の製造方法 |
-
2018
- 2018-08-24 CN CN201810973529.XA patent/CN110858541B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101300667A (zh) * | 2005-10-31 | 2008-11-05 | 东京毅力科创株式会社 | 蚀刻方法以及蚀刻装置 |
| CN101728245A (zh) * | 2008-10-21 | 2010-06-09 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN101944483A (zh) * | 2010-08-11 | 2011-01-12 | 上海集成电路研发中心有限公司 | 提高光刻胶抗刻蚀能力的方法 |
| CN102779741A (zh) * | 2011-05-11 | 2012-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种栅极刻蚀方法 |
| JP2015070232A (ja) * | 2013-09-30 | 2015-04-13 | 株式会社東芝 | 半導体装置の製造方法及び半導体製造装置 |
| CN105990108A (zh) * | 2015-03-20 | 2016-10-05 | 朗姆研究公司 | 超薄原子层沉积膜厚度的精密控制 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110858541A (zh) | 2020-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7214626B2 (en) | Etching process for decreasing mask defect | |
| US8470711B2 (en) | Tone inversion with partial underlayer etch for semiconductor device formation | |
| US6720132B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| US20060205223A1 (en) | Line edge roughness reduction compatible with trimming | |
| US7067235B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| US20060068592A1 (en) | Method for etch-stop layer etching during damascene dielectric etching with low polymerization | |
| US7494599B2 (en) | Method for fabricating fine pattern in semiconductor device | |
| CN112017946A (zh) | 半导体结构的形成方法、晶体管 | |
| CN110858541B (zh) | 半导体结构及其形成方法 | |
| US6858542B2 (en) | Semiconductor fabrication method for making small features | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| US6187687B1 (en) | Minimization of line width variation in photolithography | |
| CN109148272B (zh) | 半导体器件及其形成方法 | |
| US7015136B2 (en) | Method for preventing formation of photoresist scum | |
| CN111627808B (zh) | 半导体结构及其形成方法 | |
| US11923199B2 (en) | Method and structure of middle layer removal | |
| TWI829013B (zh) | 形成半導體裝置的方法 | |
| US11500293B2 (en) | Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer | |
| KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US7195716B2 (en) | Etching process and patterning process | |
| US20100151685A1 (en) | Methods of removing multi-layered structure and of manufacturing semiconductor device | |
| JP2005268321A (ja) | 半導体装置の製造方法 | |
| KR20080085280A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
| TWI525659B (zh) | 一種接觸孔形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |