CN117558624A - 接触沟槽形成方法和半导体器件 - Google Patents

接触沟槽形成方法和半导体器件 Download PDF

Info

Publication number
CN117558624A
CN117558624A CN202311512419.0A CN202311512419A CN117558624A CN 117558624 A CN117558624 A CN 117558624A CN 202311512419 A CN202311512419 A CN 202311512419A CN 117558624 A CN117558624 A CN 117558624A
Authority
CN
China
Prior art keywords
contact trench
etching
layer
sub
etching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311512419.0A
Other languages
English (en)
Inventor
陈�峰
陈勇树
李志宏
阮杰平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202311512419.0A priority Critical patent/CN117558624A/zh
Publication of CN117558624A publication Critical patent/CN117558624A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例公开了一种接触沟槽形成方法和半导体器件，该半导体器件的制造方法包括提供一待蚀刻半导体结构，待蚀刻半导体结构由下至上依次包括半导体衬底、氧化层、缓冲层、介电层和抗反射涂层；在抗反射涂层上形成具有蚀刻窗口的光刻胶层；基于蚀刻窗口对待蚀刻半导体结构进行多次蚀刻工艺，形成暴露半导体衬底的接触沟槽；去除光刻胶层。本方案可以增加接触沟槽底部的关键尺寸。

Description

接触沟槽形成方法和半导体器件
技术领域
本申请实施例涉及半导体技术领域，具体涉及一种接触沟槽形成方法和半导体器件。
背景技术
在半导体器件中，前后段一般通过接触孔进行连接，而部分器件如功率场效应管(PowerMOS)和整合驱动型场效芯片(DrMOS)，其前后段的主要连接结构为接触沟槽。
然而，目前在制备高深宽比的接触沟槽的过程中，所形成的接触沟槽底部的关键尺寸较小，无法满足实际需求。
发明内容
本申请实施例提供了一种接触沟槽形成方法和半导体器件，可以增大接触沟槽底部的关键尺寸。
第一方面，本申请实施例提供了一种接触沟槽形成方法，包括：
提供一待蚀刻半导体结构，所述待蚀刻半导体结构由下至上依次包括半导体衬底、氧化层、缓冲层、介电层和抗反射涂层；
在所述抗反射涂层上形成具有蚀刻窗口的光刻胶层；
基于所述蚀刻窗口对所述待蚀刻半导体结构进行多次蚀刻工艺，形成暴露所述半导体衬底的接触沟槽；
去除所述光刻胶层。
在本申请实施例提供的接触沟槽形成方法中，所述基于所述蚀刻窗口对所述待蚀刻半导体结构进行多次蚀刻工艺，形成暴露所述半导体衬底的接触沟槽，包括：
基于所述蚀刻窗口对所述抗反射涂层进行第一蚀刻处理，形成贯穿所述抗反射涂层的第一子接触沟槽；
基于所述第一子接触沟槽对所述介电层进行第二蚀刻处理，以形成贯穿所述介电层的第二子接触沟槽；
基于所述第二子接触沟槽对所述缓冲层进行第三蚀刻处理，以形成贯穿所述缓冲层的第三子接触沟槽；
基于所述第三子接触沟槽对所述氧化层进行第四蚀刻处理，以形成贯穿所述氧化层的第四子接触沟槽；
基于所述第四子接触沟槽对所述半导体衬底进行第五蚀刻处理，以形成深入所述半导体衬底的接触沟槽。
在本申请实施例提供的接触沟槽形成方法中，所述第一蚀刻处理、所述第二蚀刻处理、所述第三蚀刻处理、所述第四蚀刻处理和所述第五蚀刻处理的蚀刻参数均不相同。
在本申请实施例提供的接触沟槽形成方法中，所述第二蚀刻处理的蚀刻参数包括反应腔压力、高频射频功率、低频射频功率、第一反应气体流量、第二反应气体流量和第三反应气体流量；
其中，所述反应腔压力为20mT～40mT、所述高频射频功率为1000W～2000W、所述低射频功率为1500W～3000W、所述第一反应气体流量为20sccm～30sccm、所述第二反应气体流量为25sccm～35sccm、所述第三反应气体流量为1100sccm～1200sccm。
在本申请实施例提供的接触沟槽形成方法中，所述第一反应气体为C4F6，所述第二反应气体为O2，所述第三反应气体为Ar。
在本申请实施例提供的接触沟槽形成方法中，在所述在所述抗反射涂层上形成具有蚀刻窗口的光刻胶层之后，所述基于所述蚀刻窗口对所述待蚀刻半导体结构进行多次蚀刻工艺，形成暴露所述半导体衬底的接触沟槽之前，还包括：
在所述光刻胶层表面以及所述蚀刻窗口的侧壁形成保护层。
在本申请实施例提供的接触沟槽形成方法中，所述第二蚀刻处理为过蚀刻处理。
在本申请实施例提供的接触沟槽形成方法中，所述第三蚀刻处理为过蚀刻处理。
在本申请实施例提供的接触沟槽形成方法中，所述第四蚀刻处理为过蚀刻处理。
第二方面，本申实施例提供了一种半导体器件，所述半导体器件采用上述的接触沟槽形成方法形成。
综上所述，本申请实施例提供的接触沟槽形成方法包括：提供一待蚀刻半导体结构，所述待蚀刻半导体结构由下至上依次包括半导体衬底、氧化层、缓冲层、介电层和抗反射涂层；在所述抗反射涂层上形成具有蚀刻窗口的光刻胶层；基于所述蚀刻窗口对所述待蚀刻半导体结构进行多次蚀刻工艺，形成暴露所述半导体衬底的接触沟槽；去除所述光刻胶层。本方案通过将待蚀刻半导体结构的蚀刻工艺分为多次，可以减少接触沟槽内部发生轮廓改变，降低接触沟槽的宽度变化。也即，本方案可以增加接触沟槽底部的关键尺寸。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的接触沟槽形成方法的流程示意图。
图2是本申请实施例提供的半导体结构的结构示意图。
图3是本申请实施例提供的半导体器件的中间件的结构示意图。
图4是本申请实施例提供的半导体器件的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
除非另有定义，本申请所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本申请中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本申请所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。此外，“第一”、“第二”等术语仅用于描述目的，而不能理解为指示或暗示相对重要性。
在半导体器件中，前后段一般通过接触孔进行连接，而部分器件如功率场效应管(PowerMOS)和整合驱动型场效芯片(DrMOS)，其前后段的连接结构为接触沟槽。然而，目前在制备高深宽比的接触沟槽的过程中，所形成的接触沟槽底部的关键尺寸较小，无法满足实际需求
基于此，本申请实施例提供了一种接触沟槽形成方法和半导体器件。以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参阅图1，图1是本申请提供的接触沟槽形成方法的流程示意图。该半接触沟槽形成方法的具体流程可以如下：
101、提供一待蚀刻半导体结构，待蚀刻半导体结构由下至上依次包括半导体衬底、氧化层、缓冲层、介电层和抗反射涂层。
其中，该半导体结构具体可以如图2所示。半导体衬底10的材料可以采用单晶硅、碳化硅、砷化镓、磷化铟或锗硅等材料，半导体衬底10还可以是锗硅晶圆、Ⅲ-Ⅴ族元素化合物晶圆、碳化硅晶圆或其叠层结构，或绝缘体上硅结构，也可以是金刚石晶圆或本领域技术人员公知的其他半导体材料晶圆，例如，可以在单晶硅中注入P原子形成N型导电的半导体衬底，也可以在单晶硅中注入B原子形成P型导电的半导体衬底。
其中，该缓冲层30的材料为氮化硅。
102、在抗反射涂层上形成具有蚀刻窗口的光刻胶层。
在具体实施过程中，可以如图3所示，在该抗反射涂层50上涂覆光刻胶，形成光刻胶层60。之后，再在该光刻胶层60上形成蚀刻窗口图案。最后，再基于该蚀刻窗口图案对该光刻胶层60进行蚀刻，从而形成暴露抗反射涂层50的蚀刻窗口61。
在一些实施例中，在形成该蚀刻窗口61之后，还可以在该蚀刻窗口61的侧壁以及光刻胶层60的表面形成保护层，从而保护蚀刻窗口61的内壁，使后续形成的接触沟槽70具有良好的轮廓，符合工艺要求。并且，光刻胶层60上的保护层可以减缓蚀刻过程中光刻胶层60的消耗速度，从而避免出现由于光刻胶层60的厚度不足，导致接触沟槽70深度未到达实际需求的情况。
103、基于蚀刻窗口对待蚀刻半导体结构进行多次蚀刻工艺，形成暴露半导体衬底的接触沟槽。
具体的，可以基于蚀刻窗口61对抗反射涂层50进行第一蚀刻处理，形成贯穿抗反射涂层50的第一子接触沟槽；基于第一子接触沟槽对介电层40进行第二蚀刻处理，以形成贯穿介电层40的第二子接触沟槽；基于第二子接触沟槽对缓冲层30进行第三蚀刻处理，以形成贯穿缓冲层30的第三子接触沟槽；基于第三子接触沟槽对氧化层20进行第四蚀刻处理，以形成贯穿氧化层20的第四子接触沟槽；基于第四子接触沟槽对半导体衬底10进行第五蚀刻处理，以形成深入半导体衬底10的接触沟槽70。最终形成如图4所示结构。
需要说明的是，第一蚀刻处理、第二蚀刻处理、第三蚀刻处理、第四蚀刻处理和第五蚀刻处理的蚀刻参数均不相同。在具体实施过程中，每一次蚀刻处理可以根据本次蚀刻的材料和所需要蚀刻的深度蚀刻参数进行相应的调整。
在本申请实施例中，第二蚀刻处理、第三蚀刻处理和第四蚀刻处理均为过蚀刻处理，以使每一次蚀刻处理均可以完全贯穿相应的膜层结构。具体的，在进行第二蚀刻处理时，可以完全贯穿介电层40，并蚀刻部分缓冲层30；在进行第三蚀刻处理时，可以完全贯穿缓冲层30，并蚀刻部分氧化层20；在进行第四蚀刻处理时，可以完全贯穿氧化层20，并蚀刻部分半导体衬底10。
在一些实施例中，第二蚀刻处理的蚀刻参数包括反应腔压力、高频射频功率、低频射频功率、第一反应气体流量、第二反应气体流量和第三反应气体流量。
比如，由于介电层40的膜层厚度较厚，因此需要对第二蚀刻处理的蚀刻参数进行调整，从而使得第二蚀刻处理可以贯穿该介电层40，并蚀刻部分缓冲层30。在本申请实施例中，反应腔压力为20mT～40mT、高频射频功率为1000W～2000W、低射频功率为1500W～3000W、第一反应气体流量为
20sccm～30sccm、第二反应气体流量为25sccm～35sccm、第三反应气体流量为1100sccm～1200sccm。
其中，第一反应气体为C4F6，第二反应气体为O2，第三反应气体为Ar。
优选的，反应腔压力为30mT,高频射频功率为1700W，低频射频功率为1900W，第一反应气体流量为25sccm，第二反应气体流量为30sccm，第三反应气体流量为1200sccm。此时，第二蚀刻处理可以完全贯穿介电层40，并蚀刻30％厚度的缓冲层30。
104、去除光刻胶层。
在一些实施例中，可以采用湿法清洗工艺去除该光刻胶层60。例如，采用化学试剂对光刻胶层60进行清洗。其中，该化学试剂可以包括硫酸、盐酸、硝酸、氢氟酸中的一种或多种的组合。也就是说，该酸性溶液可以包括上述各种溶液中的任一种，或者，也可以包括上述各种溶液中的任意两种或两种以上溶液的组合，本实施例在此不对其进行限制。
在传统技术中，接触沟槽深宽比较小，沟槽底部宽度较大，沟槽层结构相对简单。但是，当接触沟槽深宽比增大时，干法蚀刻需要更厚的光刻胶，然而，当接触沟槽的底部宽度减小时，光刻胶的厚度受限，导致光刻胶的阻挡作用受限，进而造成接触沟槽轮廓的变化以及顶部损伤。另一方面，要保证接触沟槽的填充能力，需要保证接触沟槽底部的关键尺寸足够大。
而在本申请实施例中，通过将待蚀刻半导体结构的蚀刻工艺分为多次，可以减少接触沟槽70发生轮廓改变，降低接触沟槽70的宽度变化。也即，本方案可以在光刻胶厚度受限的前提下，极大限度的增加接触沟槽70底部的关键尺寸。
综上，本申请实施例提供的接触沟槽形成方法包括：提供一待蚀刻半导体结构，待蚀刻半导体结构由下至上依次包括半导体衬底10、氧化层20、缓冲层30、介电层40和抗反射涂层50；在抗反射涂层50上形成具有蚀刻窗口61的光刻胶层60；基于蚀刻窗口61对待蚀刻半导体结构进行多次蚀刻工艺，形成暴露半导体衬底10的接触沟槽70；去除光刻胶层60。本方案可以增加接触沟槽70底部的关键尺寸。
本申请实施例还提供了一种半导体器件，该半导体器件可以采用本申请实施例提供的接触沟槽形成方法形成。需要说明的是，本实施例中具体实现细节可以参考上述接触沟槽形成方法实施例中的说明。
以上对本申请所提供的接触沟槽形成方法和半导体器件进行了详细介绍，本申请中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种接触沟槽形成方法，其特征在于，包括：
提供一待蚀刻半导体结构，所述待蚀刻半导体结构由下至上依次包括半导体衬底、氧化层、缓冲层、介电层和抗反射涂层；
在所述抗反射涂层上形成具有蚀刻窗口的光刻胶层；
基于所述蚀刻窗口对所述待蚀刻半导体结构进行多次蚀刻工艺，形成暴露所述半导体衬底的接触沟槽；
去除所述光刻胶层。
2.如权利要求1所述的接触沟槽形成方法，其特征在于，所述基于所述蚀刻窗口对所述待蚀刻半导体结构进行多次蚀刻工艺，形成暴露所述半导体衬底的接触沟槽，包括：
基于所述蚀刻窗口对所述抗反射涂层进行第一蚀刻处理，形成贯穿所述抗反射涂层的第一子接触沟槽；
基于所述第一子接触沟槽对所述介电层进行第二蚀刻处理，以形成贯穿所述介电层的第二子接触沟槽；
基于所述第二子接触沟槽对所述缓冲层进行第三蚀刻处理，以形成贯穿所述缓冲层的第三子接触沟槽；
基于所述第三子接触沟槽对所述氧化层进行第四蚀刻处理，以形成贯穿所述氧化层的第四子接触沟槽；
基于所述第四子接触沟槽对所述半导体衬底进行第五蚀刻处理，以形成深入所述半导体衬底的接触沟槽。
3.如权利要求2所述的接触沟槽形成方法，其特征在于，所述第一蚀刻处理、所述第二蚀刻处理、所述第三蚀刻处理、所述第四蚀刻处理和所述第五蚀刻处理的蚀刻参数均不相同。
4.如权利要求1～3任一项所述的接触沟槽形成方法，其特征在于，所述第二蚀刻处理的蚀刻参数包括反应腔压力、高频射频功率、低频射频功率、第一反应气体流量、第二反应气体流量和第三反应气体流量；
其中，所述反应腔压力为20mT～40mT、所述高频射频功率为1000W～2000W、所述低射频功率为1500W～3000W、所述第一反应气体流量为20sccm～30sccm、所述第二反应气体流量为25sccm～35sccm、所述第三反应气体流量为1100sccm～1200sccm。
5.如权利要求4所述的接触沟槽形成方法，其特征在于，所述第一反应气体为C4F6，所述第二反应气体为O2，所述第三反应气体为Ar。
6.如权利要求1所述的接触沟槽形成方法，其特征在于，在所述在所述抗反射涂层上形成具有蚀刻窗口的光刻胶层之后，所述基于所述蚀刻窗口对所述待蚀刻半导体结构进行多次蚀刻工艺，形成暴露所述半导体衬底的接触沟槽之前，还包括：
在所述光刻胶层表面以及所述蚀刻窗口的侧壁形成保护层。
7.如权利要求2所述的接触沟槽形成方法，其特征在于，所述第二蚀刻处理为过蚀刻处理。
8.如权利要求2所述的接触沟槽形成方法，其特征在于，所述第三蚀刻处理为过蚀刻处理。
9.如权利要求2所述的接触沟槽形成方法，其特征在于，所述第四蚀刻处理为过蚀刻处理。
10.一种半导体器件，其特征在于，所述半导体器件采用如权利要求1～9任一项所述的接触沟槽形成方法形成。
CN202311512419.0A 2023-11-13 2023-11-13 接触沟槽形成方法和半导体器件 Pending CN117558624A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311512419.0A CN117558624A (zh) 2023-11-13 2023-11-13 接触沟槽形成方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311512419.0A CN117558624A (zh) 2023-11-13 2023-11-13 接触沟槽形成方法和半导体器件

Publications (1)

Publication Number Publication Date
CN117558624A true CN117558624A (zh) 2024-02-13

Family

ID=89816001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311512419.0A Pending CN117558624A (zh) 2023-11-13 2023-11-13 接触沟槽形成方法和半导体器件

Country Status (1)

Country Link
CN (1) CN117558624A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
CN101312147A (zh) * 2007-05-23 2008-11-26 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法
US7470616B1 (en) * 2008-05-15 2008-12-30 International Business Machines Corporation Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention
US20090197388A1 (en) * 2006-10-11 2009-08-06 Min-Gon Lee Method of manufacturing semiconductor device
CN103400762A (zh) * 2013-08-26 2013-11-20 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN105097662A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105197876A (zh) * 2014-06-20 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件以及制备方法、电子装置
CN110858541A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN116936469A (zh) * 2023-09-14 2023-10-24 深圳基本半导体有限公司 半导体器件的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
US20090197388A1 (en) * 2006-10-11 2009-08-06 Min-Gon Lee Method of manufacturing semiconductor device
CN101312147A (zh) * 2007-05-23 2008-11-26 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法
US7470616B1 (en) * 2008-05-15 2008-12-30 International Business Machines Corporation Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention
CN103400762A (zh) * 2013-08-26 2013-11-20 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN105097662A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105197876A (zh) * 2014-06-20 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件以及制备方法、电子装置
CN110858541A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN116936469A (zh) * 2023-09-14 2023-10-24 深圳基本半导体有限公司 半导体器件的制造方法

Similar Documents

Publication Publication Date Title
KR100688750B1 (ko) 섀로우 트렌치 아이솔레이션의 제조방법
US20050101093A1 (en) Method for preventing to form a spacer undercut in seg pre-clean process
US7507651B2 (en) Method for fabricating semiconductor device with bulb shaped recess gate pattern
US6159822A (en) Self-planarized shallow trench isolation
KR100255405B1 (ko) 드라이에칭방법
KR100543455B1 (ko) 반도체 소자의 소자분리막 형성방법
CN103237745B (zh) 在硅晶片上形成表面纹理的干法蚀刻方法
US11127833B2 (en) Method to improve HKMG contact resistance
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
CN100350589C (zh) 由清洗形成圆滑边角的浅沟渠隔离方法
CN115602538B (zh) 沟槽的形成方法
CN117558624A (zh) 接触沟槽形成方法和半导体器件
US6117350A (en) Adjustable selectivity etching solutions and methods of etching semiconductor devices using the same
US7754579B2 (en) Method of forming a semiconductor device
US8569143B2 (en) Methods of fabricating a semiconductor IC having a hardened shallow trench isolation (STI)
CN106033719A (zh) 半导体结构的形成方法
US6838392B1 (en) Methods of forming semiconductor structures, and articles and devices formed thereby
JP2005136097A (ja) 半導体装置の製造方法
CN109003962A (zh) 一种高频硅电容器的制造方法
US6133131A (en) Method of forming a gate spacer on a semiconductor wafer
CN111354643B (zh) 存储器的制造方法
WO2023226106A1 (zh) 半导体结构及其形成方法
US20230016457A1 (en) Semiconductor structure and method for forming same
CN116825628A (zh) 侧墙形成方法及半导体器件
KR100446279B1 (ko) 반도체장치의 트랜치 식각방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination