CN109003962A - 一种高频硅电容器的制造方法 - Google Patents

一种高频硅电容器的制造方法 Download PDF

Info

Publication number
CN109003962A
CN109003962A CN201810775880.8A CN201810775880A CN109003962A CN 109003962 A CN109003962 A CN 109003962A CN 201810775880 A CN201810775880 A CN 201810775880A CN 109003962 A CN109003962 A CN 109003962A
Authority
CN
China
Prior art keywords
layer
hfo
high frequency
manufacturing
type substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810775880.8A
Other languages
English (en)
Inventor
肖志强
陈杰
高向东
王涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI ZHONGWEI MICROCHIPS CO Ltd
Original Assignee
WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI ZHONGWEI MICROCHIPS CO Ltd filed Critical WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority to CN201810775880.8A priority Critical patent/CN109003962A/zh
Publication of CN109003962A publication Critical patent/CN109003962A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于半导体制造技术领域，涉及一种高频硅电容器的制造方法，先在衬底上刻蚀多个沟槽，利用原子沉积技术，形成HfO2介质层，在HfO2介质层表面淀积多晶硅，刻蚀形成通孔，淀积绝缘层，刻蚀形成金属接触孔，溅射金属，形成电极；本发明方法采用最新的原子沉积技术制作HfO2介质层，使得硅电容器的频率特性优于传统的电容器，可靠性较高，同时电容器的容量精度大大提高，提高了产品的成品率。

Description

一种高频硅电容器的制造方法
技术领域
本发明涉及一种硅电容器的方法，具体为一种高频硅电容器的制造方法，属于半导体制造技术领域。
背景技术
随着电子产品的小型化和通信速度的高速化，传统的电容器在封装形式上无法采用先进的3D封装，更重要的是工作频率受到限制，一般都在10G以下工作，完全满足不了通信5G时代的需求。
硅电容器是电容器家族中的新成员，现有的硅电容器其介质采用LPCVD 淀积ONO（二氧化硅/氮化硅/二氧化硅），其特点工艺成熟，缺点介电常数底，由ONO介质制造的硅电容器工作频率低，一般最高只能达到几个兆赫，由于它的工作频率较低，其可靠性较差。而电容器的工作频率由电容器介质的极化时间决定，常规的硅电容器的ONO介质是一种叠层结构，为结构松弛的无定型离子晶体，电子和离子的松弛极化需要一定的时间，因此导致频率较低。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种高频硅电容器的制造方法，该方法采用最新的原子沉积技术制作HfO2介质层，使得硅电容器的频率特性优于传统的电容器，同时电容器的容量精度大大提高，也提高了产品的成品率。
为实现以上技术目的，本发明的技术方案是：一种高频硅电容器的制造方法，其特征在于，包括如下步骤：
步骤一. 提供一第二导电类型衬底，在所述第二导电类型衬底上刻蚀出若干个沟槽；
步骤二. 在第二导电类型衬底表面，通过扩散掺杂入第一导电类型离子，并推结，得到第一导电类型衬底；
步骤三. 利用原子沉积技术，在第一导电类型衬底表面和沟槽内生长一层HfO2介质层；
步骤四. 在所述HfO2介质层表面，通过原位掺杂沉积多晶硅；
步骤五. 对多晶硅进行刻蚀，继续对HfO2介质层进行刻蚀，得到通孔，露出部分第一导电类型衬底；
步骤六. 在所述通孔内和多晶硅表面淀积一层绝缘层；
步骤七. 对绝缘层进行刻蚀，得到金属接触孔；
步骤八. 在所述金属接触孔内溅射金属，得到用于引出第一导电类型衬底和多晶硅的电极；
步骤九. 对整个硅电容器进行合金，合金后对衬底背面进行减薄。
进一步地，在所述步骤一中，在刻蚀沟槽前，先在第二导电类型衬底表面生长一层SiO2掩蔽层，刻蚀SiO2掩蔽层，得到SiO2掩蔽层窗口，在所述SiO2掩蔽层窗口的遮挡下，刻蚀第二导电类型衬底，在第二导电类型衬底内得到若干个沟槽；
利用BOE溶液，湿法腐蚀掉SiO2掩蔽层。
进一步地，在所述步骤二中，先在第二导电类型衬底表面生长一层SiO2氧化层，再进行第一导电类型扩散和推阱，然后利用BOE溶液，湿法腐蚀掉SiO2氧化层。
进一步地，所述步骤五中，采用CL2和HBr混合气体的等离子刻蚀对多晶硅进行刻蚀，采用CF和CHF混合气体各向异性等离子刻蚀对HfO2介质层进行刻蚀。
进一步地，所述用于引出第一导电类型衬底的金属接触孔位于通孔内，且在通孔内用于引出第一导电类型衬底的电极通过绝缘层与多晶硅隔开。
进一步地，所述沟槽的宽度为1-3um，深度为50~100um。
进一步地，所述HfO2介质层的厚度为20~80nm。
进一步地，所述多晶硅的厚度为700nm~800nm。
进一步地，所述步骤三中，生长HfO2介质层的过程具体为，利用原子沉积设备，通过第一次脉冲将指定量的化学极性活泼的Hf（NMe2）4 进入设备的腔体内，Hf（NMe2）4 在腔体内分解，并与晶圆片反应生成一层HfO2，第二次脉冲同样将指定量的化学极性活泼的Hf（NMe2）4 进入设备的腔体内，再生长一层HfO2，如此继续，经过n次脉冲便可得到HfO2介质层。
进一步地，对于N型高频硅电容器，所述第一导电类型为N型，所述第二导电类型为P型，对于P型高频硅电容器，所述第一导电类型为P型，所述第二导电类型为N型。
与现有的硅电容器相比，本发明具有以下优点：
1）该发明采用最新的原子沉积技术制作HfO2介质层代替现有的ONO介质层，在硅片上制造的高频电容器，其性频率特性优于传统的电容器，工作频率达到60GHz以上，因此可靠性较高；
2）HfO2介质层是一个很好的高频高介材料，它属于结构紧密的四方离子晶体，介电常数为25，它与半导体硅的导带的势垒达到1.5Ev，有利于降低硅电容器的漏电流；
3）原子沉积技术使HfO2应用于硅电容成为可能，在深宽比在100以上的沟槽内通过原子沉积技术沉积介质，具有良好的台阶覆盖能力，其沉积的HfO2介质在沟槽内覆盖均匀性能达到约2%，原子沉积技术使得硅电容器在制造过程中电容器的容量精度大大提高，可以控制在5%以内，由于改善了硅片内均匀性，使得产品的成品率也提高了。
附图说明
图1~图4为本发明实施例的工艺步骤流程剖面图，具体工艺步骤图：
图1为在衬底内形成沟槽后的剖视图。
图2为介质层和多晶硅淀积后的剖视图。
图3为形成通孔后的剖视图。
图4为形成金属接触孔后的剖视图。
图5为形成电容器金属电极的剖视图。
附图标记说明；1-P型衬底、2-沟槽、3- HfO2介质层、4-多晶硅、5-通孔、6-绝缘层、7 -金属接触孔、8-N型衬底和9-电极。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明实施例以N型高频硅电容器为例，所述第一导电类型为N型，所述第二导电类型为P型，一种高频硅电容器的制造方法，其特征在于，包括如下步骤：
如图1所示，步骤一. 提供一P型衬底1，在所述P型衬底1上刻蚀出若干个沟槽2；
具体为，在刻蚀沟槽2前，先在P型衬底1表面生长一层SiO2掩蔽层10，SiO2掩蔽层10的厚度约为1200nm，刻蚀SiO2掩蔽层10，得到SiO2掩蔽窗口，在所述SiO2掩蔽窗口的遮挡下，刻蚀P型衬底1，在P型衬底1内得到若干个沟槽2，所述沟槽2的宽度为1-3um，深度为50~100um；
再利用BOE溶液，湿法腐蚀掉SiO2掩蔽层10；
步骤二. 在P型衬底1表面，通过扩散掺杂入N型离子，N型离子包括POCL3，然后推结，得到N型衬底8；
具体为，先在P型衬底1表面生长一层SiO2氧化层，作为离子扩散推结的保护层，防止对衬底表面造成损伤，再进行N型扩散和推阱，使P型衬底1反型得到N型衬底8，然后利用BOE溶液，湿法腐蚀掉SiO2氧化层；
如图2所示，步骤三. 利用原子沉积技术，在N型衬底8表面和沟槽2内生长一层HfO2介质层3，所述HfO2介质层3的厚度为20~80nm；
生长HfO2介质层3的过程具体为，利用原子沉积设备，通过第一次脉冲将指定量的化学极性活泼的Hf（NMe2）4 进入设备的腔体内，Hf（NMe2）4 在250度的腔体内分解，并与晶圆片反应生成一层HfO2，第二次脉冲同样将指定量的化学极性活泼的Hf（NMe2）4 进入设备的腔体内，再生长一层HfO2，如此继续，经过n次脉冲便可得到所需厚度的HfO2介质层3，且HfO2介质层3的厚度可控，且均匀性好；
步骤四. 在所述HfO2介质层3表面，通过原位掺杂沉积多晶硅4，所述多晶硅4的厚度为700nm~800nm；
如图3所示，步骤五. 对多晶硅4进行刻蚀，继续对HfO2介质层3进行刻蚀，得到通孔5，露出部分N型衬底8；
具体为，采用CL2和HBr混合气体的等离子刻蚀对多晶硅4进行刻蚀，采用CF4和CHF3混合气体各向异性等离子刻蚀对HfO2介质层3进行刻蚀；
如图4所示，步骤六. 在所述通孔5内和多晶硅4表面淀积一层绝缘层6，所述绝缘层6包括SiO2，其厚度约为600nm；
步骤七. 对绝缘层6进行刻蚀，得到金属接触孔7，且金属接触孔7的孔径为1μm~2μm，所述金属接触孔7为两个， 一个位于通孔5内，另一个位于多晶硅4上方；
如图5所示，步骤八. 在所述金属接触孔7内溅射金属，金属层的厚度约为3μm，对金属层进行刻蚀，得到两个电极9，一个用于引出N型衬底8，另一个用于引出多晶硅4，且在通孔5内用于引出N型衬底8的电极9通过绝缘层6与多晶硅4隔开；
步骤九. 对整个硅电容器进行合金，合金后对衬底背面进行减薄。
与现有的ONO介质层电容器相比，本发明介质采用HfO2介质层的结构是紧密的离子晶体结构，介质极化时间约为1E-10秒，而ONO介质层是无定型离子晶体结构，介质极化时间约为1E-3秒， HfO2的极化时间比ONO大约快6个数量级，所以HfO2作为介质的硅电容器工作频率高的多，HfO2介质的介电常数为20，ONO介质介电常数为4.9，HfO2介质的介电常数比ONO介质大约4倍。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (10)

1.一种高频硅电容器的制造方法，其特征在于，包括如下步骤：
步骤一. 提供一第二导电类型衬底（1），在所述第二导电类型衬底（1）上刻蚀出若干个沟槽（2）；
步骤二. 在第二导电类型衬底（1）表面，通过扩散掺杂入第一导电类型离子，并推结，得到第一导电类型衬底（8）；
步骤三. 利用原子沉积技术，在第一导电类型衬底（8）表面和沟槽（2）内生长一层HfO2介质层（3）；
步骤四. 在所述HfO2介质层（3）表面，通过原位掺杂沉积多晶硅（4）；
步骤五. 对多晶硅（4）进行刻蚀，继续对HfO2介质层（3）进行刻蚀，得到通孔（5），露出部分第一导电类型衬底（8）；
步骤六. 在所述通孔（5）内和多晶硅（4）表面淀积一层绝缘层（6）；
步骤七. 对绝缘层（6）进行刻蚀，得到金属接触孔（7）；
步骤八. 在所述金属接触孔（7）内溅射金属，得到用于引出第一导电类型衬底（8）和多晶硅（4）的电极（9）；
步骤九. 对整个硅电容器进行合金，合金后对衬底背面进行减薄。
2.根据权利要求1所述一种高频硅电容器的制造方法，其特征在于：在所述步骤一中，在刻蚀沟槽（2）前，先在第二导电类型衬底（1）表面生长一层SiO2掩蔽层（10），刻蚀SiO2掩蔽层（10），得到SiO2掩蔽层（10）窗口，在所述SiO2掩蔽层（10）窗口的遮挡下，刻蚀第二导电类型衬底（1），在第二导电类型衬底（1）内得到若干个沟槽（2）；
利用BOE溶液，湿法腐蚀掉SiO2掩蔽层（10）。
3.根据权利要求1所述一种高频硅电容器的制造方法，其特征在于：在所述步骤二中，先在第二导电类型衬底（1）表面生长一层SiO2氧化层，再进行第一导电类型扩散和推阱，然后利用BOE溶液，湿法腐蚀掉SiO2氧化层。
4.根据权利要求1所述一种高频硅电容器的制造方法，其特征在于：所述步骤五中，采用CL2和HBr混合气体的等离子刻蚀对多晶硅（4）进行刻蚀，采用CF4和CHF3混合气体各向异性等离子刻蚀对HfO2介质层（3）进行刻蚀。
5.根据权利要求1所述一种高频硅电容器的制造方法，其特征在于：所述用于引出第一导电类型衬底（8）的金属接触孔（7）位于通孔（5）内，且在通孔（5）内用于引出第一导电类型衬底（8）的电极（9）通过绝缘层（6）与多晶硅（4）隔开。
6.根据权利要求1所述一种高频硅电容器的制造方法，其特征在于：所述沟槽（2）的宽度为1-3um，深度为50~100um。
7.根据权利要求1所述一种高频硅电容器的制造方法，其特征在于：所述HfO2介质层（3）的厚度为20~80nm。
8.根据权利要求1所述一种高频硅电容器的制造方法，其特征在于：所述多晶硅（4）的厚度为700nm~800nm。
9.根据权利要求1所述一种高频硅电容器的制造方法，其特征在于：所述步骤三中，生长HfO2介质层（3）的过程具体为，利用原子沉积设备，通过第一次脉冲将指定量的化学极性活泼的Hf（NMe2）4进入设备的腔体内，Hf（NMe2）4 在腔体内分解，并与晶圆片反应生成一层HfO2，第二次脉冲同样将指定量的化学极性活泼的Hf（NMe2）4进入设备的腔体内，再生长一层HfO2，如此继续，经过n次脉冲便可得到HfO2介质层（3）。
10.根据权利要求1所述一种高频硅电容器的制造方法，其特征在于：对于N型高频硅电容器，所述第一导电类型为N型，所述第二导电类型为P型，对于P型高频硅电容器，所述第一导电类型为P型，所述第二导电类型为N型。
CN201810775880.8A 2018-07-16 2018-07-16 一种高频硅电容器的制造方法 Pending CN109003962A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810775880.8A CN109003962A (zh) 2018-07-16 2018-07-16 一种高频硅电容器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810775880.8A CN109003962A (zh) 2018-07-16 2018-07-16 一种高频硅电容器的制造方法

Publications (1)

Publication Number Publication Date
CN109003962A true CN109003962A (zh) 2018-12-14

Family

ID=64599319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810775880.8A Pending CN109003962A (zh) 2018-07-16 2018-07-16 一种高频硅电容器的制造方法

Country Status (1)

Country Link
CN (1) CN109003962A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117316936A (zh) * 2023-10-24 2023-12-29 扬州国宇电子有限公司 一种三维纵横沟槽mis芯片电容及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022019A (zh) * 2012-12-17 2013-04-03 无锡纳能科技有限公司 降低等效电阻的硅电容器及其制备方法
CN105575801A (zh) * 2014-10-11 2016-05-11 中芯国际集成电路制造(上海)有限公司 深沟槽电容器件的制作方法
CN106997878A (zh) * 2017-03-31 2017-08-01 无锡中微晶园电子有限公司 双层结构的硅电容器及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022019A (zh) * 2012-12-17 2013-04-03 无锡纳能科技有限公司 降低等效电阻的硅电容器及其制备方法
CN105575801A (zh) * 2014-10-11 2016-05-11 中芯国际集成电路制造(上海)有限公司 深沟槽电容器件的制作方法
CN106997878A (zh) * 2017-03-31 2017-08-01 无锡中微晶园电子有限公司 双层结构的硅电容器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117316936A (zh) * 2023-10-24 2023-12-29 扬州国宇电子有限公司 一种三维纵横沟槽mis芯片电容及制备方法

Similar Documents

Publication Publication Date Title
US6991991B2 (en) Method for preventing to form a spacer undercut in SEG pre-clean process
US4397075A (en) FET Memory cell structure and process
EP0068679B1 (en) Method of manufacturing semiconductor devices comprising isolating regions
KR910007512B1 (ko) 복도전체층을 가진 반도체 장치 및 그 제조방법
TW201729348A (zh) 半導體元件及其製造方法
US6251470B1 (en) Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
GB2156149A (en) Dielectrically-isolated integrated circuit manufacture
CN1783452A (zh) 形成构图的绝缘体上硅衬底的方法
JP2007158333A (ja) バイポーラ接合トランジスタおよびその形成方法
KR20030089744A (ko) 콘택저항을 감소시킨 콘택플러그 형성방법
CN105575887B (zh) 互连结构的形成方法
CN108122769A (zh) 鳍式场效晶体管装置的制造方法
CN109767984A (zh) 制造半导体结构的方法
CN107039447B (zh) 存储单元及其形成方法
CN107039535A (zh) 电容器件及其形成方法
CN109003962A (zh) 一种高频硅电容器的制造方法
US20180240698A1 (en) Semiconductor Device Having a Shallow Trench Isolation Structure and Methods of Forming The Same
US5500385A (en) Method for manufacturing a silicon capacitor by thinning
US10290699B2 (en) Method for forming trench capacitor having two dielectric layers and two polysilicon layers
CN103700643A (zh) 一种基于tsv工艺的转接板深槽电容及其制造方法
CN107799531B (zh) 一种3d nand存储器等级层堆栈制造方法
CN109216439B (zh) 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
US11515326B2 (en) Three-dimensional memory device including laterally-undulating memory material layers and methods for forming the same
US20140252534A1 (en) Method of making deep trench, and devices formed by the method
US20220285387A1 (en) Three-dimensional memory device including laterally-undulating memory material layers and methods for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181214

RJ01 Rejection of invention patent application after publication